JPS63132175A - トリガ信号発生装置 - Google Patents
トリガ信号発生装置Info
- Publication number
- JPS63132175A JPS63132175A JP28513087A JP28513087A JPS63132175A JP S63132175 A JPS63132175 A JP S63132175A JP 28513087 A JP28513087 A JP 28513087A JP 28513087 A JP28513087 A JP 28513087A JP S63132175 A JPS63132175 A JP S63132175A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- gain
- amplifier
- gain controller
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/32—Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Amplification And Gain Control (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はオシロスコープのトリガ信号発生装置に関し、
特に誤トリガを防止するための装置に関する。
特に誤トリガを防止するための装置に関する。
オシロスコープは電気信号波形を捕え、分析し、表示す
るために用いられる。オシロスコープは電気信号を捕え
、その波形をカソード・レイ・チューブ（ＣＲＴ）表示
画面上に電圧対時間でプロットする。慣例的に、電圧振
幅は垂直方向、すなわちＹ軸に沿ってプロットされ、時
間は水平方向、すなわちＸ軸に沿ってプロットされる。
るために用いられる。オシロスコープは電気信号を捕え
、その波形をカソード・レイ・チューブ（ＣＲＴ）表示
画面上に電圧対時間でプロットする。慣例的に、電圧振
幅は垂直方向、すなわちＹ軸に沿ってプロットされ、時
間は水平方向、すなわちＸ軸に沿ってプロットされる。
過去１０年間、デジタル・オシロスコープが開発されて
きた。
きた。
デジタル・オシロスコープにおける基本的動作は信号の
サンプリングであり、このあとには捕えたサンプルの電
圧値を変換するアナログ−デジタル変換器が続く。次に
デジタル情報はメモリ内に置かれ、信号波形を表示する
のに用いられる。
サンプリングであり、このあとには捕えたサンプルの電
圧値を変換するアナログ−デジタル変換器が続く。次に
デジタル情報はメモリ内に置かれ、信号波形を表示する
のに用いられる。
トリガ・レベルはオシロスコープが入力信号にサンプリ
ングによって追従し始める以前に該信号が超えなければ
ならない電圧値である。このレベルに達すると、オシロ
スコープはトリガされると言われる。２重トリガは、い
わゆる誤トリガによって引き起こされたエラーである。
ングによって追従し始める以前に該信号が超えなければ
ならない電圧値である。このレベルに達すると、オシロ
スコープはトリガされると言われる。２重トリガは、い
わゆる誤トリガによって引き起こされたエラーである。
誤トリガはオシロスコープのトリガ戻回路に対し、トリ
ガ電圧レベルとして現われる入力信号上のノイズである
。
ガ電圧レベルとして現われる入力信号上のノイズである
。
２重トリガによってオシロスコープの表示画面上に、同
一信号の互いに重なり合った、位相の異なる２つの波形
が現われることがある。２重トリガの可能性を減じるた
めに、オシロスコープのトリガ回路にヒステリシスが導
入される。基本的には、ヒステリシスはちょうど２つの
電圧レベルの間の差である。ヒステリシスはアーム（ａ
ｒｎ＋） ・ポイントとして知られる第１の電圧レベ
ルとファイヤ（ｆｉｒｅ１ポイントとして知られる、よ
り高い第２の電圧レベルとを定める。理想的には入力信
号はトリガ回路が真のトリガを検出するために、最初に
アーム・ポイントを超え、次に連続してファイヤ・ポイ
ントを超えなければならない。たとえば、アーム・ポイ
ントはトリガ比較器をイネーブル（ｅｎａｂｌｅ）にし
、ファイヤ・ポイントは該トリガ比較器からの出力、す
なわち真のトリガであることを示す信号を引き起こすこ
とができる。一般にヒステリシスは通常の信号雑音及び
測定器内部の雑音が誤トリガを引き起こさないように設
定される。
一信号の互いに重なり合った、位相の異なる２つの波形
が現われることがある。２重トリガの可能性を減じるた
めに、オシロスコープのトリガ回路にヒステリシスが導
入される。基本的には、ヒステリシスはちょうど２つの
電圧レベルの間の差である。ヒステリシスはアーム（ａ
ｒｎ＋） ・ポイントとして知られる第１の電圧レベ
ルとファイヤ（ｆｉｒｅ１ポイントとして知られる、よ
り高い第２の電圧レベルとを定める。理想的には入力信
号はトリガ回路が真のトリガを検出するために、最初に
アーム・ポイントを超え、次に連続してファイヤ・ポイ
ントを超えなければならない。たとえば、アーム・ポイ
ントはトリガ比較器をイネーブル（ｅｎａｂｌｅ）にし
、ファイヤ・ポイントは該トリガ比較器からの出力、す
なわち真のトリガであることを示す信号を引き起こすこ
とができる。一般にヒステリシスは通常の信号雑音及び
測定器内部の雑音が誤トリガを引き起こさないように設
定される。
ヒステリシスの大きさはオシロスコープの表示画面上に
トリガされた波形を生ずるのに必要な最小限の信号を決
定する。
トリガされた波形を生ずるのに必要な最小限の信号を決
定する。
第２図はトリガ・ヒステリシスを定めるアーム・ポイン
トとファイヤ・ポイントとを備えた入力信号を示し、該
トリガ・ヒステリシスはファイヤ・ポイント値からアー
ム・ポイント値を差し引いたものである。第３図は信号
の雑音に帰因する誤トリガを有する入力信号を示す、第
４図は誤トリガによる２重トリガ表示の一例を示す。
トとファイヤ・ポイントとを備えた入力信号を示し、該
トリガ・ヒステリシスはファイヤ・ポイント値からアー
ム・ポイント値を差し引いたものである。第３図は信号
の雑音に帰因する誤トリガを有する入力信号を示す、第
４図は誤トリガによる２重トリガ表示の一例を示す。
第５図は通常のオシロスコープの回路を示しており、入
力信号５０はバッファ増幅器１１０によってバッファさ
れ、次に垂直軸利得バーニヤ回路７５及びトリガ回路１
００の両方へ送られる。垂直軸利得回路７５はオシロス
コープ表示画面上の垂直軸、すなわち電圧振幅軸に沿っ
ての利得バーニヤを制′４Ｉ「する垂直軸増幅器１２０
から成る。垂直軸増幅器１２０は通常１〜２．５の範囲
を持つ、ユーザが調節可能な垂直軸利得バーニヤ制御装
置１２５を備えている。
力信号５０はバッファ増幅器１１０によってバッファさ
れ、次に垂直軸利得バーニヤ回路７５及びトリガ回路１
００の両方へ送られる。垂直軸利得回路７５はオシロス
コープ表示画面上の垂直軸、すなわち電圧振幅軸に沿っ
ての利得バーニヤを制′４Ｉ「する垂直軸増幅器１２０
から成る。垂直軸増幅器１２０は通常１〜２．５の範囲
を持つ、ユーザが調節可能な垂直軸利得バーニヤ制御装
置１２５を備えている。
トリガ回路１００はトリガ増幅器１３０及びトリガ比較
器１４０から成る。トリガ比較器１４０への１つの入力
はトリガ増幅器１３０の出力である。トリガ比較器１４
０への他の入力は、トリガ・レベル・オフセット制御装
置１４５を備えた、ユーザが調節可能なトリガ・レベル
入力である。理想的には、トリガ・レベル入力はオシロ
スコープがトリガを発する電圧レベルを定める。トリガ
比較器１４０は、その入力間で所定の差があれば出力を
発生する。理想的には、トリガ比較器１４０の出力は真
のトリガを表わす。
器１４０から成る。トリガ比較器１４０への１つの入力
はトリガ増幅器１３０の出力である。トリガ比較器１４
０への他の入力は、トリガ・レベル・オフセット制御装
置１４５を備えた、ユーザが調節可能なトリガ・レベル
入力である。理想的には、トリガ・レベル入力はオシロ
スコープがトリガを発する電圧レベルを定める。トリガ
比較器１４０は、その入力間で所定の差があれば出力を
発生する。理想的には、トリガ比較器１４０の出力は真
のトリガを表わす。
通常、トリガ比較器１４０は固定ヒステリシスを持って
いる。通常、トリガ増幅器１３０は利得制御装置１３５
を備えている。トリガ増幅器１３０の利得を変えると、
トリガ比較器１４０への入力が変わり、結果的に実効ヒ
ステリシス（ｅｆｆｅｃｔｉｖｅ ｈｙｓｔｅｒｅｓｉ
ｓ）が変わる。たとえば、トリガ比較器１４０でのヒス
テリシスを一定にして、トリガ増幅器１３０の出力を２
倍にするとヒステリシスは半分となり、トリガ増幅器１
３０の出力を半分にするとヒステリシスは２倍となる。
いる。通常、トリガ増幅器１３０は利得制御装置１３５
を備えている。トリガ増幅器１３０の利得を変えると、
トリガ比較器１４０への入力が変わり、結果的に実効ヒ
ステリシス（ｅｆｆｅｃｔｉｖｅ ｈｙｓｔｅｒｅｓｉ
ｓ）が変わる。たとえば、トリガ比較器１４０でのヒス
テリシスを一定にして、トリガ増幅器１３０の出力を２
倍にするとヒステリシスは半分となり、トリガ増幅器１
３０の出力を半分にするとヒステリシスは２倍となる。
実効ヒステリシスにおけるこの変化は第６Ａ図及び第６
Ｂ図に示される。第６Ａ図において、入力信号２５Ａは
その下降スロープ上にノイズ・スパイクを有しているが
、ヒステリシスの大きさによって誤トリガが防止される
。第６Ｂ図において、入力信号２５Ｂは第６Ａ図の入力
信号２５Ａの利得の２倍を有している。第６Ａ図及び第
６Ｂ図は共にヒステリシスが同じではあるが、信号２５
Ａの利得を２倍にして信号２５Ｂを発生することは、ノ
イズ・スパイクの大きさもまた２倍になり、したがって
、誤トリガを引き起こすのに充分な大きさになる。
Ｂ図に示される。第６Ａ図において、入力信号２５Ａは
その下降スロープ上にノイズ・スパイクを有しているが
、ヒステリシスの大きさによって誤トリガが防止される
。第６Ｂ図において、入力信号２５Ｂは第６Ａ図の入力
信号２５Ａの利得の２倍を有している。第６Ａ図及び第
６Ｂ図は共にヒステリシスが同じではあるが、信号２５
Ａの利得を２倍にして信号２５Ｂを発生することは、ノ
イズ・スパイクの大きさもまた２倍になり、したがって
、誤トリガを引き起こすのに充分な大きさになる。
したがって、信号を２倍にすることは実質的にヒステリ
シスを半分とし、信号を半分にすることは同様に、ヒス
テリシスを実質的に２倍にする。
シスを半分とし、信号を半分にすることは同様に、ヒス
テリシスを実質的に２倍にする。
ヒステリシスの実質的な大きさの変化の問題を防止する
ため、測定器が校正されている時はトリガ増幅器１３０
の利得制御装置１３５は通常、固定とされている。しか
しながら、トリガ増幅器の利得を固定にすることはマイ
ナスの効果を持つ。垂直軸利得１２５を×１から×２．
５へ調節するときに信号を表示画面上の一定数の目盛り
に渡って常にスパン（ｓｐａｎ）するようにするには、
トリガ増幅器１３０への入力もまた×１から×２．５へ
変える必要があり、このことはヒステリシスの逆方向変
化を引き起こし、トリガレベル制御装置１４５は、最低
垂直軸利得設定時には最大信号をカバーするのに充分な
範囲を持つ必要があると同時に、最大垂直軸利得設定時
には最小信号をカバーするのに充分な分解能を持つ必要
がある。トリガ回路の経路に対するスルーレート要求も
また信号レンジを固定した場合よりも×２．５以上高い
。
ため、測定器が校正されている時はトリガ増幅器１３０
の利得制御装置１３５は通常、固定とされている。しか
しながら、トリガ増幅器の利得を固定にすることはマイ
ナスの効果を持つ。垂直軸利得１２５を×１から×２．
５へ調節するときに信号を表示画面上の一定数の目盛り
に渡って常にスパン（ｓｐａｎ）するようにするには、
トリガ増幅器１３０への入力もまた×１から×２．５へ
変える必要があり、このことはヒステリシスの逆方向変
化を引き起こし、トリガレベル制御装置１４５は、最低
垂直軸利得設定時には最大信号をカバーするのに充分な
範囲を持つ必要があると同時に、最大垂直軸利得設定時
には最小信号をカバーするのに充分な分解能を持つ必要
がある。トリガ回路の経路に対するスルーレート要求も
また信号レンジを固定した場合よりも×２．５以上高い
。
本発明は上述の欠点に鑑み、なされたもので、実効ヒス
テリシスを一定にすることを目的とする。
テリシスを一定にすることを目的とする。
本発明はマイクロ・プロセッサで制御された、トリガ増
幅器利得制御装置及び垂直軸増幅器利得制御装置のトラ
ッキングを通じて実質的に一定なヒステリシスを提供す
る。マイクロ・プロセッサは２つの利得制御装置のトラ
ッキングをそれぞれの利得制御装置の入力へ接続された
デジタル−アナログ変換器（ＤＡＣ）を介して制御する
。２つの利得制御装置のトラッキングをとることにより
、信号の画面上の垂直軸範囲に対してトリガ比較器への
入力を実質的に一定電圧範囲にすることができる。これ
ゆえ、垂直軸利得設定、×１における画面上の４目盛り
の信号はトリガ比較器に対して、×２．５垂直軸利得に
おける４目盛りの信号と同様の入力を与える。このよう
なトラッキングはいくつかの利点を与える。垂直軸利得
範囲を通じて、ノイズ除去帯は一定であり、実効ヒステ
リシスは一定のままであり、トリガを発するのに必要な
最小信号は一定のままであり、必要とされるトリガ・レ
ベルの分解能は一定のままであり、トリガ回路に対する
スルーレートの要求は軽減される。
幅器利得制御装置及び垂直軸増幅器利得制御装置のトラ
ッキングを通じて実質的に一定なヒステリシスを提供す
る。マイクロ・プロセッサは２つの利得制御装置のトラ
ッキングをそれぞれの利得制御装置の入力へ接続された
デジタル−アナログ変換器（ＤＡＣ）を介して制御する
。２つの利得制御装置のトラッキングをとることにより
、信号の画面上の垂直軸範囲に対してトリガ比較器への
入力を実質的に一定電圧範囲にすることができる。これ
ゆえ、垂直軸利得設定、×１における画面上の４目盛り
の信号はトリガ比較器に対して、×２．５垂直軸利得に
おける４目盛りの信号と同様の入力を与える。このよう
なトラッキングはいくつかの利点を与える。垂直軸利得
範囲を通じて、ノイズ除去帯は一定であり、実効ヒステ
リシスは一定のままであり、トリガを発するのに必要な
最小信号は一定のままであり、必要とされるトリガ・レ
ベルの分解能は一定のままであり、トリガ回路に対する
スルーレートの要求は軽減される。
第１図は垂直軸増幅器利得制御装置１２５に対してトリ
ガ増幅器利得制御装置１３５をトラッキングするための
回路を示す。オシロスコープのユーザはキーボード２０
０において、垂直軸利得制御コマンドを入力することが
できる。次にマイクロ・プロセッサ２０５は所定の信号
をデジタル−アナログ変換器（ＤＡＣ） ２１０を介し
て垂直軸利得制御装置１２５へ発し、ＤＡＣ２２０を介
してトリガ利得制御装置１３５へ発する。マイクロ・プ
ロセッサ２０５によるトラッキングは垂直軸利得制御装
置１２５に対してトリガ増幅器利得制御装置１３５を逆
真に調節するように働（のでトリガ比較器１４０にみら
れる実効ヒステリシスは一定のままである。
ガ増幅器利得制御装置１３５をトラッキングするための
回路を示す。オシロスコープのユーザはキーボード２０
０において、垂直軸利得制御コマンドを入力することが
できる。次にマイクロ・プロセッサ２０５は所定の信号
をデジタル−アナログ変換器（ＤＡＣ） ２１０を介し
て垂直軸利得制御装置１２５へ発し、ＤＡＣ２２０を介
してトリガ利得制御装置１３５へ発する。マイクロ・プ
ロセッサ２０５によるトラッキングは垂直軸利得制御装
置１２５に対してトリガ増幅器利得制御装置１３５を逆
真に調節するように働（のでトリガ比較器１４０にみら
れる実効ヒステリシスは一定のままである。
以上説明したように、本発明を用いることにより、実効
ヒステリシスを一定にすることができるので、該トリガ
を防止することができる。また、必要なトリガ・レベル
の分解能は常に一定であり、トリガ回路に要求されるス
ルーレート性能も軽減される。
ヒステリシスを一定にすることができるので、該トリガ
を防止することができる。また、必要なトリガ・レベル
の分解能は常に一定であり、トリガ回路に要求されるス
ルーレート性能も軽減される。
第１図は本発明の一実施例を示す図、第２図は入力信号
と、トリガのヒステリシス幅との関係を表わす図、第３
図は誤トリガを持つ入力信号を示す図、第４図は２重ト
リガの一例を示す図、第５図は従来のオシロスコープ回
路の一部を示す図、第６Ａ図及び第６Ｂ図は利得変化に
よる実効ヒステリシスの変化を示す図である。 １２５コ垂直軸増幅器利得制御装置 １３５： トリガ増幅器利得制御装置 ２００：キーボード ２０５：マイクロ・プロセッサ
２１０、２２０： ＤＡＣ
と、トリガのヒステリシス幅との関係を表わす図、第３
図は誤トリガを持つ入力信号を示す図、第４図は２重ト
リガの一例を示す図、第５図は従来のオシロスコープ回
路の一部を示す図、第６Ａ図及び第６Ｂ図は利得変化に
よる実効ヒステリシスの変化を示す図である。 １２５コ垂直軸増幅器利得制御装置 １３５： トリガ増幅器利得制御装置 ２００：キーボード ２０５：マイクロ・プロセッサ
２１０、２２０： ＤＡＣ
Claims (1)
- 【特許請求の範囲】 被測定信号を入力とする第１の可変利得形増幅器と、前
記第１の増幅器の利得を設定するための第１利得設定装
置と、前記第１の増幅器の出力を１入力とし他の１入力
が可変電圧源に接続された、比較器とを含むトリガ信号
発生装置と、 前記被測定信号を入力とする第２の可変利得形増幅器と
、前記第２の増幅器の利得を設定するための第２利得設
定装置と を含む回路において、 前記第２利得設定装置の利得設定に対し前記比較器の入
力での実効ヒステリシスがほぼ一定となるように前記第
１利得設定装置の利得を設定して用いられることを特徴
とするトリガ信号発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92893686A | 1986-11-10 | 1986-11-10 | |
| US928936 | 1986-11-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63132175A true JPS63132175A (ja) | 1988-06-04 |
Family
ID=25457043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28513087A Pending JPS63132175A (ja) | 1986-11-10 | 1987-11-10 | トリガ信号発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0271202A3 (ja) |
| JP (1) | JPS63132175A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW250602B (en) * | 1994-01-13 | 1995-07-01 | Fluke Corp | Dual comparator trigger circuit with independent voltage level adjustment |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4225940A (en) * | 1978-10-02 | 1980-09-30 | Tektronix, Inc. | Oscilloscope system for acquiring, processing, and displaying information |
| US4555765A (en) * | 1982-09-14 | 1985-11-26 | Analogic Corporation | Multi-mode oscilloscope trigger with compensating trigger delay |
-
1987
- 1987-11-02 EP EP87309682A patent/EP0271202A3/en not_active Withdrawn
- 1987-11-10 JP JP28513087A patent/JPS63132175A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0271202A3 (en) | 1989-12-13 |
| EP0271202A2 (en) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414638A (en) | Sampling network analyzer with stored correction of gain errors | |
| US4755951A (en) | Method and apparatus for digitizing a waveform | |
| US4611164A (en) | Spectrum analyzer with automatic peak frequency tuning function | |
| US4962380A (en) | Method and apparatus for calibrating an interleaved digitizer | |
| JPH0219653B2 (ja) | ||
| US5790480A (en) | Delta-T measurement circuit | |
| US4237422A (en) | Chromatograph signal generator | |
| JPH0452900B2 (ja) | ||
| EP0478071B1 (en) | Analogue-to-digital converter | |
| US4823077A (en) | Channel-gain-vernier-tracking trigger hysteresis for an oscilloscope | |
| US4717883A (en) | Method and apparatus for reducing errors in a sampling system utilizing an error-sampled feedback loop | |
| EP0271202A2 (en) | Trigger circuit for an oscilloscope | |
| US3584309A (en) | Method and means for compensating amplitude and time drifts in sampled waveform systems | |
| CA1150842A (en) | Slide-back waveform analyzer | |
| US7068199B2 (en) | Digital to analog converter, phase control circuit, transmission unit recognition circuit | |
| JPS59212021A (ja) | デ−タ収集回路 | |
| JPH03276073A (ja) | 波形観測装置 | |
| US3634761A (en) | Nonlinear rate-measuring instrument | |
| JPH0159639B2 (ja) | ||
| JP3207952B2 (ja) | デジタルオシロスコープ | |
| JP3373742B2 (ja) | Ａｃ／ｄｃ変換装置及び方法 | |
| JPS5841502Y2 (ja) | スペクトラム表示制御装置 | |
| JPS6112637Y2 (ja) | ||
| SU711701A1 (ru) | Устройство дл регулировки тока луча записи электронно-лучевой трубки | |
| JPS6153800B2 (ja) |