JPS631328A - サブ電源チエツク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 〔概要〕 負倚に対して、主電源監視部およびこれによって制御さ
れる主電源接続制御部をもつ主電源と、サブ電源をもつ
バックアンプ電源システムにおいて、主電源又はサブ電
源によって充電される充電回路の充電電圧と、主を源監
視部からの出力とを監視することによって、サブ電源の
故障を検知すること。

（産業上の利用分野〕 この発明は、主１ｉｔｆｉの外に、サブ電源をもち、主
電源が切れた場合にも、サブ電源から電源を供給するよ
うにしたバンクアップ電源システムに係り、特に、この
ようなバンクアップ電源のサブ電圧チェック装置に関す
る。データ処理装置において、例えば時計用ＬＳＩ、０
ＭＯ３−ＲＡＭ等は主電源が切れても、連続してその動
作がつづく必要がある。

そのため、主電源とは別に、サブ電源を設けておき、主
電源の一瞬間の断おも補償するように構成されている。

ところが、サブ電源の故障が起きると、０ＭＯ３−ＲＡ
Ｍ等のメモリ内容は保障されないことになる。

そこで、サブ電源が正常に動作しているかどうかを予め
知る必要がある。この場合、単に、メモリ内容の当否を
知るのみであれば、パリティチェック等によって行うこ
ともできるが、これでは、サブ電源の故障なのか、ＲＡ
Ｍ自身等の故障なのかは判別できない。

（従来の技術〕 データ処理装置においては、０ＭＯ３−ＲＡＭ等のメモ
リ、時計用ＬＳＩ等は、主１ｔｔＡが切れても、連続し
て動作が継続する必要がある０周知のように、商用電源
においては、割高と高いひん度で瞬時停電が起きており
、この瞬時停電が起ると０ＭＯ３−ＲＡＭ等においては
、そのメモリ内容が保障されなくなる。

例えば、０ＭＯ３−ＲＡＭにプログラムの初期設定など
を保持している場合°、瞬時停電等のあとで、主電源が
再投入されると、プログラムは０ＭＯ３−ＲＡＭ上の初
期設定によって動作するが、０ＭＯ３−ＲＡＭ中の記憶
内容は、瞬時停電のため破壊されており、従って、誤っ
た初期設定で動作してしまう。

そのため、従来より、サブｔｆＡを設けて、これに備え
ている。

第４図は、サブ電源を設けた従来例である０図において
、０ＭＯ３−ＲＡＭ、時計用ＬＳＩ等の負荷２には、主
電源接続制御部３を介して主電源が接続される外、Ｎｉ
　−Ｃｄ電池を含むサブ電源１が接続されている。主電
源接続制御部３は、主電源監視部４により常時監視され
ており、例えば、主電源が３ｖ以下の場合には、スイッ
チを開にして、今度は、負荷２にサブ電ａｌから電圧を
供給する。切換えは、連続的に行い、瞬時の停電もない
ようにする。なお、主ｉｔｓが正常の時は、サブｔｉａ
は充電状態とされる。

（発明が解決しようとする問題点〕 このように、サブ電源を設けることにより、不意の停電
にも備えることができるが、このサブ電源が故障してい
る場合には、前述の場合と同じように、メモリの記憶内
容が破壊されてしまうというような問題点を生ずること
になる。

また、このサブｉ＋ａａの異常を検知するには、サブ電
源異常検知用の電源を必要とし、その構成はかなり複雑
なものとなるという問題点を有している。

この発明は、このような問題点を解決するためになされ
たものであり、特別な電源を必要とすることなく簡単な
構成により、サブ電源の異常を検知することができる、
サブ１ｉａチ工ツク回路を提供することを目的とする。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明では、第１図に示す如
く、０ＭＯ３−ＲＡＭ等の負荷２に、Ｎｉ−Ｃｄ電池の
如きサブ電ａ１を設けたバンクアップシステムにおいて
、主電源接続制御部３を制御する主電源監視部４を設け
、さらにサブ電源チェック回路１０を設ける。このサブ
電源チェック回路１０は、主電源監視部４からの信号お
よび主電源またはサブ電源により充電される充電回路を
具備している。

〔作用〕

サブ電源１が正常の場合は、充電回路の充電電圧は常に
所定値以上に保たれているが、サブ電源が故障状態であ
れば主電源監視部４の電圧上昇に比して充電回路の充電
は少し遅れて所定値になるので、これを検知することに
よりサブ電源の故障を検知する。

〔実施例〕

本発明の一実施例を第２図及び第３図にもとづき説明す
る。

第２図は本発明の一実施例構成図、第３図はその動作説
明用波形図であり、Ａ−Ｆは第２図のＡ〜Ｆ点の状態を
示す０図中、第１図と同一部分に対しては同一番号が付
与されている。

本発明の特徴的なサブ電源チェック回路１０については
後で詳述する。

ＣＭＯ３−ＲＡＭや時計用ＬＳＩ等の負荷２に対しては
、例えばトランジスタ・スイッチ回路で構成される主電
源接続制御部３を介して主電源より電源供給される０例
えばこの電圧は４，５■である。負荷２にはまたＮ　ｉ
　−Ｃｄ電池のように充電可能なサブ電源ｌが接続され
ており、主電源が正常のときはこの主ｔｉｌＩにより充
電されている。

主電源には、第２図におけるＥ点の電圧が所定の電圧以
上のときにＨＩＧＨの出力を出し、又所定の電圧以下の
ときにＬＯＷの出力を出す主電源監視部４が接続されて
いる。従って、図示省略した主電源のスイッチがオンと
なり、Ｅ点の電圧が所定の値、例えば４．５■以上にな
ると、主電源監視部４からハイレベルの制御信号が出力
され、これにより主電源接続制御部３がオンとなり、負
荷２に対して電圧を供給すると共に、サブ電源１の充電
を行う、また逆に、主電源が何らかの原因で電圧が下が
ると、今度は、主電源監視部４からローレベルの制御信
号が主電源接続制御部３に伝達され、主電源接続制御部
３はオフとなる。主電源がオフとなると、同時にそれま
で充電状態だったサブ電源１から電圧が負荷２に供給さ
れる。

本発明ではこのようなサブ電源１を備えた装置において
、サブ電源チェック回路１０が設けられている。サブａ
源チェック回路１０は、抵抗１４、コンデンサ１５より
なる充電回路、サブ電源の電圧を監視し、Ａ点が所定の
電圧以下の場合にハイレベルの出力を発生するサブ！！
監視部１ｍフリソプフロフプ（ＦＦ）１２、インバータ
１６、ダイオード１３等を具備している。

まず、サブ電源が正常でかつ主電源がオフの時の動作を
第３図（ロ）に示す動作波形図を参照しながら説明する
。

主電源がオフのとき、サブを源１からの電源供給により
、充電回路のコンデンサ１５は充電され、第３図（ロ）
の時刻１．に示す如く例えば＋３Ｖの正常値を保ってい
る。そのため、負荷２は正常な動作を継続する。

・このとき、サブ電源監視部１１の出力はＬＯＷであり
、−方主電源をオフにするための、主電源接続制御部３
への信号、即ち点りの電位をＬｏｗにする信号がインバ
ータ１６を介してＦＦ１２をリセット状態にしているの
で、ＦＦ１２のＱ出力ＦはＬＯＷのままである。ＦＦ１
２の出力は、第３図（ロ）の時刻１．において主電源が
オンになった以降も継続される。

次に、サブ電源が何らかの原因で故障状態になったとき
の状態を、第３図（イ）にもとづき説明する。第３図（
イ）において、時刻む。では、主電源からの電圧が供給
されていないにもかかわらず、サブ電源１からも、その
異常のため電圧が供給されていないものとする。

このとき、主電源監視部４には、コンデンサ１５に対す
る充電電圧が供給されていないことになるので主電源監
視装置４は不動作状態であり、点Ｅ、Ｄの電圧は「０」
である。また、インバータ１６も電圧が印加されていな
いので動作しておらず、点Ｃの電圧は同様に「０」であ
る。同様、点Ａ１点Ｂもいずれも「０」である、このよ
うに、サブ電源１が一度故障状態を経ると、負荷２は、
当然、−度はその電圧「０」を経験することになり、例
えば負荷２がＣＭＯ３−ＲＡＭであれば、そのメモリ内
容は、もはや信頬できるものとはなっていない。

このような状態のときに、主電源が１．において回復し
たものとすると、主電源の電圧である点Ｅの電圧が上昇
していく。

そして、【２において所定電圧、例えば４．５ｖ以上に
なると、主電源監視部４の動作により主電源接続制御部
３がオンとなり、負荷２に対して電圧を供給する。従っ
て、抵抗１４を介してコンデンサ１５が充電されること
になり、点Ａの電圧は、第３図（イ）Ａに示すように、
ｔ２より上昇をはじめる。そして、この点Ａの電圧が所
定の値、例えば３ボルトに満たない期間に対して、サブ
電源監視部１１が動作し、ＣＧ）という出力を発生する
。

他方、インバータ１６は、当初電圧が供給されていなか
ったので動作していなかったが、主電源の電圧が上昇し
て、はぼ３ボルトを越えると、正常な動作状態となり主
電源接続制御部３が動作するｔよより前の期間において
（Ｈ）という出力を生ずることになる。この出力（Ｈ）
により、ｔ２の前で、ＦＦ１２はリセットされる。とこ
ろが、前記のとおり、ｔ！において、サブ電源監視部１
１より出力（Ｇ）が出され、これが、ＦＦ１２のセット
端子Ｓに人力されることになるので、ＦＦ１２はセット
状態となり、Ｑ端子にＨＩＧＨ出力（１）を出す。

このように、Ｑ端子に出力が出されたときは、例え、主
電源が回復していても一度サブ電源が故障状態を経てい
ることを示していることになるので、この信号を利用し
てアラームを発すれば良い。

ＣＭＯ３−ＲＡＭ等の内容が信頼できるものか否かは、
例えばメモリ内容のパリティをチェフクすることによっ
て知ることもできるが、これでは、ＣＭＯ３−ＲＡＭ自
身の故障なのか、あるいは、サブ電源の故障によるのか
、判別はできない、ところが、本願の発明の場合、前述
のとおり、サブ電源が故障のときにのみアラームを発す
ることができる。

〔発明の効果〕

以上述べたように、この発明によれば、比較的簡単な構
成でサブｔＳが故障していたことを予め知ることができ
、負荷、例えばＣＭＯ５−ＲＡＭの記憶内容がもはや信
用できるものではないことを予め知ることができる。

従って、その後の予期せぬ動作、例えば、コンピュータ
・システムの暴走を防止することができる。

また、この発明によれば、負荷例えば、ＣＭＯ３−ＲＡ
Ｍの故障なのかサブ電源の故障なのかを区別して知るこ
とができるので、後の対策が立て易い。

【図面の簡単な説明】

第１図はこの発明の原理説明図、 第２図はこの発明の一実施例構成図、 第３図はこの発明の詳細な説明するための波形図、 第４図は従来例を示す。 １・−・・・・・・−サブ電源、　　２−・−・−負荷
、３−・−・・・・〜・主電源接続制御部、４−・−・
・・・・−・主電源監視部、ｌＯ・−・・−サブ電源チ
ェック回路、１１−・−サブ電源監視部、

Claims (1)

1. 【特許請求の範囲】 主電源監視部（４）と、この主電源監視部（４）の出力
   によりオン・オフ制御される主電源接続制御部（３）と
   、 サブ電源（１）を具備するバックアップ電源システムに
   おいて、 主電源またはサブ電源により充電されるコンデンサ（１
   ５）と、 このコンデンサ（１５）の充電電圧と主電源監視部（４
   ）の出力に応じて動作するセット・リセット手段（１２
   ）を備え、主電源がオン状態で充電電圧が現定値以下の
   場合に異常出力を発するサブ電源チェック手段（１０）
   を設けたことを特徴とする バックアップ電源システムにおけるサブ電源チェック装
   置。