JPS6313534A - バイアス電圧制御回路 - Google Patents
バイアス電圧制御回路Info
- Publication number
- JPS6313534A JPS6313534A JP61157192A JP15719286A JPS6313534A JP S6313534 A JPS6313534 A JP S6313534A JP 61157192 A JP61157192 A JP 61157192A JP 15719286 A JP15719286 A JP 15719286A JP S6313534 A JPS6313534 A JP S6313534A
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- apd
- voltage
- circuit
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- 230000003287 optical effect Effects 0.000 abstract description 21
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 241000984642 Cura Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイアス電圧制御回路に関し、特に出力イン
ピーダンスの影響を低減し、光受信部の最大受光感度の
高いバイアス電圧制御回路に関する。
ピーダンスの影響を低減し、光受信部の最大受光感度の
高いバイアス電圧制御回路に関する。
従来、第３図に示すとおり、この種の光受信器のアバラ
ンシェホトダイオード責以下、 ＡＰＤと略す）バイア
ス電圧制御回路は、 ＤＣ／ＤＣ変換回路３を有し、
ＡＰＤＩで受信した微弱な信号をできるだけ犬きく
、シかも雑音はできるだけ小さくするだめの最適な電流
増倍率が得られるように、振幅検出回路りで検出した利
得制御電圧をｂ端子に入力し、ＡＰＤバイアス電圧を制
御している。さらに光受信器は強い光を受信した場合も
動作するようにダイナミックレンジを大きくするように
々っている。つまり２強い光を受信した場合、利得制御
電圧は低くなるが。
ンシェホトダイオード責以下、 ＡＰＤと略す）バイア
ス電圧制御回路は、 ＤＣ／ＤＣ変換回路３を有し、
ＡＰＤＩで受信した微弱な信号をできるだけ犬きく
、シかも雑音はできるだけ小さくするだめの最適な電流
増倍率が得られるように、振幅検出回路りで検出した利
得制御電圧をｂ端子に入力し、ＡＰＤバイアス電圧を制
御している。さらに光受信器は強い光を受信した場合も
動作するようにダイナミックレンジを大きくするように
々っている。つまり２強い光を受信した場合、利得制御
電圧は低くなるが。
ＡＰＤ １を動作させるために最低限必要々バイアスミ
圧を得るために、抵抗器７．可変抵抗器８゜ダイオード
６．９のクラ７１回路により、 ＤＣ／ＤＣ変換回路へ
の入力端子Ｃ電位が下がりすぎ々いようにクランプされ
、ある程度ＡＰＤバイアス電圧も下がり過ぎないように
なっていた。
圧を得るために、抵抗器７．可変抵抗器８゜ダイオード
６．９のクラ７１回路により、 ＤＣ／ＤＣ変換回路へ
の入力端子Ｃ電位が下がりすぎ々いようにクランプされ
、ある程度ＡＰＤバイアス電圧も下がり過ぎないように
なっていた。
」二連した従来のＡＰＤバイアス電圧制御回路は、受光
素子ＡＰＤＩからの信号はできるだけ大きり、シかも雑
音はできるだけ小さくするような最適電流増倍率が得ら
れるバイアス電圧を供給している。
素子ＡＰＤＩからの信号はできるだけ大きり、シかも雑
音はできるだけ小さくするような最適電流増倍率が得ら
れるバイアス電圧を供給している。
第４図に示すとおり、この最適電流増倍率は最小受光感
度を得るときに決定され、ＡＰＤＩ＜イアスミ圧は２図
中の線１のようになる。最適電流増倍率を得るだめの利
得制御信号は、第３図のｂ端子に入力されＤＣ／ＤＣ変
換回路３によって必要なバイアス電圧をＡＰＤＩに与え
ている。
度を得るときに決定され、ＡＰＤＩ＜イアスミ圧は２図
中の線１のようになる。最適電流増倍率を得るだめの利
得制御信号は、第３図のｂ端子に入力されＤＣ／ＤＣ変
換回路３によって必要なバイアス電圧をＡＰＤＩに与え
ている。
さらに、光受信器は、ダイナミックレンジを大きくする
ために、ＡＰＤＩＯ増倍係数だけでなく２等化増幅器２
の利得も同時に変化させるように々っている。つ寸り、
光パワーが強いときも正常に動作させるためにＡＰＤ
１のバイアス電圧及び等化増幅器２の利得は下げるよう
になっている。このときｂ点に入力される利得制御電圧
は低く々りすぎ、 ＡＰＤＩが必要な応答速度を得るだ
めのバイアス電圧が、 ＤＣ／ＤＣ変換回路３から得ら
れなく々ってしまうため、第３図に示す従来のバイアス
電圧制御回路では、抵抗器７、可変抵抗器８．ダイオー
ド６．９のクランプ回路によって、利得制御電圧が下が
りすぎても。
ために、ＡＰＤＩＯ増倍係数だけでなく２等化増幅器２
の利得も同時に変化させるように々っている。つ寸り、
光パワーが強いときも正常に動作させるためにＡＰＤ
１のバイアス電圧及び等化増幅器２の利得は下げるよう
になっている。このときｂ点に入力される利得制御電圧
は低く々りすぎ、 ＡＰＤＩが必要な応答速度を得るだ
めのバイアス電圧が、 ＤＣ／ＤＣ変換回路３から得ら
れなく々ってしまうため、第３図に示す従来のバイアス
電圧制御回路では、抵抗器７、可変抵抗器８．ダイオー
ド６．９のクランプ回路によって、利得制御電圧が下が
りすぎても。
ＡＰＤ １が必要な応答速度を得るためのバイアス電圧
が下がらないようになっている。
が下がらないようになっている。
しかし、光入力パワーが強くなると、 ＡＰＤＩの光
電流も増大して来る。このとき、 ＤＣ／ＤＣ変換回路
３の出力点ｄの出力インピーダンスは充分には小さくな
いため、 ＡＰＤＩの光電流によって起こる電圧降下
が、光入力パワーの弱いときのように無視でき々く々る
。つまりクランプ回路によってＤＣ／ＤＣ変換回路３の
入力端子Ｃは一定以下に下がらないようにしていても、
出力インピーダンスが無視できないためにＡＰＤ １の
充電流増大によりｄ点の電位が下がりＡＰＤ １が必要
な応答速度を得るためのバイアス電圧が下がってしまい
動作しなく々る。
電流も増大して来る。このとき、 ＤＣ／ＤＣ変換回路
３の出力点ｄの出力インピーダンスは充分には小さくな
いため、 ＡＰＤＩの光電流によって起こる電圧降下
が、光入力パワーの弱いときのように無視でき々く々る
。つまりクランプ回路によってＤＣ／ＤＣ変換回路３の
入力端子Ｃは一定以下に下がらないようにしていても、
出力インピーダンスが無視できないためにＡＰＤ １の
充電流増大によりｄ点の電位が下がりＡＰＤ １が必要
な応答速度を得るためのバイアス電圧が下がってしまい
動作しなく々る。
結局、光受信器の最大受光レベルは、主にＡＰＤバイア
ス電圧発生回路の出力インピーダンスによって決定され
てしまうという欠点を有する。
ス電圧発生回路の出力インピーダンスによって決定され
てしまうという欠点を有する。
第４図を用いて、光受信パワーとＡＰＤバイアス電圧と
の関係を示す。線１はＡＰＤＩの最小受光レベルで最適
電流増倍率を得るＡＰＤバイアス電圧と光入力パワーと
の関係である。ＡＰＤバイアス電圧９はＡＰＤ １が必
要な応答速度を得るための電圧である。第３図に示す回
路図で、抵抗器７．可変抵抗器８．ダイオード６．９で
構成しているクランプ回路がない場合の最大受光レベル
は、第４図の６の位置になる。このクランプ回路によっ
て、 ＤＣ／ＤＣ変換回路入力が一定電圧から下がら
ないようにしているため、 ＡＰＤバイアス電圧は第
４図の線２の電圧を維持するが。
の関係を示す。線１はＡＰＤＩの最小受光レベルで最適
電流増倍率を得るＡＰＤバイアス電圧と光入力パワーと
の関係である。ＡＰＤバイアス電圧９はＡＰＤ １が必
要な応答速度を得るための電圧である。第３図に示す回
路図で、抵抗器７．可変抵抗器８．ダイオード６．９で
構成しているクランプ回路がない場合の最大受光レベル
は、第４図の６の位置になる。このクランプ回路によっ
て、 ＤＣ／ＤＣ変換回路入力が一定電圧から下がら
ないようにしているため、 ＡＰＤバイアス電圧は第
４図の線２の電圧を維持するが。
ＤＣ／ＤＣ変換回路３の出力インピーダンスが無視でき
ないことにより、ＡＰＤ電流増大（光入力パワー増大）
により、ＡＰＤバイアス電圧が線３のように降下してし
まい、最大受光レベルが６の位置になってしまう欠点を
有する。
ないことにより、ＡＰＤ電流増大（光入力パワー増大）
により、ＡＰＤバイアス電圧が線３のように降下してし
まい、最大受光レベルが６の位置になってしまう欠点を
有する。
点線５はＤＣ／ＤＣ変換回路３の出力インピーダンスが
０のときである。
０のときである。
本発明によれば、受光素子と、該受光素子の電気信号を
受ける増幅器と、前記受光素子にバイアス電圧を与える
ＤＣ／ＤＣ変換回路と、前記増幅器の利得制御電圧を入
力し、前記ＤＣ／ＤＣ変換回路を制御する第１のトラン
ジスタとを有するバイアス電圧制御回路において、前記
バイアス電圧の分圧電圧と所定の基準電圧とを比較増幅
する比較増幅器と、該比較増幅器の出力を受け、前記第
１のトランジスタにワイヤードＯＲ接続する第２のトラ
ンジスタとを設け、前記受光素子に印加する前記バイア
ス電圧が常に一定レベル以上になるような負帰還回路を
構成したことを特徴とするバイアス電圧制御回路が得ら
れる。
受ける増幅器と、前記受光素子にバイアス電圧を与える
ＤＣ／ＤＣ変換回路と、前記増幅器の利得制御電圧を入
力し、前記ＤＣ／ＤＣ変換回路を制御する第１のトラン
ジスタとを有するバイアス電圧制御回路において、前記
バイアス電圧の分圧電圧と所定の基準電圧とを比較増幅
する比較増幅器と、該比較増幅器の出力を受け、前記第
１のトランジスタにワイヤードＯＲ接続する第２のトラ
ンジスタとを設け、前記受光素子に印加する前記バイア
ス電圧が常に一定レベル以上になるような負帰還回路を
構成したことを特徴とするバイアス電圧制御回路が得ら
れる。
次に１本発明について図面を参照して説明する。第１図
は１本発明の一実施例を示す回路図である。まず２等化
増幅器２と振幅検出回路りとから得た利得制御電圧は、
トランジスタ５を介して、 ＤＣ／ＤＣ変換回路３に
入力される。そしてＤＣ／ＤＣ変換回路３は光受信器の
最小受信感度でＡＰＤ １の最適電流増倍率が得られる
バイアス電圧をＡＰＤＩに印加している。つまシ、受光
素子ＡＰＤＩからの信号はできるだけ大きく。
は１本発明の一実施例を示す回路図である。まず２等化
増幅器２と振幅検出回路りとから得た利得制御電圧は、
トランジスタ５を介して、 ＤＣ／ＤＣ変換回路３に
入力される。そしてＤＣ／ＤＣ変換回路３は光受信器の
最小受信感度でＡＰＤ １の最適電流増倍率が得られる
バイアス電圧をＡＰＤＩに印加している。つまシ、受光
素子ＡＰＤＩからの信号はできるだけ大きく。
しかも雑音はできるだけ小さくするような一つの負帰還
回路を構成している。このときのＡＰＤバイアス電圧と
光入力パワーとの関係は、第４図の線１のように々る。
回路を構成している。このときのＡＰＤバイアス電圧と
光入力パワーとの関係は、第４図の線１のように々る。
さらに、光受信器は。
ダイナミックレンジを大きくするために、 ＡＰＤＩＯ
増倍係数だけでかく９等化増幅器２の利得も同時に変化
させるようになっている。つｔｂ。
増倍係数だけでかく９等化増幅器２の利得も同時に変化
させるようになっている。つｔｂ。
光パワーが強いときも正常に動作させるためにＡＰＤバ
イアス電圧及び等化増幅器２の利得は下げるようになっ
ている。このとき、ｂ点に入力される利得制御電圧は低
くなシすぎ、 ＡＰＤＩが必要々応答速度を得るための
バイアス電圧がＤＣ／ＤＣ変換回路３から得られ々く々
って、最大受信感度は、第４図に示される１６の位置に
なってしまう。尚、第４図の１９の位置のＡＰＤバイア
ス電圧は、 ＡＰＤＩが必要な応答速度を維持できる最
低バイアス電圧である。そこで、最大受光感度を向上さ
せるために、 ＡＰＤＩのバイアス電圧を、抵抗器１１
．１２で分圧し２分圧したバイアス電圧を抵抗器１４を
介して、比較増幅器１３に入力し基準電圧ｅと比較増幅
する。このようにして比較増幅した信号は、利得制御電
圧入力のトランジスタ５のエミッタにワイヤードＯＲ接
続するトランジスタ１５を介して、ＤＣ／ＤＣ変換回路
３に入力される。つ−１ｆｉ、ＡＰＤバイアス電圧が一
定電圧（第４図の線２の位置）からＡＰＤ電流増加とＤ
Ｃ／ Ｄ Ｃ変換回路の出力インピーダンスとのため
に降下しようとすると、 ＤＣ／ＤＣ変換回路３の入
力点Ｃの電圧を上げるように負帰還回路を構成し、ＡＰ
Ｄバイアス電圧は降下しないようになる。即ち、光入力
パワーが強くなりＡＰＤ電流が増加するとＤ Ｃ／ Ｄ
Ｃ変換回路３の出力インピーダンスが充分に低くない
ため、 ＡＰＤバイアス電圧は下がろうとするが、ＤＣ
／ＤＣ変換回路３の入力点Ｃを上げて出力点ｄの電圧を
上げる負帰還回路によってＤＣ／ＤＣ変換回路３の出力
インピーダンスの影響を低減し、 ＡＰＤバイアス電圧
は一定に保たれる。第４図の線４の位置までＤＣ／ＤＣ
変換回路の出力インピーダンスの影響を低減でき、最大
受光感度は、１８の位置になり、大幅に改善される。利
得制御電圧入力トランジスタ５と、ＡＰＤバイアス電圧
を分圧した分圧電圧と基準電圧とを比較増幅した負帰還
信号を入力するトランジスタ１５とは、互いのエミッタ
をワイヤードＯＲ接続してＤＣ／ＤＣ変換回路３に入力
しているため、 ＡＰＤバイアス電圧と光入力パワーと
の関係は、第４図太線のように々す、大き々ダイナミッ
クレンジを得ることができる。
イアス電圧及び等化増幅器２の利得は下げるようになっ
ている。このとき、ｂ点に入力される利得制御電圧は低
くなシすぎ、 ＡＰＤＩが必要々応答速度を得るための
バイアス電圧がＤＣ／ＤＣ変換回路３から得られ々く々
って、最大受信感度は、第４図に示される１６の位置に
なってしまう。尚、第４図の１９の位置のＡＰＤバイア
ス電圧は、 ＡＰＤＩが必要な応答速度を維持できる最
低バイアス電圧である。そこで、最大受光感度を向上さ
せるために、 ＡＰＤＩのバイアス電圧を、抵抗器１１
．１２で分圧し２分圧したバイアス電圧を抵抗器１４を
介して、比較増幅器１３に入力し基準電圧ｅと比較増幅
する。このようにして比較増幅した信号は、利得制御電
圧入力のトランジスタ５のエミッタにワイヤードＯＲ接
続するトランジスタ１５を介して、ＤＣ／ＤＣ変換回路
３に入力される。つ−１ｆｉ、ＡＰＤバイアス電圧が一
定電圧（第４図の線２の位置）からＡＰＤ電流増加とＤ
Ｃ／ Ｄ Ｃ変換回路の出力インピーダンスとのため
に降下しようとすると、 ＤＣ／ＤＣ変換回路３の入
力点Ｃの電圧を上げるように負帰還回路を構成し、ＡＰ
Ｄバイアス電圧は降下しないようになる。即ち、光入力
パワーが強くなりＡＰＤ電流が増加するとＤ Ｃ／ Ｄ
Ｃ変換回路３の出力インピーダンスが充分に低くない
ため、 ＡＰＤバイアス電圧は下がろうとするが、ＤＣ
／ＤＣ変換回路３の入力点Ｃを上げて出力点ｄの電圧を
上げる負帰還回路によってＤＣ／ＤＣ変換回路３の出力
インピーダンスの影響を低減し、 ＡＰＤバイアス電圧
は一定に保たれる。第４図の線４の位置までＤＣ／ＤＣ
変換回路の出力インピーダンスの影響を低減でき、最大
受光感度は、１８の位置になり、大幅に改善される。利
得制御電圧入力トランジスタ５と、ＡＰＤバイアス電圧
を分圧した分圧電圧と基準電圧とを比較増幅した負帰還
信号を入力するトランジスタ１５とは、互いのエミッタ
をワイヤードＯＲ接続してＤＣ／ＤＣ変換回路３に入力
しているため、 ＡＰＤバイアス電圧と光入力パワーと
の関係は、第４図太線のように々す、大き々ダイナミッ
クレンジを得ることができる。
第２図はＤ Ｃ／Ｄ Ｃ変換回路出力電圧を分圧して負
帰還回路を構成した回路図である。
帰還回路を構成した回路図である。
以上説明したように１本発明はＡＰＤの電気信号を入力
として接続される増幅器の出力信号振幅、つまり、利得
制御電圧を入力するトランジスタと、 ＡＰＤへの印加
電圧を分圧する抵抗器と分圧されたＡＰＤ印加電圧を抵
抗器を介して入力し基準電圧と比較するための比較増幅
器および該増幅器出力を入力するとトランジスタをエミ
ッタどうしのワイヤードＯＲ接続し、さらにＤＣ／ＤＣ
変換器の制御入力にも接続することにより、光受信器の
ダイナミックレンジは大きくなり、特にＤＣ／ＤＣ変換
器の出力インピーダンスの影響を低減することにより最
大受光感度が大幅に向上する効果がある。
として接続される増幅器の出力信号振幅、つまり、利得
制御電圧を入力するトランジスタと、 ＡＰＤへの印加
電圧を分圧する抵抗器と分圧されたＡＰＤ印加電圧を抵
抗器を介して入力し基準電圧と比較するための比較増幅
器および該増幅器出力を入力するとトランジスタをエミ
ッタどうしのワイヤードＯＲ接続し、さらにＤＣ／ＤＣ
変換器の制御入力にも接続することにより、光受信器の
ダイナミックレンジは大きくなり、特にＤＣ／ＤＣ変換
器の出力インピーダンスの影響を低減することにより最
大受光感度が大幅に向上する効果がある。
第１図は本発明のバイアス電圧制御回路の実施例を示す
回路図、第２図はＩ）Ｃ７０Ｃ変換回路出力電圧を分圧
帰還した構成の一実施例を示す回路図、第３図は従来技
術によるバイアス電圧制御回路、第４図はＡＰＤバイア
ス電圧と光入力パワーの関係を示した図である。 １・・・アバランシェホトダイオード（ＡＰＤ）。 ２・・・等化増幅器、３・・・ＤＣ／ＤＣ変換回路、４
・・・抵抗器、５・・・トランジスタ、６・・・ダイオ
ード。 ７・・・抵抗器、８・・・可変抵抗器、９・・・ダイオ
ード。 １０・・・コンデンサ、 １１．１２・・・抵抗器、
１３・・・比較増幅器、１４・・・抵抗器、１５・・・
トランジスタ。 Ｄ・・・出力信号振幅検出回路、ａ・・・電圧電源端子
。 ｂ・・・利得制御電圧入力点、Ｃ・・・ＤＣ／ＤＣ変換
回路入力点、ｄ・・・Ｄ Ｃ／ Ｄ Ｃ変換回路出力点
、ｅ・・・基準電圧入力端子、線１・・・最小受光感度
でＡＰＤが最適電流増倍率が得られるときの光入力パワ
ーとＡＰＤバイアス電圧の関係、線２・・・従来および
本発明の回路図でＡＰＤバイアス電圧を一定に保とうと
するレベル、線３・・・従来の回路図でのＡＰＤバイア
ス電圧降下レベル、線４・・・本発明の回路図でのＡＰ
Ｄバイアス電圧降下レベル、線５・・・従来および本発
明の回路図でＡＰＤバイアス電圧を一定に保とうとし、
かつＤＣ／ＤＣ変換回路の出力インピーダンスがゼロの
ときのレベル、１６・・・利得制御回路のみの場合の最
大受光感度、１７・・・従来の回路での最大受光感度。 １８・・・本発明の回路での最大受光感度、１９・・・
ＡＰＤが必要々応答速度を得るためのＡＰＤバイ第１図 第２図
回路図、第２図はＩ）Ｃ７０Ｃ変換回路出力電圧を分圧
帰還した構成の一実施例を示す回路図、第３図は従来技
術によるバイアス電圧制御回路、第４図はＡＰＤバイア
ス電圧と光入力パワーの関係を示した図である。 １・・・アバランシェホトダイオード（ＡＰＤ）。 ２・・・等化増幅器、３・・・ＤＣ／ＤＣ変換回路、４
・・・抵抗器、５・・・トランジスタ、６・・・ダイオ
ード。 ７・・・抵抗器、８・・・可変抵抗器、９・・・ダイオ
ード。 １０・・・コンデンサ、 １１．１２・・・抵抗器、
１３・・・比較増幅器、１４・・・抵抗器、１５・・・
トランジスタ。 Ｄ・・・出力信号振幅検出回路、ａ・・・電圧電源端子
。 ｂ・・・利得制御電圧入力点、Ｃ・・・ＤＣ／ＤＣ変換
回路入力点、ｄ・・・Ｄ Ｃ／ Ｄ Ｃ変換回路出力点
、ｅ・・・基準電圧入力端子、線１・・・最小受光感度
でＡＰＤが最適電流増倍率が得られるときの光入力パワ
ーとＡＰＤバイアス電圧の関係、線２・・・従来および
本発明の回路図でＡＰＤバイアス電圧を一定に保とうと
するレベル、線３・・・従来の回路図でのＡＰＤバイア
ス電圧降下レベル、線４・・・本発明の回路図でのＡＰ
Ｄバイアス電圧降下レベル、線５・・・従来および本発
明の回路図でＡＰＤバイアス電圧を一定に保とうとし、
かつＤＣ／ＤＣ変換回路の出力インピーダンスがゼロの
ときのレベル、１６・・・利得制御回路のみの場合の最
大受光感度、１７・・・従来の回路での最大受光感度。 １８・・・本発明の回路での最大受光感度、１９・・・
ＡＰＤが必要々応答速度を得るためのＡＰＤバイ第１図 第２図
Claims (1)
- １、受光素子と、該受光素子の電気信号を受ける増幅器
と、前記受光素子にバイアス電圧を与えるＤＣ／ＤＣ変
換回路と、前記増幅器の利得制御電圧を入力し、前記Ｄ
Ｃ／ＤＣ変換回路を制御する第１のトランジスタとを有
するバイアス電圧制御回路において、前記バイアス電圧
の分圧電圧と所定の基準電圧とを比較増幅する比較増幅
器と、該比較増幅器の出力を受け、前記第１のトランジ
スタにワイヤードＯＲ接続する第２のトランジスタとを
設け、前記受光素子に印加する前記バイアス電圧が常に
一定レベル以上になるような負帰還回路を構成したこと
を特徴とするバイアス電圧制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157192A JPS6313534A (ja) | 1986-07-05 | 1986-07-05 | バイアス電圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157192A JPS6313534A (ja) | 1986-07-05 | 1986-07-05 | バイアス電圧制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313534A true JPS6313534A (ja) | 1988-01-20 |
Family
ID=15644211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61157192A Pending JPS6313534A (ja) | 1986-07-05 | 1986-07-05 | バイアス電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313534A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260918A (ja) * | 1988-04-11 | 1989-10-18 | Nec Corp | 光受信回路 |
| JPH04108230A (ja) * | 1990-08-29 | 1992-04-09 | Nec Corp | 光受信回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711548A (en) * | 1980-06-25 | 1982-01-21 | Fujitsu Ltd | Optical receiving circuit |
-
1986
- 1986-07-05 JP JP61157192A patent/JPS6313534A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5711548A (en) * | 1980-06-25 | 1982-01-21 | Fujitsu Ltd | Optical receiving circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260918A (ja) * | 1988-04-11 | 1989-10-18 | Nec Corp | 光受信回路 |
| JPH04108230A (ja) * | 1990-08-29 | 1992-04-09 | Nec Corp | 光受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764732A (en) | Switchable mode amplifier for wide dynamic range | |
| JP2503837B2 (ja) | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 | |
| US6031219A (en) | Bias voltage supply circuit for photoelectric converting element and photodetection circuit | |
| JP3192295B2 (ja) | 光受信装置 | |
| JPH10276048A (ja) | オフセット補償回路 | |
| JPH11127039A (ja) | 光受信回路と光受信方法 | |
| JPS62202635A (ja) | 光受信回路 | |
| US4642453A (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
| US5087892A (en) | Gain stabilizing amplifier | |
| CN110545083A (zh) | 跨阻放大器 | |
| JP2674110B2 (ja) | アバランシエホトダイオードのバイアス回路の温度補償回路 | |
| JPH0282804A (ja) | 光受信用前置増幅器 | |
| US4904860A (en) | Optical signal detection circuit with constant current sources | |
| JPH087693Y2 (ja) | Ａｐｄバイアス電圧制御回路 | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| CA1283463C (en) | Switchable mode amplifier for wide dynamic range | |
| JPH0129333B2 (ja) | ||
| JP2825833B2 (ja) | レーザーダイオード駆動装置 | |
| JP2841743B2 (ja) | 光センサ用発受光回路 | |
| JPH079450Y2 (ja) | 光受信回路 | |
| JPH03266577A (ja) | 受光装置 | |
| JP3518559B2 (ja) | 受光信号検出回路及び受光信号処理装置 | |
| JPS62217739A (ja) | アバランシエ・ホトダイオ−ドのバイアス電圧制御回路 | |
| JPH02164112A (ja) | 光受信装置 | |
| JPS63181536A (ja) | 光受信装置 |