JPS63141331A - テ−プキヤリア半導体装置用リ−ドフレ−ム - Google Patents
テ−プキヤリア半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS63141331A JPS63141331A JP61289345A JP28934586A JPS63141331A JP S63141331 A JPS63141331 A JP S63141331A JP 61289345 A JP61289345 A JP 61289345A JP 28934586 A JP28934586 A JP 28934586A JP S63141331 A JPS63141331 A JP S63141331A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- tape
- static electricity
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明にテープキャリア半導体装置用リードフレームに
関し、特にフレーム上に形成されるリードパターンの構
造に関する。
関し、特にフレーム上に形成されるリードパターンの構
造に関する。
（従来の技術）
テープキャリア半導体装置に準備された可撓性リードフ
レーム上に半導体素子を搭載することによって製造され
る。従来、この可撓性リードフレームは上面に半導体素
子載置用の開口部とその周辺に半導体素子電極との接続
用リードパターンおよび電気特性測定用パッドパターン
ｔそれぞれ配列形成した長尺状の可撓性絶縁テープから
成る。
レーム上に半導体素子を搭載することによって製造され
る。従来、この可撓性リードフレームは上面に半導体素
子載置用の開口部とその周辺に半導体素子電極との接続
用リードパターンおよび電気特性測定用パッドパターン
ｔそれぞれ配列形成した長尺状の可撓性絶縁テープから
成る。
通常、この可撓性リードフレームｈ約１７ｒｒｌ単位と
して一つのリールに巻ヵ為れるが半導体素子の搭載およ
びこの電気的特性の良否を判断するｆＡ１１足作業にこ
の可撓性リードフレームを他のリールに巻取らせながら
行なわれる。一般にこれらの作業に全て目動化され一つ
の系としてシステム化されるが更にリール回転を高速化
して作業工率の同上全はかるのが通常でろる。例えば１
巻き１７ｍの可撓性リードフレームｆ１３０秒ないし１
分間の間に他のリールに巻取られる。リール間の巻取速
度がこのように高速化されるとスペーサとの摩擦によっ
て静電気が発生し可撓性リードフレームの表面、とり分
は電気特性測定用パッド上には２〜３ＫＶにも達する静
電気が滞留するよりになる。テープキャリア上では半導
体素子の電極と電気特性測定用パッドとに当然電気接続
されているので何等かの対策が講ぜられない限り発生し
た高圧静電気により搭載した半導体素子が破壊されるこ
とは必定である。
して一つのリールに巻ヵ為れるが半導体素子の搭載およ
びこの電気的特性の良否を判断するｆＡ１１足作業にこ
の可撓性リードフレームを他のリールに巻取らせながら
行なわれる。一般にこれらの作業に全て目動化され一つ
の系としてシステム化されるが更にリール回転を高速化
して作業工率の同上全はかるのが通常でろる。例えば１
巻き１７ｍの可撓性リードフレームｆ１３０秒ないし１
分間の間に他のリールに巻取られる。リール間の巻取速
度がこのように高速化されるとスペーサとの摩擦によっ
て静電気が発生し可撓性リードフレームの表面、とり分
は電気特性測定用パッド上には２〜３ＫＶにも達する静
電気が滞留するよりになる。テープキャリア上では半導
体素子の電極と電気特性測定用パッドとに当然電気接続
されているので何等かの対策が講ぜられない限り発生し
た高圧静電気により搭載した半導体素子が破壊されるこ
とは必定である。
従来、この静電気対策には通称“イオナイズド・ブロー
”と呼ばれる不活性ガス・イオンによる中和方式が用い
られている。高速で巻取られるこの可撓性リードフレー
ムの表面には窒素（Ｎ２）ま九ニアルゴン（Ａｒ）等の
不活性ガス・イオンが例えば２１７分程度の割合で吹付
けられる。このよりにイオン化され友ガス・イオンが吹
付けられると可撓性リードフレーム上の静電気に中和さ
れ電気特性測定用パッドの電位を殆んどＯＶに抑え込む
ことができる。
”と呼ばれる不活性ガス・イオンによる中和方式が用い
られている。高速で巻取られるこの可撓性リードフレー
ムの表面には窒素（Ｎ２）ま九ニアルゴン（Ａｒ）等の
不活性ガス・イオンが例えば２１７分程度の割合で吹付
けられる。このよりにイオン化され友ガス・イオンが吹
付けられると可撓性リードフレーム上の静電気に中和さ
れ電気特性測定用パッドの電位を殆んどＯＶに抑え込む
ことができる。
（発明が解決しようとする問題点）
しかしながら、この不活性ガス・イオンによる中和方式
は不活性ガスのイオン化および吹付けにそれぞれ高価な
装［？設置する必要があるのみか巻取速度に応じそれぞ
れ適切なブロー条件を設定し且つ制御する必要を生じる
ので工程管理Ｋｌわめて複雑化する欠点を有する。
は不活性ガスのイオン化および吹付けにそれぞれ高価な
装［？設置する必要があるのみか巻取速度に応じそれぞ
れ適切なブロー条件を設定し且つ制御する必要を生じる
ので工程管理Ｋｌわめて複雑化する欠点を有する。
（発明の目的）
本発明の目的に、上記の情況に鑑み、テープキャリアの
巻取りに際して静電気を発生することなきリードパター
ン構造を備えたテープキャリア牛導体装置用リードフレ
ームを提供することである。
巻取りに際して静電気を発生することなきリードパター
ン構造を備えたテープキャリア牛導体装置用リードフレ
ームを提供することである。
（発明の構成）
本発明によれは、テープキャリア牛導体装置用リードフ
レームは、上面に半導体素子載置用の開口部を有する長
尺状の可撓性絶縁テープと、前記可撓性絶縁テープ上に
前記開口部の周辺から先端部の一方全開口内に突出させ
他方全電気特性測定用パッドパターンに接続してそれぞ
れ密着形成される前記半導体素子の電極用リードパター
ン配列と、前記可撓性絶縁テープ上に密層形成される静
電気放電用パターンと、前記可撓性絶縁テープ上に前記
電気特性測定用パッドパターンとそれぞれ隣接し且つ前
記静電気放電用パターンおよび電気測定用パッドパター
ンとの間に電気接続導体片全それぞれ備えて密層形成さ
れるダミー・パッドパターン配列と全備えることを含む
。
レームは、上面に半導体素子載置用の開口部を有する長
尺状の可撓性絶縁テープと、前記可撓性絶縁テープ上に
前記開口部の周辺から先端部の一方全開口内に突出させ
他方全電気特性測定用パッドパターンに接続してそれぞ
れ密着形成される前記半導体素子の電極用リードパター
ン配列と、前記可撓性絶縁テープ上に密層形成される静
電気放電用パターンと、前記可撓性絶縁テープ上に前記
電気特性測定用パッドパターンとそれぞれ隣接し且つ前
記静電気放電用パターンおよび電気測定用パッドパター
ンとの間に電気接続導体片全それぞれ備えて密層形成さ
れるダミー・パッドパターン配列と全備えることを含む
。
（問題点を解決するための手段）
すなわち、本発明によれは、テープキャリア牛導体装置
用リードフレームを形成する長尺状の可撓性絶縁テープ
上には静電気放電用パターンおよびダミー・パッドパタ
ーンがそれぞれ付加形成される。ここで、ダミー・パッ
ドパターンにそれぞれ電気特性測定用パッドパターンと
隣接する位置に配設され電気接続導体片を介し電気特性
側足側パッドパターンおよび静電気放電用バター７間全
それぞれ電気接続するように形成される。
用リードフレームを形成する長尺状の可撓性絶縁テープ
上には静電気放電用パターンおよびダミー・パッドパタ
ーンがそれぞれ付加形成される。ここで、ダミー・パッ
ドパターンにそれぞれ電気特性測定用パッドパターンと
隣接する位置に配設され電気接続導体片を介し電気特性
側足側パッドパターンおよび静電気放電用バター７間全
それぞれ電気接続するように形成される。
（作用）
通常の製造工程に従いこの可撓性絶縁テープが一つのリ
ールから他のリールに高速度で巻取られると絶縁テープ
上の電気特性測定用パッドパター／にはそれぞれ従来同
様数ＫＶの高電圧が摩擦により発生するが、これら電気
特性測定用パッドのそれぞれにダミー・パッドに接続さ
れ更に静電気放電用パターンに電気接続されているので
発生し次静電気に半導体素子に向かうことなく接地電位
に流れｔすことができる。経験によれは静電気の発生に
テープキャリアの巻取り進行方向側のパッド面が顕著で
あるので、ダミー・パッドパターンの寸法形状をそれぞ
れ電気特性測定用パッドパターンと同一に設定すると、
静電気の発生全ダミー・パッドパターンに果中嘔せ電気
特性測定用バッドパターンそれぞれの電位上昇を著しく
軽減せしめることが可能である。
ールから他のリールに高速度で巻取られると絶縁テープ
上の電気特性測定用パッドパター／にはそれぞれ従来同
様数ＫＶの高電圧が摩擦により発生するが、これら電気
特性測定用パッドのそれぞれにダミー・パッドに接続さ
れ更に静電気放電用パターンに電気接続されているので
発生し次静電気に半導体素子に向かうことなく接地電位
に流れｔすことができる。経験によれは静電気の発生に
テープキャリアの巻取り進行方向側のパッド面が顕著で
あるので、ダミー・パッドパターンの寸法形状をそれぞ
れ電気特性測定用パッドパターンと同一に設定すると、
静電気の発生全ダミー・パッドパターンに果中嘔せ電気
特性測定用バッドパターンそれぞれの電位上昇を著しく
軽減せしめることが可能である。
以下図面を診照して本発明の詳細な説明する。
（実施例）
第１図は本発明の一実施例全示す平面図でるる。
本実施例によれば本発明のテープキャリア牛導体装置用
リードフレームは、上面に半導体素子載置用の開口部２
を有する長尺状の可撓性絶縁テープ１と、開口部２の周
辺７％ら先端の一方を開口内に突出し他方を電気特性前
１定用パッドパターン４にそれぞれ接続して可撓性、＃
！！！緑テープｌ上に密着形成された半導体素子（図示
しない）の電極用リードパターン３と、スプロケット・
ホール５の配列の内縁および一つの半導体素子（図示し
ない）の搭載区画線に沿い可撓性絶縁テープ１上にぞれ
ぞれ密着形成された静電気放電用パターン６と、電気特
性測定用パッドパターン４とそれぞれ隣接配置され電気
接続導体片８および９を介し電気特性測定用パッドパタ
ーン４および静電気放電用パターン６とそれぞれ電気接
続されるダミー・パッドパターン７とを含む。
リードフレームは、上面に半導体素子載置用の開口部２
を有する長尺状の可撓性絶縁テープ１と、開口部２の周
辺７％ら先端の一方を開口内に突出し他方を電気特性前
１定用パッドパターン４にそれぞれ接続して可撓性、＃
！！！緑テープｌ上に密着形成された半導体素子（図示
しない）の電極用リードパターン３と、スプロケット・
ホール５の配列の内縁および一つの半導体素子（図示し
ない）の搭載区画線に沿い可撓性絶縁テープ１上にぞれ
ぞれ密着形成された静電気放電用パターン６と、電気特
性測定用パッドパターン４とそれぞれ隣接配置され電気
接続導体片８および９を介し電気特性測定用パッドパタ
ーン４および静電気放電用パターン６とそれぞれ電気接
続されるダミー・パッドパターン７とを含む。
ここで、可撓性絶縁テープ１が矢印の方向に巻取られる
とスペーサとの摩擦により電気測定用パッドパターン４
およびダミー・パッドパターン７にはそれぞれ数ＫＶの
静電気が発生するが、これらは電気接続導体片８および
９を介し接地された（図示しない）静電気放電用パター
ン６にそれぞれ接続されているので発生しｔ静電気に電
極用リードパターン３側に向つことなく瞬時に接地電位
に流し去ることができる。従って、半導体素子に損傷を
与えることなくリールを高速回転して効率良く半導体素
子の搭載作業全進行せしめることができ、この後、改め
て電気接続導体片８を点線に沿って切断することによっ
て搭載揖みの半導体素子個々の電気特性を従来通ジチェ
ックし得る。
とスペーサとの摩擦により電気測定用パッドパターン４
およびダミー・パッドパターン７にはそれぞれ数ＫＶの
静電気が発生するが、これらは電気接続導体片８および
９を介し接地された（図示しない）静電気放電用パター
ン６にそれぞれ接続されているので発生しｔ静電気に電
極用リードパターン３側に向つことなく瞬時に接地電位
に流し去ることができる。従って、半導体素子に損傷を
与えることなくリールを高速回転して効率良く半導体素
子の搭載作業全進行せしめることができ、この後、改め
て電気接続導体片８を点線に沿って切断することによっ
て搭載揖みの半導体素子個々の電気特性を従来通ジチェ
ックし得る。
（発明の効果）
以上詳細に説明したように、本発明に工れば、キャリア
テープ上に静電気放電用パターンお工ひダミー・パッド
パターンが設けられ半導体素子の電気特性測定用パッド
パターンに発生する静電気を常時接地電位に流し去るよ
う接続でれているので、従来の１イオナイズド・ブロー
”１式の如き複雑な装置で用いることなく半導体素子の
搭載作業ｔ″きわめて高能率の作業効率を以って進行せ
しめ得る。すなわち、テープキャリア半導体装置の品質
と１頼性の同上に顕著なる効果を有する。
テープ上に静電気放電用パターンお工ひダミー・パッド
パターンが設けられ半導体素子の電気特性測定用パッド
パターンに発生する静電気を常時接地電位に流し去るよ
う接続でれているので、従来の１イオナイズド・ブロー
”１式の如き複雑な装置で用いることなく半導体素子の
搭載作業ｔ″きわめて高能率の作業効率を以って進行せ
しめ得る。すなわち、テープキャリア半導体装置の品質
と１頼性の同上に顕著なる効果を有する。
第１図に本発明の一実施例を示す平面図である。
１・・・可撓性絶縁テープ、２・・・半導体素子載置用
開口部、３・・・電極用リードパターン、４・・・電気
特性沖１定用パッドパターン、５・・・スプロケット・
ホール、６・・・静電気放電用パターン、７・・・ダミ
ー・パッドパターン、８，９・・・電気接続導体片。 ｌ ： −１°］−々１１）１貞−２ヤシ哨−−惨？：
ｆ−１″２：峯欅本ｔ↑代置調υ押 ３：電本町耳す−ドノＸ：ターン ４：ｆ劉づｑｌ瓜曙Ｊｅｆｆむｚｌ・γトンＹダーン５
：スフ゛口Ｙ・ント・ホーｌし 乙：荷＠丘放値珂ノチン ７ ： ！”ミー・八゛・ンドノＶダー〉３．９：電ｌ
）乞Ｉ、＃−片
開口部、３・・・電極用リードパターン、４・・・電気
特性沖１定用パッドパターン、５・・・スプロケット・
ホール、６・・・静電気放電用パターン、７・・・ダミ
ー・パッドパターン、８，９・・・電気接続導体片。 ｌ ： −１°］−々１１）１貞−２ヤシ哨−−惨？：
ｆ−１″２：峯欅本ｔ↑代置調υ押 ３：電本町耳す−ドノＸ：ターン ４：ｆ劉づｑｌ瓜曙Ｊｅｆｆむｚｌ・γトンＹダーン５
：スフ゛口Ｙ・ント・ホーｌし 乙：荷＠丘放値珂ノチン ７ ： ！”ミー・八゛・ンドノＶダー〉３．９：電ｌ
）乞Ｉ、＃−片
Claims (1)
- 上面に半導体素子載置用の開口部を有する長尺状の可
撓性絶縁テープと、前記可撓性絶縁テープ上に前記開口
部の周辺から先端部の一方を開口内に突出させ他方を電
気特性測定用パッドパターンに接続してそれぞれ密着形
成される前記半導体素子の電極用リードパターン配列と
、前記可撓性絶縁テープ上に密着形成される静電気放電
用パターンと、前記可撓性絶縁テープ上に前記電気特性
測定用パッドパターンとそれぞれ隣接し且つ前記静電気
放電用パターンおよび電気特性測定用パッドパターンと
の間に電気接続導体片をそれぞれ備えて密着形成される
ダミー・パッドパターン配列とを備えることを特徴とす
るテープキャリア半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61289345A JPS63141331A (ja) | 1986-12-03 | 1986-12-03 | テ−プキヤリア半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61289345A JPS63141331A (ja) | 1986-12-03 | 1986-12-03 | テ−プキヤリア半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63141331A true JPS63141331A (ja) | 1988-06-13 |
Family
ID=17742002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61289345A Pending JPS63141331A (ja) | 1986-12-03 | 1986-12-03 | テ−プキヤリア半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63141331A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312945A (ja) * | 1989-06-09 | 1991-01-21 | Toshiba Corp | テープキャリアのテスト方法 |
| US5156983A (en) * | 1989-10-26 | 1992-10-20 | Digtial Equipment Corporation | Method of manufacturing tape automated bonding semiconductor package |
| JPH07211846A (ja) * | 1995-02-23 | 1995-08-11 | Ngk Spark Plug Co Ltd | リードフレーム |
| JPH09283572A (ja) * | 1996-04-17 | 1997-10-31 | Nec Corp | フィルム・キャリア半導体装置 |
| WO1998018163A1 (fr) * | 1996-10-22 | 1998-04-30 | Seiko Epson Corporation | Bande de support pelliculaire, ensemble dispositif a semi-conducteur servant de support de bande, dispositif a semi-conducteur, procede de fabrication associe, substrat de boitier et appareil electronique |
| JP2007299900A (ja) * | 2006-04-28 | 2007-11-15 | Kawasaki Microelectronics Kk | 半導体装置と半導体装置の絶縁破壊防止方法 |
-
1986
- 1986-12-03 JP JP61289345A patent/JPS63141331A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312945A (ja) * | 1989-06-09 | 1991-01-21 | Toshiba Corp | テープキャリアのテスト方法 |
| US5156983A (en) * | 1989-10-26 | 1992-10-20 | Digtial Equipment Corporation | Method of manufacturing tape automated bonding semiconductor package |
| JPH07211846A (ja) * | 1995-02-23 | 1995-08-11 | Ngk Spark Plug Co Ltd | リードフレーム |
| JPH09283572A (ja) * | 1996-04-17 | 1997-10-31 | Nec Corp | フィルム・キャリア半導体装置 |
| WO1998018163A1 (fr) * | 1996-10-22 | 1998-04-30 | Seiko Epson Corporation | Bande de support pelliculaire, ensemble dispositif a semi-conducteur servant de support de bande, dispositif a semi-conducteur, procede de fabrication associe, substrat de boitier et appareil electronique |
| US6130110A (en) * | 1996-10-22 | 2000-10-10 | Seiko Epson Corporation | Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device |
| JP2007299900A (ja) * | 2006-04-28 | 2007-11-15 | Kawasaki Microelectronics Kk | 半導体装置と半導体装置の絶縁破壊防止方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0526746Y2 (ja) | ||
| US5818153A (en) | Self-aligned gate field emitter device and methods for producing the same | |
| US4647894A (en) | Novel designs for packaging circuit protection devices | |
| WO1987001899A1 (en) | Static charge protector for integrated circuits | |
| US5469322A (en) | Carbon brush for discharging static electricity | |
| JPH02278681A (ja) | 電子装置 | |
| JPH0426545B2 (ja) | ||
| US11832371B2 (en) | Over-voltage protection device | |
| US3230411A (en) | Low voltage protective gaps provided with arc running surfaces for circulating arcs | |
| JPS60262312A (ja) | 送電線用限流ホ−ン装置 | |
| EP0033814A3 (en) | Electrical connector including surge protection for a plurality of circuits and method of making same | |
| JPS61181191A (ja) | 厚膜印刷装置 | |
| JPH09153587A (ja) | 半導体装置およびその製造方法 | |
| JP2758873B2 (ja) | テーピングリードフレーム | |
| JPS5694764A (en) | Protection method of semiconductor device | |
| US5982025A (en) | Wire fixation structure | |
| JPH05330859A (ja) | アンローダ装置 | |
| KR20250040420A (ko) | 리드 프레임 제조장치 및 리드 프레임 제조방법 | |
| KR100478204B1 (ko) | 더미 콘택트를 갖는 반도체 소자 구조 | |
| KR200291811Y1 (ko) | 반도체 제조용 이온 주입 장치의 전극 고정부 구조 | |
| JP2504924B2 (ja) | 半導体装置の製造方法 | |
| KR100296106B1 (ko) | 입력보호부의 레이 아웃 구조 | |
| US2928017A (en) | Spark gap constructions | |
| JPS5732652A (en) | Integrated circuit | |
| JPS5936945A (ja) | 半導体装置の入力接続端子 |