JPS63143843A - 半導体集積回路電源配線装置 - Google Patents

半導体集積回路電源配線装置

Info

Publication number
JPS63143843A
JPS63143843A JP29174786A JP29174786A JPS63143843A JP S63143843 A JPS63143843 A JP S63143843A JP 29174786 A JP29174786 A JP 29174786A JP 29174786 A JP29174786 A JP 29174786A JP S63143843 A JPS63143843 A JP S63143843A
Authority
JP
Japan
Prior art keywords
layer
metal layer
semiconductor layer
metal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29174786A
Other languages
English (en)
Inventor
Kennosuke Fukami
深見 健之助
Takeshi Takeya
武谷 健
Kazuhiro Matsuda
和浩 松田
Hideki Fukuda
秀樹 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP29174786A priority Critical patent/JPS63143843A/ja
Publication of JPS63143843A publication Critical patent/JPS63143843A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、小型にして電圧変動の少ない安定性の高い半
導体集積回路装置の電源配線に関する。
〔従来の技術〕
従来、半導体集積回路装置において、内部回路の動作に
必要な電源電圧は、電源パッドを介し、信号配線に使用
する金属配線に比較して幅の広い第2.第3の金属配線
を半導体基板上に形成した厚い酸化膜上に形成して伝え
られ、半導体基板上に形成したトランジスタ等内部素子
の所定の位置に分配していた。第7図に従来の電源線の
一構成例、第8図に第7図20の拡大平面パターン図、
第9図に第7図20の断面構造図を示す。図において1
は外部より電源電圧を供給するためのパッド、2は接地
電位を供給するためのパッド、3は入出力信号を供給、
とり出すためのパッド、305は人出力バツファに電源
電圧を供給するための第3の金属配線層で形成した電源
配線、305は入出力バッファに接地電位を供給するた
めの第3の金属配線層で形成した接地配線、303は内
部回路ブロックに電源電圧を供給するための第3の金属
配線層で形成した電源配線、303′は内部回路ブロッ
クに接地電位を供給するための第3の金属配線層で形成
した接地配線、304は内部回路ブロックに電源電圧を
供給するための第2の金属配線層で形成した電源配線、
304′は内部回路ブロックに接地電位を供給するため
の第2の金属配線層で形成した接地配線、302はトラ
ンジスタ等内部素子に電源電圧を供給するための第2の
金属配線層で形成した電源配線、302′はトランジス
タ等内部素子に接地電位を供給するための第2の金属配
線層で形成した接地配線、100はn型半簿体基板、2
01 、202.203は半導体基板に形成した厚い絶
縁膜、IOは第2の金属層と第3の金属層を接続するた
めの穴20は第8図、第9図にその平面パターン図およ
び構造断面図をそれぞれ示す領域である。このように構
成されていたので、電源配線を形成する金属配線層が有
する寄生の抵抗成分、インダクタンス成分が内部回路の
動作に従って流れる過渡的な電流によって供給電源電位
の変動をもたらすという欠点があった。また、この問題
を回避するためには、電源配線を形成する第2.第3の
金属配線層の幅の広げ、寄生する抵抗成分、およびイン
ダクタンス成分を小とする必要が生じるが、これは電源
配線に必要な領域の面積拡大をもたらすという欠点があ
った。
〔発明の目的〕
本発明の目的は、過渡的な電流による供給電源電圧の変
動を小型にして抑制する点を解決した電源配線を提供す
ることにある。
〔発明の構成〕
本発明は従来未使用であった第7図303.303’お
よび304 、304の金属電源配線層および接地配線
層直下の半導体基板内に大なる容量を同時に作り込み、
前記の容量を電源供給用金属配線に接続することを最も
主要な特徴とする。従来の技術とは、電源供給用金属配
線層直下の未使用領域を有効に利用し、前記領域に大な
る容量を作り込み、該金属配線と接続することによって
、該金属配線の幅を拡大することなく、該金属配線上を
流れる過渡的な電流によって生じる電圧変動を該大なる
容量の効果によって抑制する点が異なる。
〔実施例の説明〕
第1図は本発明の第1の実施例を説明する平面パターン
図、第2図はその構造断面図であって、第7図20の部
分に相当する。100はn型半導体基板、102は低濃
度p型ウェル、103は高濃度n型半導体層、110は
高濃度p型チャネルストップ層、201は半導体基板表
面上の厚い酸化膜、201′は半導体基板表面上に形成
した薄いゲート酸化膜、202.203は異なる金属配
線層を絶縁する為の厚い酸化膜、301は容量を形成す
る為の第1の金属層、302.303は内部回路に電源
電圧を供給する為の第2、第3の金属配線層、11は第
1の金属配線層と第2の金属配線層を接続する為の穴、
302 、303’は内部回路に接地電位を供給する為
の第2.第3の金属配線層、12は高濃度半導体層と第
2の金属配線層を形成する穴、lOは第2.第3の金属
配線層を接続する穴である。このような構造になってい
るから、303′および302′から103を介して1
02に接地電位を与え、303および302から301
へ電源電圧を与え、301.201’ 、102から構
成される容量を形成することができ、201は薄い酸化
膜であるから、大なる容量を302.303より構成さ
れる電源供給用金属配線に接続することが出来る。その
効果としては、電源配線上に流れる過渡的な電流による
電位変動をこの大なる容量によって抑制することができ
、該容量はこれら電源配線直下に形成されているから電
源配線領域の占有面積拡大を抑制することができる。
第3図は本発明の第2の実施例を説明する平面パターン
図、第4図はその構造断面図であって、第7図20の部
分に相当する。100はn型半導体基板、102は低濃
度p型ウェル、103は高濃度n型半導体層、105は
高濃度n型半導体層、110は高濃度チャネルストップ
層、201は半導体基板表面ヒの厚い酸化膜、201は
半導体基板表面上に形成した薄い酸化膜、202.20
3は異なる金属配線層を絶縁する為の厚い酸化膜、30
2.303は内部回路へ電源電圧を供給する為の第2.
第3の金属配線層、302 ’、 303 /は内部回
路へ接地電位を供給する為の第2.第3の金属配線層で
ある。このような構造になっているから、303′およ
び302′から103を介して102へ接地電位を与え
、303および302がら105へ電源電圧を与え、1
05と102から構成される接合容量を形成することが
でき、該容量を電源供給用金属配線に接続することがで
きる。その効果としては前記第1の実施例と同一の効果
を提供することができる。
第5図は本発明の第3の実施例を説明する平面パターン
図、第6図はその構造断面図であって、100はn型半
導体基板、102は低濃度p型ウェル、103は高濃度
n型半導体層、104は103より浅く形成されたn型
半導体層、105は103と同程度の深さに形成され1
04と接続されたn型半導体層、201は半導体基板表
面に形成された厚い酸化膜、201′は半導体基板表面
に形成された薄い酸化膜、202.203は異なる金配
線層を絶縁する為の厚い酸化膜1,301は容量を形成
する為の第1の金属層、302 、303は内部回路へ
電源電圧を供給する為の第2、第3の金属配線層、30
2’ 、 303 ’は内部回路へ接地電位を供給する
為の第2.第3の金属配線層である。このような構造に
なっているから、302およびび303から105を介
して104に電源電圧を与え、302および303′か
ら103を介して102に接地電位を与え、302/お
よび303′から301へ接地電位を与えることにより
、301.201’、104から形成される容量と、1
04.102から形成される接合容量を電源配線に並列
に接続することが出来る。その効果としては、小型にし
て実施例1.実施例2よりさらに大なる容量を電源配線
に接続することができ、さらに電源電位の安定化を期待
することができる。
上記の実施例おいて、第1の導電型としてn型、第2の
4電型としてp型を用いた場合について説明したが、第
1の導電型としてp型、第2の導電型としてn型を用い
、接続法をかえた場合も容易に類推され゛る。さらに第
2.第3の金属層より上層にも電源配線があった場合も
同様である。
尚、本実施例は通常のCMOSプロセスで実現可能であ
り、特に第3の実施例104の半導体層はチャネルドー
プの工程と共用化できる。
〔発明の効果〕
以上説明したように、従来金属配線層のみで形成してい
た電源配線、接地配線直下の半導体基板は未使用であっ
たが、この部分に大なる容量を容易に形成することがで
き、該容量を電源配線に容易に接続することができるか
ら、内部回路の動作に伴なう過渡的に流れる電源電流に
よって生じる電源変動を小面積にして安定化できるとい
う利点がある。
また、本電源配線形成には回路間を接続するための第2
.第3の金属配線層を必要とすることがないから、回路
間を接続する信号線の配線は特別な制約を課する必要が
ないという利点がある。
【図面の簡単な説明】
第1図は年発明の特徴を最も良く表わしている第1の実
施例の平面パターン図、第2図は本発明第1の実施例の
構造断面図、第3図は本発明の特徴を最もよく表わして
いる第2の実施例の平面パターン図、第4図は本発明第
2の実施例の構造断面図、第5図は本発明の特徴を最も
よ(表わしている第3の実施例の平面パターン図、第6
図は本発明第3の実施例の構造断面図である。 第7図は従来から用いられている半導体集積回路の電源
配線、接地配線の一構成例、第8図は金属配線層のみを
備えた従来の電源、接地配線の平面パターン図、第9図
は従来の電源配線部の構造断面を示す。 図において、 l・・・電源電圧供給用パッド、2・・・接地電位供給
用パッド、3・・・入出力信号接続パッド、lO・・・
第2の金属層と第3の金属層を接続する穴、11・・・
第1の金属層と第2の金属層を接続する穴、12−・・
高濃度半導体層と第2の金属層を接続する穴、20・・
・第1図〜第5図及び第8図、第9図に示す部分を示す
領域、100−・・第1の半導体層(n型基板)、10
2・・・第2の半導体層(p型ウェル) 、103・・
・第3の半導体層(p型半導体層) 、104−・・第
5の半導体層()lいn型半導体層) 、105・・・
第4の半導体層(n型半導体層) 、110・・・チャ
ネルストップ(p型半導体層) 、201・・・半導体
表面上の厚い酸化膜、201′・・・半導体表面の薄い
酸化膜、202・・・第1の金属層と第2の金属層を絶
縁する酸化膜、203・・・第2の金属層と第3の金属
層を絶縁する酸化膜、301・・・第1の金属層、30
2−・・第2の金属層(電源電位) 、302’・・・
第2の金属層(接地電位)、303・・・第3の金属層
(電源電位) 、303’・・・第3の金属B5(接地
電位) 特許出願人  日本電信電話株式会社 代理人 弁理士 玉 蟲 久五部 (外2名) 第  5  図 第  6  図 第  8  図 第  9  図

Claims (1)

  1. 【特許請求の範囲】 1、第1の導電型の半導体基板を形成する第1の半導体
    層と、前記の半導体基板の主表面の一部領域に形成され
    た第2の導電型のウェル領域を形成する第2の半導体層
    と、前記のウェル領域内の一部に形成されたウェル深さ
    より充分浅い、高濃度の第2の導電型の第3の半導体層
    と、これら前記の半導体表面上部に設けた薄い第1の絶
    縁膜と、前記絶縁膜表面上部に設け、前記の第3の半導
    体層と一定の距離を設けた第1の金属層と、前記金属層
    をおおう厚い第2の絶縁膜と、前記の絶縁膜表面上部に
    設けた第2の金属層と、前記金属層と第3の厚い絶縁膜
    を介して設けた第3の金属層を備え、第3の半導体層上
    で第1、第2の絶縁膜に所定の大きさの穴を設け、第2
    の金属層と第3の半導体層を接続し、第1の金属層上で
    第2の絶縁膜に所定の大きさの穴を設け、第1の金属層
    と第2の金属層を接続し、第3の半導体層に接続される
    第2の金属層を接地電位とし、第1の金属層に接続され
    る第2の金属層を他方の電源電位とし、第2の金属層上
    で第3の絶縁膜の所定の位置に所定の大きさの穴を設け
    、2つの異なる第3の金属層をこの穴を介してそれぞれ
    接地電位である第2の金属層と他方の電源電位にある第
    2の金属層に接続し、第2、第3の金属層で形成される
    電源配線直下にPウェル、第1の絶縁膜、第1の金属層
    で形成される容量を接続することを特徴とする半導体集
    積回路電源配線装置。 2、前記特許請求範囲第1項において、前記ウェル領域
    内の一部に前記第3の半導体層と所定の距離を設けて形
    成した第1の導電型の第4の半導体層を設け、第1の金
    属層をとり払い、第1、第2の酸化膜に所定の大きさの
    穴を設け、電源電位にある第2の金属層と該第4の半導
    体層を接続し、該第4の半導体層で形成される接合容量
    を第2、第3の金属層で形成される電源配線直下でこれ
    と接続することを特徴とする半導体集積回路電源配線装
    置。 3、前記特許請求範囲第2項において、第1の導電型の
    第4の半導体層を第3の半導体層より、より薄く形成し
    、前記第4の半導体層に隣接して、第3の半導体層とほ
    ぼ同一の深さを有する第1の導電型の第5の半導体層を
    形成して、第4の半導体層と接続し、前記特許請求範囲
    第1項と同様に前記の第4の半導体層表面上部に第1の
    薄い絶縁膜を介して第1の金属層を設け、前記第1の金
    属層を接地電位にある第2、第3の金属層と接続し、第
    5の半導体層を電源電位にある第2、第3の金属層と接
    続させ、第2、第3の金属層で形成される電源配線直下
    に、第1の金属層と第5の半導体層で形成される容量お
    よび第5の半導体層と第2の半導体層で形成される容量
    を第2、第3の金属配線層で形成される電源配線に並列
    に接続することを特徴とする半導体集積回路電源配線装
    置。
JP29174786A 1986-12-08 1986-12-08 半導体集積回路電源配線装置 Pending JPS63143843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29174786A JPS63143843A (ja) 1986-12-08 1986-12-08 半導体集積回路電源配線装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29174786A JPS63143843A (ja) 1986-12-08 1986-12-08 半導体集積回路電源配線装置

Publications (1)

Publication Number Publication Date
JPS63143843A true JPS63143843A (ja) 1988-06-16

Family

ID=17772884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29174786A Pending JPS63143843A (ja) 1986-12-08 1986-12-08 半導体集積回路電源配線装置

Country Status (1)

Country Link
JP (1) JPS63143843A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302074A (ja) * 1989-05-16 1990-12-14 Mitsubishi Electric Corp 半導体集積回路
US5684304A (en) * 1993-12-27 1997-11-04 Sgs-Thomsn Microelectronics S.A. Structure for testing integrated circuits
EP0817272A3 (en) * 1996-06-26 1998-05-06 Oki Electric Industry Co., Ltd. Integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302074A (ja) * 1989-05-16 1990-12-14 Mitsubishi Electric Corp 半導体集積回路
US5684304A (en) * 1993-12-27 1997-11-04 Sgs-Thomsn Microelectronics S.A. Structure for testing integrated circuits
EP0817272A3 (en) * 1996-06-26 1998-05-06 Oki Electric Industry Co., Ltd. Integrated circuit
US6121645A (en) * 1996-06-26 2000-09-19 Oki Electric Ind Co Ltd Noise-reducing circuit

Similar Documents

Publication Publication Date Title
JPS5994849A (ja) 半導体集積回路装置
JPH06132481A (ja) Cmos集積回路
JPS63143843A (ja) 半導体集積回路電源配線装置
JPH1065146A (ja) 半導体集積回路装置
JPH10107235A (ja) ゲートアレーlsiの構成方法とこれを用いた回路装置
JPH02284448A (ja) 半導体装置
JPS63111661A (ja) 半導体集積回路装置
KR20030093115A (ko) 반도체 집적 회로 장치
JP3211871B2 (ja) 入出力保護回路
JPS62244160A (ja) 半導体装置
JP2771233B2 (ja) 半導体集積回路装置
JPS6112056A (ja) 半導体装置
JPH09246476A (ja) 半導体集積回路の電源線及びそのレイアウト方法
JPS61224348A (ja) 半導体集積回路装置
JPH04267550A (ja) 半導体装置
JPH0525234Y2 (ja)
JPH08316323A (ja) 電源配線の形成方法及びそれを用いた回路装置
JP2834186B2 (ja) 半導体装置
JPH0982885A (ja) 半導体装置
JPS584820B2 (ja) 半導体装置
JPS62211945A (ja) 半導体装置
JPS6146050A (ja) 半導体集積回路装置
JPS6153756A (ja) 半導体装置
JPH02260561A (ja) 半導体装置
JPS61208864A (ja) C−mos集積回路装置