JPS63146487U - - Google Patents

Info

Publication number
JPS63146487U
JPS63146487U JP3752987U JP3752987U JPS63146487U JP S63146487 U JPS63146487 U JP S63146487U JP 3752987 U JP3752987 U JP 3752987U JP 3752987 U JP3752987 U JP 3752987U JP S63146487 U JPS63146487 U JP S63146487U
Authority
JP
Japan
Prior art keywords
booster circuit
input terminal
gates
voltage
voltage input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3752987U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3752987U priority Critical patent/JPS63146487U/ja
Publication of JPS63146487U publication Critical patent/JPS63146487U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Description

【図面の簡単な説明】
第１図は本考案に係る昇圧回路の回路図、第２
図はその昇圧動作を示す電圧波形図、第３図は従
来の昇圧回路の回路図、第４図はその昇圧動作を
示す電圧波形図である。 Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４……トランジ
スタ（デプレーシヨン又はイントリンシツク型）
、Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４……コンデン
サ、ＶＴ１０……電圧入力端子、ＶＴ２０……電
圧出力端子、ＣＬ１０，ＣＬ２０……クロツクパ
ルス入力端子。

Claims (1)

  1. 【実用新案登録請求の範囲】 ＭＯＳ型のトランジスタを複数個直列接続して
    、その一端を電圧入力端子とし他端を電圧出力端
    子としており、１つ置きの前記トランジスタの各
    ゲートを共通接続して２つのトランジスタ群とな
    し、各トランジスタ群のゲートに逆位相のクロツ
    クパルスを各別に与えて、電圧入力端子に与えた
    電圧を昇圧するコツククロフト―ウオルトン型昇
    圧回路において、 前記トランジスタをテプレーシヨン型又はイン
    トリンシツク型としており、前記２つのトランジ
    スタ群のゲートに逆位相のクロツクパルスを各別
    に直接与える構成としていることを特徴とする昇
    圧回路。
JP3752987U 1987-03-13 1987-03-13 Pending JPS63146487U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3752987U JPS63146487U (ja) 1987-03-13 1987-03-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3752987U JPS63146487U (ja) 1987-03-13 1987-03-13

Publications (1)

Publication Number Publication Date
JPS63146487U true JPS63146487U (ja) 1988-09-27

Family

ID=30848939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3752987U Pending JPS63146487U (ja) 1987-03-13 1987-03-13

Country Status (1)

Country Link
JP (1) JPS63146487U (ja)

Similar Documents

Publication Publication Date Title
GB1363970A (en) Multiple phase clock generator circuit with control circuit
JPS5974724A (ja) パルス発生回路
JPS63146487U (ja)
US4034242A (en) Logic circuits and on-chip four phase FET clock generator made therefrom
JPS61104783U (ja)
JPH021924U (ja)
JPS63160087U (ja)
JPS62103361U (ja)
JPH0476736U (ja)
JPS6447593U (ja)
JPS6340897U (ja)
JPS61174262U (ja)
JPS61202973U (ja)
JPS6170431U (ja)
JPS6157631U (ja)
JPS6361821U (ja)
JPH02106730U (ja)
JPS621466U (ja)
JPS5888450U (ja) イニシヤルリセツト回路
JPH02230818A (ja) 半導体装置のための出力回路
JPS5532419A (en) Driving circuit for step motor
JPS62151237U (ja)
JPH0344338U (ja)
JPS6242338U (ja)
JPS61195786U (ja)