JPS6314845B2 - - Google Patents

Info

Publication number
JPS6314845B2
JPS6314845B2 JP56074018A JP7401881A JPS6314845B2 JP S6314845 B2 JPS6314845 B2 JP S6314845B2 JP 56074018 A JP56074018 A JP 56074018A JP 7401881 A JP7401881 A JP 7401881A JP S6314845 B2 JPS6314845 B2 JP S6314845B2
Authority
JP
Japan
Prior art keywords
metal
ceramic
dielectric substrate
metal oxide
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56074018A
Other languages
Japanese (ja)
Other versions
JPS57187925A (en
Inventor
Suehiro Kato
Atsuo Senda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP7401881A priority Critical patent/JPS57187925A/en
Publication of JPS57187925A publication Critical patent/JPS57187925A/en
Publication of JPS6314845B2 publication Critical patent/JPS6314845B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 この発明はたとえばチツプコンデンサなどに有
用な電極構造を有するセラミツクコンデンサに関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a ceramic capacitor having an electrode structure useful for example in chip capacitors.

近年、リード端子に起因するインダクタンス成
分を除去し、高周波での使用に適した電子部品と
するため、各種電子部品はチツプ化が進んでい
る。このようにチツプ化された電子部品は小型で
ある点において優れている。
In recent years, various electronic components have been made into chips in order to remove inductance components caused by lead terminals and make electronic components suitable for use at high frequencies. Electronic components made into chips in this manner are advantageous in that they are compact.

従来のチツプコンデンサはセラミツク誘電体の
電極として、Ti―Pd―Auからなる多層電極が用
いられていた。しかしながら、ダイボンド工程に
おいて、電極を含めてチツプコンデンサが熱に曝
されることになり、コンデンサ誘電体に存在して
いたガス成分が放出され、それによつてセラミツ
ク誘電体と電極との間に空間が形成され、tanδが
悪くなる傾向が認められた。
Conventional chip capacitors use multilayer electrodes made of Ti-Pd-Au as ceramic dielectric electrodes. However, during the die bonding process, the chip capacitor including the electrodes is exposed to heat, and gas components present in the capacitor dielectric are released, thereby creating a space between the ceramic dielectric and the electrodes. It was observed that there was a tendency for tanδ to deteriorate.

かかる背景から、この発明はチツプ化された電
子部品、特にチツプコンデンサに適した電極構成
を有するセラミツクコンデンサを有するものであ
る。
In view of this background, the present invention provides a ceramic capacitor having an electrode configuration suitable for chipped electronic components, particularly chip capacitors.

さらに具体的には、この発明は熱的負荷が加わ
つても電極強度に劣化の生じないセラミツクコン
デンサを提供するものである。
More specifically, the present invention provides a ceramic capacitor whose electrode strength does not deteriorate even when a thermal load is applied.

この発明のその他の目的と特徴は以下に図面を
参照して行なう詳細な説明から一層明らかとなろ
う。
Other objects and features of the present invention will become more apparent from the detailed description given below with reference to the drawings.

図面はこの発明の一実施例にかかるセラミツク
コンデンサの断面図である。
The drawing is a sectional view of a ceramic capacitor according to an embodiment of the present invention.

図において、1はセラミツク誘電体基板であ
り、通常のセラミツク製造プロセスにより得られ
たものである。
In the figure, numeral 1 is a ceramic dielectric substrate, which is obtained by a normal ceramic manufacturing process.

この誘電体基板1を構成する材料の代表的なも
のとしては、高誘電率系誘電体セラミツク、温度
補償用誘電体セラミツク、粒界絶縁型半導体セラ
ミツクなどがある。このうち粒界絶縁型半導体セ
ラミツクとしては、SrTiO3系、BaTiO3系などが
ある。
Typical materials constituting the dielectric substrate 1 include high dielectric constant dielectric ceramic, temperature compensating dielectric ceramic, and grain boundary insulated semiconductor ceramic. Among these, examples of grain boundary insulated semiconductor ceramics include SrTiO 3 -based and BaTiO 3 -based.

セラミツク誘電体基板1の両主表面にはそれぞ
れ金属酸化物層2,3が形成されている。金属酸
化物2,3の例としては、ジルコニア(ZrO2)、
アルミナ(Al2O3)、酸化亜鉛(ZnO)、酸化錫
(SnO2)などがある。この金属酸化物層2,3を
セラミツク誘電体基板1の両主表面に形成する方
法としては、たとえばアルゴンと酸素からなる雰
囲気中で行なわれる、いわゆるリアクテイブスパ
ツタリングによつて形成するのが量産的意味から
好ましい。したがつて、ターゲツトとしては、そ
れぞれZr,Al,Zn,Snなどの各種金属ターゲツ
トが用いられる。もちろん、金属酸化物ターゲツ
トを用い、高周波スパツタリングによつて形成す
ることも許される。
Metal oxide layers 2 and 3 are formed on both main surfaces of the ceramic dielectric substrate 1, respectively. Examples of metal oxides 2 and 3 include zirconia (ZrO 2 ),
Examples include alumina (Al 2 O 3 ), zinc oxide (ZnO), and tin oxide (SnO 2 ). The metal oxide layers 2 and 3 can be formed on both main surfaces of the ceramic dielectric substrate 1 by, for example, so-called reactive sputtering, which is carried out in an atmosphere consisting of argon and oxygen. Preferable from the standpoint of mass production. Therefore, various metal targets such as Zr, Al, Zn, and Sn are used as targets. Of course, formation by high frequency sputtering using a metal oxide target is also permitted.

この金属酸化物層2,3の上には、ニツケル、
銅のうちいずれかよりなる金属層4,5が形成さ
れている。この金属層4,5の形成は、乾式めつ
き、たとえば真空蒸着法、スパツタリング法、イ
オンプレーテイング法などにより形成される。
On the metal oxide layers 2 and 3, nickel,
Metal layers 4 and 5 made of either copper are formed. The metal layers 4 and 5 are formed by dry plating, such as vacuum evaporation, sputtering, and ion plating.

さらにこの金属層4,5の上には、金、白金、
銀、錫、錫合金のうちいずれかの金属層6,7が
形成されている。この金属層6,7は真空蒸着
法、スパツタリング法、イオンプレーテイング法
などの乾式めつきあるいは電解めつき法によつて
形成される。ここで、錫合金としては、錫―鉛合
金、錫―インジウム合金などがある。
Furthermore, on these metal layers 4 and 5, gold, platinum,
Metal layers 6 and 7 made of silver, tin, or a tin alloy are formed. The metal layers 6 and 7 are formed by dry plating or electrolytic plating such as vacuum evaporation, sputtering, and ion plating. Here, examples of tin alloys include tin-lead alloys and tin-indium alloys.

上述した構成からなるセラミツクコンデンサ
は、セラミツク誘電体基板1と、金属層4,5、
および金属層6,7との間に金属酸化物層2,3
を介在させた構造となるものであり、かかる金属
酸化物層2,3の介在によりセラミツク誘電体基
板1と金属層4,5および金属層6,7、特にセ
ラミツク誘電体基板1と金属層4,5の接着強度
を高めることができる。したがつて、かかるセラ
ミツクコンデンサをダイボンドするに当つて熱が
加えられたとしても、熱処理による電極の剥離現
象をなくすことができる。これは金属酸化物層
2,3の上に形成されている金属層4,5が、ニ
ツケル、銅のいずれかからなることもその要因の
一つである。つまり、ニツケル、銅は、金属層
4,5を形成するに当つて処理が容易であるとと
もに、接着強度そのものが強いという特徴を持つ
ていることによる。また金属層6,7として金、
白金、銀、錫、錫合金を用いるが、これはボンデ
イングに適した金属であり、特に、金、白金、銀
についてはダイボンドに適したものである。
The ceramic capacitor constructed as described above includes a ceramic dielectric substrate 1, metal layers 4, 5,
and metal oxide layers 2, 3 between metal layers 6, 7.
Due to the interposition of the metal oxide layers 2 and 3, the ceramic dielectric substrate 1 and the metal layers 4 and 5 and the metal layers 6 and 7, especially the ceramic dielectric substrate 1 and the metal layer 4, are interposed. , 5 can be increased in adhesive strength. Therefore, even if heat is applied when die-bonding such a ceramic capacitor, it is possible to eliminate the phenomenon of peeling of the electrodes due to heat treatment. One of the reasons for this is that the metal layers 4 and 5 formed on the metal oxide layers 2 and 3 are made of either nickel or copper. That is, nickel and copper are easy to process when forming the metal layers 4 and 5, and have strong adhesive strength. Further, as the metal layers 6 and 7, gold,
Platinum, silver, tin, and tin alloys are used, and these are metals suitable for bonding, and gold, platinum, and silver are particularly suitable for die bonding.

なお、ここで用いられるセラミツク誘電体基板
1には、すでに熱処理したものを用いるのが好ま
しい。このように熱処理を行なう根拠としては、
ボンデイングするときに加えられる熱によつて、
セラミツク誘電体基板から発生するガス成分をあ
らかじめ放出させておくためである。もちろん、
熱処理を行なつていなくても、セラミツク誘電体
基板1の表裏主表面に金属酸化物層2,3が形成
されているため、ボンデイングのときの熱で発生
するガス成分はこの金属酸化物層2,3に取り込
まれることになり、従来技術におけるような問題
は起こらない。
Note that it is preferable to use a ceramic dielectric substrate 1 that has already been heat-treated. The basis for performing heat treatment in this way is
Due to the heat applied during bonding,
This is to release gas components generated from the ceramic dielectric substrate in advance. of course,
Even without heat treatment, since the metal oxide layers 2 and 3 are formed on the front and back main surfaces of the ceramic dielectric substrate 1, the gas components generated by the heat during bonding are absorbed by the metal oxide layer 2. , 3, and the problems encountered in the prior art do not occur.

このときの熱処理温度としては、特に限定され
るものではないが、200〜350℃が好ましい範囲で
ある。これは、200℃未満ではセラミツク誘電体
基板1に含まれているガス成分の除去が十分に行
なえず、一方、350℃を越えた高い温度で処理す
るまでもなく、350℃以下の熱処理によつてガス
成分の除去が行なえることによる。したがつて、
上限の温度については特に厳密に考慮する必要は
ない。
The heat treatment temperature at this time is not particularly limited, but is preferably in the range of 200 to 350°C. This is because the gas components contained in the ceramic dielectric substrate 1 cannot be removed sufficiently at temperatures below 200°C, and on the other hand, heat treatment at temperatures below 350°C does not require treatment at high temperatures exceeding 350°C. This is because gas components can be removed. Therefore,
There is no need to particularly strictly consider the upper limit temperature.

次にこの発明の具体的な実施例について説明す
る。
Next, specific embodiments of the present invention will be described.

セラミツク誘電体基板としてTiO2系のものを
準備した。この誘電体基板を200〜350℃の温度範
囲において、かつ自然雰囲気中で熱処理を行なつ
た。次いで、この誘電体基板をスパツタリング装
置の陽極側に設置し、一方、金属ジルコニウムの
ターゲツトを陰極側に設置した。スパツタリング
装置の真空槽内を一旦10-6Torr程度の高真空と
し、そののちアルゴンと酸素の混合ガスを導入し
てガス圧を10-1〜10-3Torr程度に設定した。こ
ののち陰極と陽極間に直流高電圧を印加し、リア
クテイブスパツタリングによつて誘電体基板表面
にジルコニアからなる金属酸化物層を形成した。
A TiO 2 based ceramic dielectric substrate was prepared. This dielectric substrate was heat-treated in a temperature range of 200 to 350°C in a natural atmosphere. Next, this dielectric substrate was placed on the anode side of the sputtering apparatus, while a metallic zirconium target was placed on the cathode side. The inside of the vacuum chamber of the sputtering apparatus was once brought to a high vacuum of about 10 -6 Torr, and then a mixed gas of argon and oxygen was introduced to set the gas pressure at about 10 -1 to 10 -3 Torr. Thereafter, a high DC voltage was applied between the cathode and the anode, and a metal oxide layer made of zirconia was formed on the surface of the dielectric substrate by reactive sputtering.

さらに、ニツケルの金属ターゲツトを用い、ア
ルゴン、窒素などの中性または還元性雰囲気にて
陰極と陽極間に直流高電圧を印加し、誘電体基板
の金属酸化物層の上にニツケルからなる金属層を
形成した。
Furthermore, using a nickel metal target, a high DC voltage is applied between the cathode and anode in a neutral or reducing atmosphere such as argon or nitrogen, and a nickel metal layer is applied on the metal oxide layer of the dielectric substrate. was formed.

こののち、金属ターゲツトを金として、同様に
スパツタリングを行ない、ニツケル金属層の上に
さらに金からなる金属層を形成した。
Thereafter, sputtering was performed in the same manner using gold as the metal target to form a metal layer made of gold on the nickel metal layer.

このようにして得られたセラミツクコンデンサ
について、大きさが1mm×1mm×0.2mmのものの
電気的特性を測定したところ、測定周波数1MHz
での値は誘電率2700、tanδ0.3〜0.4%、絶縁抵抗
(IR)=1012Ω・cmの各値を示した。
When we measured the electrical characteristics of the ceramic capacitor obtained in this way with a size of 1 mm x 1 mm x 0.2 mm, we found that the measurement frequency was 1 MHz.
The values shown were dielectric constant 2700, tan δ 0.3 to 0.4%, and insulation resistance (IR) = 10 12 Ω·cm.

なお、従来のTi―Pd―Auからなる電極を形成
したセラミツクコンデンサについて同様に電気的
特性を測定したところ、誘電率2700、tanδ0.6〜
0.8%、絶縁抵抗(IR)=1012Ω・cmの各値を示し
た。
When we similarly measured the electrical characteristics of a conventional ceramic capacitor with electrodes made of Ti-Pd-Au, we found that it had a dielectric constant of 2700 and a tanδ of 0.6~
The values were 0.8% and insulation resistance (IR) = 10 12 Ωcm.

さらに、これら各試料について400℃の温度で
熱処理を行なつたところ、この発明にかかるもの
について接着強度は何ら問題にならなかつたが、
従来例にかかるものはセラミツク誘電体基板から
電極が浮き上がり、tanδの低下が見られるととも
に、接着強度も大幅に低下していることが確認で
きた。
Furthermore, when each of these samples was heat treated at a temperature of 400°C, there was no problem with the adhesive strength of the samples according to the present invention.
It was confirmed that in the conventional example, the electrode was lifted from the ceramic dielectric substrate, the tan δ was decreased, and the adhesive strength was also significantly decreased.

なお、上述の具体的な実施例な1個のセラミツ
クコンデンサを製造する場合について説明した
が、大きなセラミツク誘電体基板を用い、第1図
に対応する金属酸化物層2,3、金属層4,5、
および金属層6,7を順次形成し、そののち切断
することによつて、微少単位のセラミツクコンデ
ンサを製造することもできる。この場合マスクを
介して得ようとする各セラミツクコンデンサの大
きさに応じて金属酸化物層2,3、金属層4,
5、および金属層6,7を形成する例も含まれる
ものである。
Although the above-mentioned specific example of manufacturing one ceramic capacitor has been described, a large ceramic dielectric substrate is used and metal oxide layers 2, 3, metal layers 4, 5,
By sequentially forming the metal layers 6 and 7 and then cutting, it is also possible to manufacture microscopic ceramic capacitors. In this case, depending on the size of each ceramic capacitor to be obtained through the mask, metal oxide layers 2, 3, metal layer 4,
5 and metal layers 6 and 7 are also included.

以上のように、この発明にかかるセラミツクコ
ンデンサは、セラミツク誘電体基板の表面に金属
酸化物層を形成し、この上にニツケル、銅のうち
いずれかの金属層を形成し、さらにその上に金、
白金、銀、錫、錫合金のうちいずれかの金属層を
形成したものであり、まず第一層目に金属酸化物
層があるため熱処理により発生するセラミツク誘
電体基板からのガス成分を吸収し、その上に形成
されニツケル、銅のいずれかよりなる金属層との
剥離を生ぜしめないという効果を有する。またニ
ツケル、銅のいずれかよりなる金属層は金属酸化
物層との接着強度にすぐれているとともに、その
上に形成される金、白金、銀、錫、錫合金のよう
にボンデイングに適した金属層との接着強度も十
分に確保することができるものであり、コンデン
サのチツプ化に応じて要求されるボンデイングに
対して電極の剥離現象を消去することができる。
As described above, the ceramic capacitor according to the present invention includes a metal oxide layer formed on the surface of a ceramic dielectric substrate, a metal layer of either nickel or copper formed on this layer, and a metal layer further formed on the metal oxide layer. ,
A metal layer of platinum, silver, tin, or a tin alloy is formed, and since the first layer is a metal oxide layer, it absorbs gas components from the ceramic dielectric substrate generated during heat treatment. , has the effect of not causing peeling from the metal layer formed thereon and made of either nickel or copper. In addition, the metal layer made of either nickel or copper has excellent adhesive strength with the metal oxide layer, and is suitable for bonding with the metals formed on it, such as gold, platinum, silver, tin, and tin alloys. Sufficient adhesion strength with the layer can be ensured, and the peeling phenomenon of electrodes can be eliminated with respect to the bonding required as capacitors are made into smaller chips.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はこの発明のセラミツクコンデンサの一例
を示す断面図である。 図において、1はセラミツク誘電体基板、2,
3は金属酸化物層、4,5,6,7は金属層を示
す。
The drawing is a sectional view showing an example of the ceramic capacitor of the present invention. In the figure, 1 is a ceramic dielectric substrate, 2,
3 is a metal oxide layer, and 4, 5, 6, and 7 are metal layers.

Claims (1)

【特許請求の範囲】 1 セラミツク誘電体基板の表面に金属酸化物層
を形成し、この上にニツケル、銅のうちいずれか
の金属層を形成し、さらにこの上に金、白金、
銀、錫、錫合金のうちいずれかの金属層を形成し
てなるセラミツクコンデンサ。 2 前記セラミツク誘電体基板は自然雰囲気中
200〜350℃の温度で熱処理されたものである特許
請求の範囲第1項記載のセラミツクコンデンサ。 3 前記金属酸化物層は、ジルコニア、アルミ
ナ、酸化亜鉛、酸化錫のいずれか1種からなる特
許請求の範囲第1項記載のセラミツクコンデン
サ。
[Claims] 1. A metal oxide layer is formed on the surface of a ceramic dielectric substrate, a metal layer of nickel or copper is formed on this, and further a metal layer of gold, platinum, or
A ceramic capacitor formed with a metal layer of silver, tin, or a tin alloy. 2. The ceramic dielectric substrate is placed in a natural atmosphere.
The ceramic capacitor according to claim 1, which is heat-treated at a temperature of 200 to 350°C. 3. The ceramic capacitor according to claim 1, wherein the metal oxide layer is made of any one of zirconia, alumina, zinc oxide, and tin oxide.
JP7401881A 1981-05-14 1981-05-14 Ceramic condenser Granted JPS57187925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7401881A JPS57187925A (en) 1981-05-14 1981-05-14 Ceramic condenser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7401881A JPS57187925A (en) 1981-05-14 1981-05-14 Ceramic condenser

Publications (2)

Publication Number Publication Date
JPS57187925A JPS57187925A (en) 1982-11-18
JPS6314845B2 true JPS6314845B2 (en) 1988-04-01

Family

ID=13534944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7401881A Granted JPS57187925A (en) 1981-05-14 1981-05-14 Ceramic condenser

Country Status (1)

Country Link
JP (1) JPS57187925A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120510A (en) * 1983-12-02 1985-06-28 松下電器産業株式会社 Method of forming terminal electrode of laminated ceramic capacitor
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5113852A (en) * 1974-07-26 1976-02-03 Teijin Ltd NANNENSEI HORIESUTERUNO SEIZOHO
JPS54157296A (en) * 1978-06-02 1979-12-12 Tdk Corp Electrode structure and the manufacturing method
JPS56124223A (en) * 1980-03-05 1981-09-29 Tdk Electronics Co Ltd Method of forming electrode for electronic part

Also Published As

Publication number Publication date
JPS57187925A (en) 1982-11-18

Similar Documents

Publication Publication Date Title
JPH113834A (en) Multilayer ceramic capacitor and its manufacture
US5004715A (en) Dielectric ceramic composition and a multilayer ceramic capacitor and a method of manufacturing a multilayer ceramic capacitor
WO1999018588A1 (en) Electronic device and method of producing the same
KR19990077544A (en) Monolithic ceramic electronic component
JP3642282B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor using the same
KR20230109095A (en) Multilayer ceramic electronic device and manufacturing method of the same
US5006956A (en) Dielectric ceramic composition
US4956744A (en) Multilayer capacitor
JPH05304043A (en) Noble metal composition for conductor formation
JPS6314845B2 (en)
JPH0432213A (en) Ceramic capacitor
US4748086A (en) Formation of copper electrode on ceramic oxide
JP7664142B2 (en) Ceramic Electronic Components
JPH11102835A (en) Laminated ceramic electronic component and manufacture thereof
JPH04293214A (en) Conductive paste for chip type electronic component
JP2011134875A (en) Method of manufacturing electronic component
JPH03129810A (en) Laminated type ceramic chip capacitor and manufacture thereof
JP7105615B2 (en) Ceramic electronic component and manufacturing method thereof
JP3470285B2 (en) Manufacturing method of multilayer ceramic capacitor
JPH0377647B2 (en)
JP2001176327A (en) Conductive paste and ceramic electronic part using the same
JP2023175618A (en) Multilayer ceramic electronic component
JPH037128B2 (en)
JPH0380334B2 (en)
JP3502745B2 (en) Internal electrode paste and multilayer ceramic capacitor