JPS63152153A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63152153A JPS63152153A JP30060186A JP30060186A JPS63152153A JP S63152153 A JPS63152153 A JP S63152153A JP 30060186 A JP30060186 A JP 30060186A JP 30060186 A JP30060186 A JP 30060186A JP S63152153 A JPS63152153 A JP S63152153A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- bonding
- heating
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
アノ−デックボンデング法によってＳＯＩ基板を製造す
る際、重ね合わせた２枚のウェハーの片方からのみ加熱
して、観察しながらボンデングする。そうすれば、接着
のための最適条件を選択しながらボンデングできて、高
品位なＳｏｌ基板が歩留良く形成できる。
る際、重ね合わせた２枚のウェハーの片方からのみ加熱
して、観察しながらボンデングする。そうすれば、接着
のための最適条件を選択しながらボンデングできて、高
品位なＳｏｌ基板が歩留良く形成できる。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に、Ｓｏｌ基
板の形成方法に関する。
板の形成方法に関する。
最近、Ｓ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ）構造の半導体装置が注目されており、それ
は高速動作に有利な半導体装置が作成できるからである
。例えば、電界効果形半導体装置において、ソースある
いはドレイン領域と同程度の厚さのシリコン層をもった
Ｓｏｌ基板を使用して、その薄いシリコン層に素子を設
けた構造にすると、ｐｎ接合面の空乏層の拡がりが抑制
されて寄生容量が減少し、それだけ高速動作する高性能
なＩＣが得られる。
ｌａｔｏｒ）構造の半導体装置が注目されており、それ
は高速動作に有利な半導体装置が作成できるからである
。例えば、電界効果形半導体装置において、ソースある
いはドレイン領域と同程度の厚さのシリコン層をもった
Ｓｏｌ基板を使用して、その薄いシリコン層に素子を設
けた構造にすると、ｐｎ接合面の空乏層の拡がりが抑制
されて寄生容量が減少し、それだけ高速動作する高性能
なＩＣが得られる。
しかし、このようなＳＯ■構造の基板は、出来るだけ結
晶品位の良い基板であることが重要な条件になり、本発
明はそのようなｓｏｒ措造の基板の製造方法に関する。
晶品位の良い基板であることが重要な条件になり、本発
明はそのようなｓｏｒ措造の基板の製造方法に関する。
［従来の技術と発明が解決しようとする問題点二さて、
従前より著名なＳｏｌ構造の半導体基板に、Ｓ ＯＳ
（Ｓｉｌｉｃｏｎ Ｏｎ ５ａｐｐｈｉｒｅ ）基板が
知られており、それは第２図の断面図に示すように、サ
ファイヤ基板１上にシリコンをエピタキシャル成長して
、単結晶シリコン層２を生成させた基板である。即ち、
サファイヤ基板は単結晶の材料であるから、約９５０℃
に加熱して、その上にシリコン層を成長すると、サファ
イヤ結晶に沿った単結晶のシリコン層が形成される。
従前より著名なＳｏｌ構造の半導体基板に、Ｓ ＯＳ
（Ｓｉｌｉｃｏｎ Ｏｎ ５ａｐｐｈｉｒｅ ）基板が
知られており、それは第２図の断面図に示すように、サ
ファイヤ基板１上にシリコンをエピタキシャル成長して
、単結晶シリコン層２を生成させた基板である。即ち、
サファイヤ基板は単結晶の材料であるから、約９５０℃
に加熱して、その上にシリコン層を成長すると、サファ
イヤ結晶に沿った単結晶のシリコン層が形成される。
しかし、サファイヤ基板が非常に高価であり、且つ、単
結晶シリコンがその上に成長するとは云うものの、結晶
学的にはやはり相異があって、結晶格子のミスマツチが
生じ、形成したシリコン層２に多数の結晶欠陥が含まれ
る。従って、従来の引き上げ法や帯域精製法で作成した
シリコン基板（バルクシリコン）と比較すれば、結晶品
質は決して良質のものではな（、そのため、ＳＯ３基板
は余り汎用されるに至っていない。
結晶シリコンがその上に成長するとは云うものの、結晶
学的にはやはり相異があって、結晶格子のミスマツチが
生じ、形成したシリコン層２に多数の結晶欠陥が含まれ
る。従って、従来の引き上げ法や帯域精製法で作成した
シリコン基板（バルクシリコン）と比較すれば、結晶品
質は決して良質のものではな（、そのため、ＳＯ３基板
は余り汎用されるに至っていない。
他方、最近、提唱されているＳＯＩ構造の基板に、ビー
ムアニールしで作成したＳｏｌ基板があり、その形成方
法を第３図（ａ）、 （ｂｌで説明する。まず、同図（
ａｌに示すように、シリコン基板３上に酸化シリコン（
Ｓｉ０２）膜４を生成し、その上に多結晶シリコン層５
を化学気相成長（ＣＶＤ）法によって被着する。更に、
その上に同じＣＶＤ法によりＳｉＯ２膜４′を被着する
。
ムアニールしで作成したＳｏｌ基板があり、その形成方
法を第３図（ａ）、 （ｂｌで説明する。まず、同図（
ａｌに示すように、シリコン基板３上に酸化シリコン（
Ｓｉ０２）膜４を生成し、その上に多結晶シリコン層５
を化学気相成長（ＣＶＤ）法によって被着する。更に、
その上に同じＣＶＤ法によりＳｉＯ２膜４′を被着する
。
次いで、第３図（′ｂ）に示すように、多結晶シリコン
膜５を、例えば、連続アルゴンレーザ（ＣＷ−Ａｒ Ｌ
ａ５ｅｒ）ビームで走査して加熱溶融しくこれがビーム
アニールで、本例はレーザアニールである）、多結晶シ
リコン層を単結晶シリコン層５゛に変成する。
膜５を、例えば、連続アルゴンレーザ（ＣＷ−Ａｒ Ｌ
ａ５ｅｒ）ビームで走査して加熱溶融しくこれがビーム
アニールで、本例はレーザアニールである）、多結晶シ
リコン層を単結晶シリコン層５゛に変成する。
ところが、この方法で作成したＳＯｒ基板は、大面積の
多結晶シリコン膜５を完全に単結晶化することが難しく
、また、単結晶化しても結晶品質は余り良くはない。従
って、やむなく欠陥が多く、品質の良くない結晶シリコ
ン膜５に半導体素子を形成している現状である。
多結晶シリコン膜５を完全に単結晶化することが難しく
、また、単結晶化しても結晶品質は余り良くはない。従
って、やむなく欠陥が多く、品質の良くない結晶シリコ
ン膜５に半導体素子を形成している現状である。
そこで、最近、結晶品質の良いシリコン基板（バルクシ
リコン）をＳｉＯ２膜を介して重ね合わせた後、片方を
薄膜化して薄いシリコン層（例えば、０．６μｍの厚み
）に形成し、そこに半導体素子を設ける構造のＳＯＩ基
板が提案されている。第４図はそのようなＳｏｌ基板の
断面図を示しており、１０はシリコン基板、１１はＳｉ
Ｏ２膜、１２は薄いシリコン層（膜厚１μｍ以下）であ
る。
リコン）をＳｉＯ２膜を介して重ね合わせた後、片方を
薄膜化して薄いシリコン層（例えば、０．６μｍの厚み
）に形成し、そこに半導体素子を設ける構造のＳＯＩ基
板が提案されている。第４図はそのようなＳｏｌ基板の
断面図を示しており、１０はシリコン基板、１１はＳｉ
Ｏ２膜、１２は薄いシリコン層（膜厚１μｍ以下）であ
る。
このようなＳｏｌ基板を形成するためには、２枚のシリ
コン基板を重ね合わせて接着させており、それにはＳｉ
Ｏ２の性質を利用したアノ−デックボンデング（Ａｎｏ
ｄｉｃ Ｂｏｎｄｉｎｇ）法が用いられる。第５図はそ
のボンデング法による従来のボンデング装置の概要図を
示しており、２０は処理チャンバ。
コン基板を重ね合わせて接着させており、それにはＳｉ
Ｏ２の性質を利用したアノ−デックボンデング（Ａｎｏ
ｄｉｃ Ｂｏｎｄｉｎｇ）法が用いられる。第５図はそ
のボンデング法による従来のボンデング装置の概要図を
示しており、２０は処理チャンバ。
２１は加熱ヒータ、２２はボンデング用の電源、２３は
中性ガス（例えば、窒素）流入口、 ２４．２４°は電
極、 １０．１０’はＳｏｌ基板作成用のシリコン基板
。
中性ガス（例えば、窒素）流入口、 ２４．２４°は電
極、 １０．１０’はＳｏｌ基板作成用のシリコン基板
。
１１１１’はその基板面のＳｉＯ２膜である。
ボンデング方法は、加熱ヒータ２１によってシリコン基
板１０．１０“を室温から約１０００°Ｃまで徐々に加
熱し、且つ、ボンデング用電源２２によって数十ボルト
の一定の直流電圧を電極２４．２４’を通じてシリコン
基板１０．１０’に加熱中連続して印加する。
板１０．１０“を室温から約１０００°Ｃまで徐々に加
熱し、且つ、ボンデング用電源２２によって数十ボルト
の一定の直流電圧を電極２４．２４’を通じてシリコン
基板１０．１０’に加熱中連続して印加する。
そうすると、加熱によってシラノール（Ｓｉ −０）１
）基が脱水縮合反応を起こしてシロキサン（Ｓｉ−０−
５ｉ）基が生成され、シロキサン結合によりＳｉＯ２膜
１１．１１’が接着する。更に、印加電圧によってＳｉ
Ｏ２膜１１とＳｉＯ２膜１１′との接触部分に静電圧力
が加わって一層接着が強固なる。このような接着処理法
をアノ−デックボンデング法と云っている。
）基が脱水縮合反応を起こしてシロキサン（Ｓｉ−０−
５ｉ）基が生成され、シロキサン結合によりＳｉＯ２膜
１１．１１’が接着する。更に、印加電圧によってＳｉ
Ｏ２膜１１とＳｉＯ２膜１１′との接触部分に静電圧力
が加わって一層接着が強固なる。このような接着処理法
をアノ−デックボンデング法と云っている。
接着させるシリコン基板は、例えば、直径４インチφ、
厚さ５００μｍのものを用い、その表面のＳｉＣ２膜は
膜厚０．５〜１μｍ程度の熱酸化膜である。
厚さ５００μｍのものを用い、その表面のＳｉＣ２膜は
膜厚０．５〜１μｍ程度の熱酸化膜である。
上記のようにしてボンデングした後、片面をエツチング
または研磨して薄いシリコン層にし、第４図のようなＳ
ＯＩ基板に仕上げている。
または研磨して薄いシリコン層にし、第４図のようなＳ
ＯＩ基板に仕上げている。
ところが、上記のような従来法のアノ−デックボンデン
グは処理チャンバ２０がちょうど電気炉となっているか
ら、内部の接着状況を外かろ窺い知ることができず、Ｓ
ｉＯ２膜１０とＳｉＯ２膜１０“とが十分に接触してい
ない場合でも加熱処理が進められる結果になる。従って
、接着が不均一になって、その歩留が非常に低いと云う
問題がある。
グは処理チャンバ２０がちょうど電気炉となっているか
ら、内部の接着状況を外かろ窺い知ることができず、Ｓ
ｉＯ２膜１０とＳｉＯ２膜１０“とが十分に接触してい
ない場合でも加熱処理が進められる結果になる。従って
、接着が不均一になって、その歩留が非常に低いと云う
問題がある。
本発明は、このような問題点を解消させて、結合性の良
いＳｏｌ基板が歩留良く得られる形成方法を提案するも
のである。
いＳｏｌ基板が歩留良く得られる形成方法を提案するも
のである。
［問題点を解決するための手段］
その目的は、アノ−デックボンデングによるＳＯ■基板
の製造方法において、重ね合わせた２枚のウェハーの片
方からのみ加熱して、他方のウェハー面を観察しながら
ボンデングするようにした半導体装置の製造方法によっ
て達成される。
の製造方法において、重ね合わせた２枚のウェハーの片
方からのみ加熱して、他方のウェハー面を観察しながら
ボンデングするようにした半導体装置の製造方法によっ
て達成される。
［作用］
即ち、重ね合わせた２枚のウェハー（シリコン基板）の
片方からのみ加熱し、他方のウェハー面を観察しながら
ボンデングすると、印加電圧や加熱温度の最適条件を選
択しながらボンデングできる。そうすると、接着性が良
くて、高品位なＳＯ■基板が歩留良く作製される。
片方からのみ加熱し、他方のウェハー面を観察しながら
ボンデングすると、印加電圧や加熱温度の最適条件を選
択しながらボンデングできる。そうすると、接着性が良
くて、高品位なＳＯ■基板が歩留良く作製される。
［実施例コ
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるボンデング装置の概要図を示し
ており、３０は処理チャンバ、３２はボンデング用の電
源、３３は中性ガス流入口、３４はカーボン類の加熱電
極、３５はシリコン製の電極針、３６は加熱用交流電源
、３０°は透過窓であり、１０．１０’はＳｏｌ基板形
成用のシリコン基板（ウェハー）。
ており、３０は処理チャンバ、３２はボンデング用の電
源、３３は中性ガス流入口、３４はカーボン類の加熱電
極、３５はシリコン製の電極針、３６は加熱用交流電源
、３０°は透過窓であり、１０．１０’はＳｏｌ基板形
成用のシリコン基板（ウェハー）。
１１、１１°はその表面のＳｉＯ□膜である。透過窓３
０′は熱線反射防止膜を塗布した透明石英板で、この窓
を通して処理チャンバの外よりシリコン基板１０’の面
を観察することができる。
０′は熱線反射防止膜を塗布した透明石英板で、この窓
を通して処理チャンバの外よりシリコン基板１０’の面
を観察することができる。
このような構造のボンデング装置を用いて、処理チャン
バ内を中性ガス（例えば窒素ガス）雰囲気にした後、ボ
ンデング用電源によって３０〜１００ボルトの電圧を印
加し、且つ、交流電源３６によって加熱電極３４を加熱
してシリコン基板１０．１０’を約１０００℃近傍まで
加熱する。その時、交流電源３６によって加熱温度を調
整しながら、また、ボンデング用電源により印加電圧を
調整しながら、シリコン膜１０°の表面を透過窓３０“
から観察する。シリコン基板１０“と下方のシリコン基
板１０との接触が悪くて間隙のある部分は熱の伝わりが
悪くなって、加熱され難くなるから、シリコン基板１０
’の表面状態は接触部分とは異なった色調になっている
。その表面状況を細かく観測しながら、印加電圧と加熱
温度を調節する。また、色調が判りにくい時には、赤外
線センサで観察することもできる。
バ内を中性ガス（例えば窒素ガス）雰囲気にした後、ボ
ンデング用電源によって３０〜１００ボルトの電圧を印
加し、且つ、交流電源３６によって加熱電極３４を加熱
してシリコン基板１０．１０’を約１０００℃近傍まで
加熱する。その時、交流電源３６によって加熱温度を調
整しながら、また、ボンデング用電源により印加電圧を
調整しながら、シリコン膜１０°の表面を透過窓３０“
から観察する。シリコン基板１０“と下方のシリコン基
板１０との接触が悪くて間隙のある部分は熱の伝わりが
悪くなって、加熱され難くなるから、シリコン基板１０
’の表面状態は接触部分とは異なった色調になっている
。その表面状況を細かく観測しながら、印加電圧と加熱
温度を調節する。また、色調が判りにくい時には、赤外
線センサで観察することもできる。
かくして、表面を観測しながらボンデングのパラメータ
である温度と電圧を調節すると、均一に接着できて、そ
の歩留を著しく向上させることができる。
である温度と電圧を調節すると、均一に接着できて、そ
の歩留を著しく向上させることができる。
且つ、このような構造にすれば、下方の電極３４が加熱
体となっているから、別途に加熱ヒータを設ける必要が
なく、しかも、処理チャンバ内の一部のみが昇温するこ
とになるため、処理ヂャンハをすべて耐熱性にする必要
がなく、ボンデング装置が安価に作成できる利点がある
。更に、処理チャンバ内を減圧にすることも容易である
。また、上方の電極針３５は加熱されずに、低温に保た
れるので、その電極および結線材料の選択が自由になり
、従って、上記実施例のように、電極針をシリコンで作
成すると、シリコン基板との接点部分に共晶合金などが
形成されず、薄いシリコン層を高品質に維持できる。
体となっているから、別途に加熱ヒータを設ける必要が
なく、しかも、処理チャンバ内の一部のみが昇温するこ
とになるため、処理ヂャンハをすべて耐熱性にする必要
がなく、ボンデング装置が安価に作成できる利点がある
。更に、処理チャンバ内を減圧にすることも容易である
。また、上方の電極針３５は加熱されずに、低温に保た
れるので、その電極および結線材料の選択が自由になり
、従って、上記実施例のように、電極針をシリコンで作
成すると、シリコン基板との接点部分に共晶合金などが
形成されず、薄いシリコン層を高品質に維持できる。
従って、本発明にかかる形成方法によれば、Ｓｏｒ基板
を高歩留で形成できて、且つ、高品質なｓｏｒ基板が得
られる。
を高歩留で形成できて、且つ、高品質なｓｏｒ基板が得
られる。
［発明の効果コ
以上の説明から明らかなように、本発明によれば高品位
なシリコン薄層を有するＳＯ■構造の基板が歩留良く形
成されて、高性能１ｃのコストダウンに役立つものであ
る。
なシリコン薄層を有するＳＯ■構造の基板が歩留良く形
成されて、高性能１ｃのコストダウンに役立つものであ
る。
第１図は本発明にかかるボンデング装置の概要図、第２
図は従来のＳＯＳ基板の断面図、 第３図（ａｌ〜（ｂｌは従来のｓｏｒ基板の形成工程順
断面図、 第４図は本発明に関わりあるＳｏｌ基板の断面図、第５
図は従来のボンデング装置の概要図である。 図において、 １０、１０“はシリコン基板、 １１．１１’はＳｉＯ２膜、 １２は薄いシリコン層、 ２０、３０は処理チャンバ、３０′は透過窓、２１は加
熱ヒータ、 ２４．２４“は電極、２２、３２はボ
ンデング用電源、 ２３、３３は中性ガス流入口、 ３４は加熱電極、 ３５は電極針、３６は加熱電
源 を示している。 ント７ど４：ひ〃゛〕１本”５テ”＞ｙ′￥；を第１図 り未／Ｉ ＳＯ５基裁＾を挿間 第２図 従しビ゛−ムアニール池＋Ｊ３ＳＯＩ港Ｊρの乃ｆ支ニ
オｐ１投ｍ第３図 ；ＪＲ９ｑｌＺ７−？ｉｌ／Ａｉ ５ＯＩ３ＥＪｉｑ
ｔｆｒ＊ ｉ第４図 切し宥〉ヂじ７・茗！ 第５図
図は従来のＳＯＳ基板の断面図、 第３図（ａｌ〜（ｂｌは従来のｓｏｒ基板の形成工程順
断面図、 第４図は本発明に関わりあるＳｏｌ基板の断面図、第５
図は従来のボンデング装置の概要図である。 図において、 １０、１０“はシリコン基板、 １１．１１’はＳｉＯ２膜、 １２は薄いシリコン層、 ２０、３０は処理チャンバ、３０′は透過窓、２１は加
熱ヒータ、 ２４．２４“は電極、２２、３２はボ
ンデング用電源、 ２３、３３は中性ガス流入口、 ３４は加熱電極、 ３５は電極針、３６は加熱電
源 を示している。 ント７ど４：ひ〃゛〕１本”５テ”＞ｙ′￥；を第１図 り未／Ｉ ＳＯ５基裁＾を挿間 第２図 従しビ゛−ムアニール池＋Ｊ３ＳＯＩ港Ｊρの乃ｆ支ニ
オｐ１投ｍ第３図 ；ＪＲ９ｑｌＺ７−？ｉｌ／Ａｉ ５ＯＩ３ＥＪｉｑ
ｔｆｒ＊ ｉ第４図 切し宥〉ヂじ７・茗！ 第５図
Claims (1)
- ２枚のウェハーを重ね合わせて静電圧力を加え、ＳｉＯ
＿２相互の接着力によつて加熱接着させるアノーデック
ボンデングによるＳＯＩ基板の製造方法において、重ね
合わせた２枚のウェハーの片方からのみ加熱して、他方
のウェハー面を観察しながらボンデングするようにした
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30060186A JPH0828487B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30060186A JPH0828487B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63152153A true JPS63152153A (ja) | 1988-06-24 |
| JPH0828487B2 JPH0828487B2 (ja) | 1996-03-21 |
Family
ID=17886808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30060186A Expired - Lifetime JPH0828487B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828487B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983538A (en) * | 1987-11-20 | 1991-01-08 | Fujitsu Limited | Method for fabricating a silicon carbide substrate |
-
1986
- 1986-12-16 JP JP30060186A patent/JPH0828487B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983538A (en) * | 1987-11-20 | 1991-01-08 | Fujitsu Limited | Method for fabricating a silicon carbide substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828487B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JPH07118505B2 (ja) | 誘電体分離基板の製造方法 | |
| US4795679A (en) | Monocrystalline silicon layers on substrates | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JPS63152153A (ja) | 半導体装置の製造方法 | |
| JPH01220458A (ja) | 半導体装置 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JP2542609B2 (ja) | 半導体装置の製造方法 | |
| EP0319082A1 (en) | Method of forming a thin monocrystalline layer of a semiconductor material on a substrate | |
| JPS63152154A (ja) | 半導体装置の製造方法 | |
| JPS62174969A (ja) | 半導体装置の製造方法 | |
| JP2754734B2 (ja) | 複合半導体基板 | |
| JPH0758763B2 (ja) | Ｓｏｉ基板用石英ガラス薄板 | |
| JPS5979518A (ja) | 半導体薄膜の形成方法 | |
| JPH05152180A (ja) | 半導体装置及び製造方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02150017A (ja) | 薄膜半導体 | |
| JPS59132120A (ja) | 半導体装置の製造方法 | |
| JPH0824100B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02256227A (ja) | 薄膜半導体とその製法 | |
| JPH07326719A (ja) | 貼り合わせ半導体基板の形成方法 | |
| JPH02238663A (ja) | 半導体装置の製造方法 | |
| JPS60254722A (ja) | 半導体装置用基板 | |
| JPS62216217A (ja) | 半導体装置の製造方法 |