JPS6315625B2 - - Google Patents
Info
- Publication number
- JPS6315625B2 JPS6315625B2 JP54162998A JP16299879A JPS6315625B2 JP S6315625 B2 JPS6315625 B2 JP S6315625B2 JP 54162998 A JP54162998 A JP 54162998A JP 16299879 A JP16299879 A JP 16299879A JP S6315625 B2 JPS6315625 B2 JP S6315625B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data processing
- request signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、データ処理装置の入出力制御装置の
改良に関する。特に、複数のデータ処理装置（チ
ヤネル装置を含む。本明細書において同じ。）と
複数の入出力装置とがクロス接続されている場合
の入出力装置接続制御方式に関する。
改良に関する。特に、複数のデータ処理装置（チ
ヤネル装置を含む。本明細書において同じ。）と
複数の入出力装置とがクロス接続されている場合
の入出力装置接続制御方式に関する。
従来、データ処理装置を複数の入出力装置にク
ロス接続して入出力制御を行う方式が知られてい
る。この場合に、データ処理装置が入出力装置を
使用する方式として、各データ処理装置が入出力
装置を共有し、データ転送時に入出力装置を必要
最小限度の時間（例えば１バイトの転送時間）だ
け独占的に使用する方式が知られている。しか
し、この方式では、データ処理装置が使用してい
る入出力装置に対して、他のデータ処理装置の障
害やソフトウエアのミス等によりアクセスが行わ
れると独占的に使用している装置に悪影響が及ぶ
欠点を有する。
ロス接続して入出力制御を行う方式が知られてい
る。この場合に、データ処理装置が入出力装置を
使用する方式として、各データ処理装置が入出力
装置を共有し、データ転送時に入出力装置を必要
最小限度の時間（例えば１バイトの転送時間）だ
け独占的に使用する方式が知られている。しか
し、この方式では、データ処理装置が使用してい
る入出力装置に対して、他のデータ処理装置の障
害やソフトウエアのミス等によりアクセスが行わ
れると独占的に使用している装置に悪影響が及ぶ
欠点を有する。
また、他の入出力装置の使用方式として、デー
タ処理装置が入出力装置を使用するときには、こ
れを独占し他のデータ処理装置からの使用をすべ
て禁止する方式が知られている。しかし、この方
式では、この使用禁止手段により、その系に属す
るデータ処理装置はいつさい入出力装置の使用が
できないので能率が悪くなる欠点を有する。
タ処理装置が入出力装置を使用するときには、こ
れを独占し他のデータ処理装置からの使用をすべ
て禁止する方式が知られている。しかし、この方
式では、この使用禁止手段により、その系に属す
るデータ処理装置はいつさい入出力装置の使用が
できないので能率が悪くなる欠点を有する。
そこで、他のデータ処理装置からの使用を禁止
していた場合に、現在入出力装置を占有して使用
しているデータ処理装置が障害を起こしたとき
に、その使用の占有を解いて他のデータ処理装置
でも使用できるようにした技術が提案されている
（特開昭54−2635号公報、特開昭50−58954号公
報）。
していた場合に、現在入出力装置を占有して使用
しているデータ処理装置が障害を起こしたとき
に、その使用の占有を解いて他のデータ処理装置
でも使用できるようにした技術が提案されている
（特開昭54−2635号公報、特開昭50−58954号公
報）。
しかし、この技術も現在占有中のデータ処理装
置に障害発生が生じたときにその占有を解除する
のみの構成であるため、例えば一つの入出力装置
をオンラインで使用中に、別のデータ処理装置が
そのプログラムのデバツクを行えるものではな
く、そのような処理はソフトウエアで行なわなけ
ればならないものであるため、簡単な構成で別の
データ処理装置の使用が可能でない問題があつ
た。
置に障害発生が生じたときにその占有を解除する
のみの構成であるため、例えば一つの入出力装置
をオンラインで使用中に、別のデータ処理装置が
そのプログラムのデバツクを行えるものではな
く、そのような処理はソフトウエアで行なわなけ
ればならないものであるため、簡単な構成で別の
データ処理装置の使用が可能でない問題があつ
た。
本発明はこの点を改良するもので、データ処理
装置が使用している入出力装置に対して、他のデ
ータ処理装置の障害やソフトウエアのミス等によ
る悪影響が及ぶことがなく、しかも、使用禁止手
段により入出力装置の使用を禁止されているデー
タ処理装置に、空き状態の入出力装置を使用させ
ることができる入出力装置の接続制御装置を提供
することを目的とする。
装置が使用している入出力装置に対して、他のデ
ータ処理装置の障害やソフトウエアのミス等によ
る悪影響が及ぶことがなく、しかも、使用禁止手
段により入出力装置の使用を禁止されているデー
タ処理装置に、空き状態の入出力装置を使用させ
ることができる入出力装置の接続制御装置を提供
することを目的とする。
本発明のデータ処理装置の入出力制御装置は、
第１および第２のデータ処理装置と複数の入出力
装置とを備え、 上記各データ処理装置はそれぞれ対応する入出
力装置使用要求信号の通路となる使用要求信号線
と入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線が接続され、 前記各使用禁止要求信号線のいずれか一方をそ
れぞれ入力とし、さらに使用禁止状態を無効化す
るためのスイツチ回路入力が共通に入力された第
１および第２のアンドゲートと、 該第１のアンドゲートの出力と、該第１のアン
ドゲートに入力された使用禁止要求信号線が接続
されているデータ処理装置とは異なるデータ処理
装置に接続された使用要求信号線とを入力とする
第３のアンドゲートと、 前記第２のアンドゲートの出力と、該第２のア
ンドゲートに入力された使用禁止要求信号線が接
続されているデータ処理装置とは異なるデータ処
理装置に接続された使用要求信号線とを入力とす
る第４のアンドゲート回路と、 前記第３および第４のアンドゲートの出力を入
力とし、その出力を入出力装置に接続したオアゲ
ートと、 を備えたことを特徴とする。入出力装置に対し
て、他方のデータ処理装置の障害や、ソフトウエ
アのミスにより一方のデータ処理装置で使用して
いる入出力装置の動作への悪影響を防止し、しか
も他系におけるソフトウエアのデバグ等で必要と
する入出力装置を使用できるようにしたことを特
徴とする。
第１および第２のデータ処理装置と複数の入出力
装置とを備え、 上記各データ処理装置はそれぞれ対応する入出
力装置使用要求信号の通路となる使用要求信号線
と入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線が接続され、 前記各使用禁止要求信号線のいずれか一方をそ
れぞれ入力とし、さらに使用禁止状態を無効化す
るためのスイツチ回路入力が共通に入力された第
１および第２のアンドゲートと、 該第１のアンドゲートの出力と、該第１のアン
ドゲートに入力された使用禁止要求信号線が接続
されているデータ処理装置とは異なるデータ処理
装置に接続された使用要求信号線とを入力とする
第３のアンドゲートと、 前記第２のアンドゲートの出力と、該第２のア
ンドゲートに入力された使用禁止要求信号線が接
続されているデータ処理装置とは異なるデータ処
理装置に接続された使用要求信号線とを入力とす
る第４のアンドゲート回路と、 前記第３および第４のアンドゲートの出力を入
力とし、その出力を入出力装置に接続したオアゲ
ートと、 を備えたことを特徴とする。入出力装置に対し
て、他方のデータ処理装置の障害や、ソフトウエ
アのミスにより一方のデータ処理装置で使用して
いる入出力装置の動作への悪影響を防止し、しか
も他系におけるソフトウエアのデバグ等で必要と
する入出力装置を使用できるようにしたことを特
徴とする。
このことを図面に基づいて詳しく説明する。第
１図は、本発明一実施例構成図である。本例は、
２台のチヤネル装置が２台の入出力制御装置にク
ロス接続されている例を示す。第１図１および２
は、チヤネル装置である。このチヤネル装置１お
よび２には、入出力装置使用要求信号の通路とな
る使用要求信号線３および４が接続されている。
この使用要求信号線３および４は、セレクタ６お
よび７の入力端子にそれぞれ分岐して接続されて
いる。
１図は、本発明一実施例構成図である。本例は、
２台のチヤネル装置が２台の入出力制御装置にク
ロス接続されている例を示す。第１図１および２
は、チヤネル装置である。このチヤネル装置１お
よび２には、入出力装置使用要求信号の通路とな
る使用要求信号線３および４が接続されている。
この使用要求信号線３および４は、セレクタ６お
よび７の入力端子にそれぞれ分岐して接続されて
いる。
また、チヤネル装置１には、チヤネル装置２へ
の入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線９が接続されている。チヤネル装
置２には、チヤネル装置１への入出力装置使用禁
止要求信号の通路となる使用禁止要求信号線１０
が接続されている。この使用禁止要求信号線９お
よび１０は、セレクタ６および７の入力端子に分
岐してそれぞれ接続されている。このセレクタ６
および７のセレクタ出力は、それぞれ入出力装置
１２および１３に接続されている。このセレクタ
６および７には、スイツチ回路１４および１５が
それぞれ接続されている。このスイツチ回路１４
または１５は、パネルから人手により操作される
回路であつて、これは上記使用禁止状態を無効化
するためのものである。
の入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線９が接続されている。チヤネル装
置２には、チヤネル装置１への入出力装置使用禁
止要求信号の通路となる使用禁止要求信号線１０
が接続されている。この使用禁止要求信号線９お
よび１０は、セレクタ６および７の入力端子に分
岐してそれぞれ接続されている。このセレクタ６
および７のセレクタ出力は、それぞれ入出力装置
１２および１３に接続されている。このセレクタ
６および７には、スイツチ回路１４および１５が
それぞれ接続されている。このスイツチ回路１４
または１５は、パネルから人手により操作される
回路であつて、これは上記使用禁止状態を無効化
するためのものである。
第２図は、上記例のセレクタ６および７の電気
回路例を示す図である。説明を容易にするため外
部との結線については第２図はセレクタ６の場合
を示している。アンドゲート１７および１８の入
力端子には、使用禁止要求信号線１０および９が
それぞれ接続されている。このアンドゲート１７
および１８のインバート入力端子には、スイツチ
回路１４の出力が共通に接続されている。このア
ンドゲート１７および１８の出力は、アンドゲー
ト１９および２０のインバート入力端子にそれぞ
れ接続されている。このアンドゲート１９および
２０の他の入力端子には、使用要求信号線３およ
び４がそれぞれ接続されている。このアンドゲー
ト１９および２０の出力は、オアゲート２１の入
力端子に接続されている。このオアゲート２１の
出力は、入出力装置１２に接続されている。
回路例を示す図である。説明を容易にするため外
部との結線については第２図はセレクタ６の場合
を示している。アンドゲート１７および１８の入
力端子には、使用禁止要求信号線１０および９が
それぞれ接続されている。このアンドゲート１７
および１８のインバート入力端子には、スイツチ
回路１４の出力が共通に接続されている。このア
ンドゲート１７および１８の出力は、アンドゲー
ト１９および２０のインバート入力端子にそれぞ
れ接続されている。このアンドゲート１９および
２０の他の入力端子には、使用要求信号線３およ
び４がそれぞれ接続されている。このアンドゲー
ト１９および２０の出力は、オアゲート２１の入
力端子に接続されている。このオアゲート２１の
出力は、入出力装置１２に接続されている。
このような構成で、いま、ソフトウエアの内容
によりチヤネル装置１から使用禁止要求信号がセ
レクタ６または７に送られ、スイツチ回路１４ま
たは１５も「OFF」の状態である場合を説明す
る。この状態では、セレクタ６および７内のアン
ドゲート１７および１８のインバート入力は
「Ｈ」レベルとなる。このため、使用禁止要求信
号が入力しているアンドゲート１８からは「Ｈ」
レベルの出力信号が送出されるが、アンドゲート
１７からは「Ｌ」レベルの出力信号が送出され
る。
によりチヤネル装置１から使用禁止要求信号がセ
レクタ６または７に送られ、スイツチ回路１４ま
たは１５も「OFF」の状態である場合を説明す
る。この状態では、セレクタ６および７内のアン
ドゲート１７および１８のインバート入力は
「Ｈ」レベルとなる。このため、使用禁止要求信
号が入力しているアンドゲート１８からは「Ｈ」
レベルの出力信号が送出されるが、アンドゲート
１７からは「Ｌ」レベルの出力信号が送出され
る。
この「Ｌ」レベルの出力信号は、アンドゲート
１９のインバート入力として与えられる。したが
つて、ソフトウエアの内容によりチヤネル装置１
から使用要求信号がアンドゲート１９に与えられ
れば、セレクタ６または７から「Ｈ」レベルが出
力され、チヤネル装置１と入出力装置１２または
１３は接続状態となる。他方、アンドゲート２０
のインバート入力には、上記アンドゲート１８か
ら「Ｈ」レベルの出力信号が与えられる。このた
め、アンドゲート２０は閉じられ、チヤネル装置
２から使用要求信号がアンドゲート２０に与えら
れても遮断される。したがつて、チヤネル装置１
は、入出力装置１２または１３と独占的に接続さ
れ、チヤネル装置２の障害やソフトウエアミスに
よる悪影響を受けることがない。
１９のインバート入力として与えられる。したが
つて、ソフトウエアの内容によりチヤネル装置１
から使用要求信号がアンドゲート１９に与えられ
れば、セレクタ６または７から「Ｈ」レベルが出
力され、チヤネル装置１と入出力装置１２または
１３は接続状態となる。他方、アンドゲート２０
のインバート入力には、上記アンドゲート１８か
ら「Ｈ」レベルの出力信号が与えられる。このた
め、アンドゲート２０は閉じられ、チヤネル装置
２から使用要求信号がアンドゲート２０に与えら
れても遮断される。したがつて、チヤネル装置１
は、入出力装置１２または１３と独占的に接続さ
れ、チヤネル装置２の障害やソフトウエアミスに
よる悪影響を受けることがない。
また、上記状態において、スイツチ回路１４ま
たは１５を「ON」状態とする。この状態ではア
ンドゲート１７および１８のインバート入力に
は、「Ｈ」レベルの信号が与えられる。したがつ
て、アンドゲート１７および１８から「Ｌ」レベ
ルの信号が出力される。この「Ｌ」レベルの信号
がアンドゲート１９および２０のインバート入力
として与えられ、アンドゲート２０にチヤネル装
置２から使用要求信号が与えられれば、セレクタ
６（または７）から「Ｈ」レベルの信号が送出さ
れる。これにより、チヤネル装置２を、入出力装
置１２または１４と接続させることができる。
たは１５を「ON」状態とする。この状態ではア
ンドゲート１７および１８のインバート入力に
は、「Ｈ」レベルの信号が与えられる。したがつ
て、アンドゲート１７および１８から「Ｌ」レベ
ルの信号が出力される。この「Ｌ」レベルの信号
がアンドゲート１９および２０のインバート入力
として与えられ、アンドゲート２０にチヤネル装
置２から使用要求信号が与えられれば、セレクタ
６（または７）から「Ｈ」レベルの信号が送出さ
れる。これにより、チヤネル装置２を、入出力装
置１２または１４と接続させることができる。
したがつて、チヤネル装置１が使用していない
入出力装置１２または１３に対応するスイツチ回
路１４または１５を操作により「ON」状態にす
れば、チヤネル装置２はこの使用されていない入
出力装置１２または１３を使用することができ
る。
入出力装置１２または１３に対応するスイツチ回
路１４または１５を操作により「ON」状態にす
れば、チヤネル装置２はこの使用されていない入
出力装置１２または１３を使用することができ
る。
本発明は以上説明したように、データ処理装置
（チヤネル装置を含む）が、他のデータ処理装置
へ入出力装置使用禁止要求信号を送出したときに
は、この他のデータ処理装置の入出力装置使用信
号を遮断するとともに、データ処理装置が使用し
ていない入出力装置については、スイツチ回路を
設けて上記他のデータ処理装置が使用できるよう
にした。したがつて、オンライン処理側にデータ
処理装置の障害やソフトウエアミス等によるオフ
ライン処理側からの悪影響を与えることがない。
しかも、オフライン処理側では、ソフトウエアの
デバグや障害追跡を行うことができ、システムの
安全性を高めることができる等の効果を有する。
（チヤネル装置を含む）が、他のデータ処理装置
へ入出力装置使用禁止要求信号を送出したときに
は、この他のデータ処理装置の入出力装置使用信
号を遮断するとともに、データ処理装置が使用し
ていない入出力装置については、スイツチ回路を
設けて上記他のデータ処理装置が使用できるよう
にした。したがつて、オンライン処理側にデータ
処理装置の障害やソフトウエアミス等によるオフ
ライン処理側からの悪影響を与えることがない。
しかも、オフライン処理側では、ソフトウエアの
デバグや障害追跡を行うことができ、システムの
安全性を高めることができる等の効果を有する。
第１図は本発明一実施例構成図。第２図は上記
例のセレクター構成図。 １．２…チヤネル装置、３．４…使用要求信号
線、６．７…セレクタ、９．１０…使用禁止要求
信号線、１２．１３…入出力装置、１４．１５…
スイツチ回路、１７〜２０…アンドゲート、２１
…オアゲート。
例のセレクター構成図。 １．２…チヤネル装置、３．４…使用要求信号
線、６．７…セレクタ、９．１０…使用禁止要求
信号線、１２．１３…入出力装置、１４．１５…
スイツチ回路、１７〜２０…アンドゲート、２１
…オアゲート。
Claims (1)
- 【特許請求の範囲】 １ 第１および第２のデータ処理装置と複数の入
出力装置とを備え、 上記各データ処理装置はそれぞれ対応する入出
力装置使用要求信号の通路となる使用要求信号線
と入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線が接続され、 前記各使用禁止要求信号線のいずれか一方をそ
れぞれ入力とし、さらに使用禁止状態を無効化す
るためのスイツチ回路入力が共通に入力された第
１および第２のアンドゲートと、 該第１のアンドゲートの出力と、該第１のアン
ドゲートに入力された使用禁止要求信号線が接続
されているデータ処理装置とは異なるデータ処理
装置に接続された使用要求信号線とを入力とする
第３のアンドゲートと、 前記第２のアンドゲートの出力と、該第２のア
ンドゲートに入力された使用禁止要求信号線が接
続されているデータ処理装置とは異なるデータ処
理装置に接続された使用要求信号線とを入力とす
る第４のアンドゲート回路と、 前記第３および第４のアンドゲートの出力を入
力とし、その出力を入出力装置に接続したオアゲ
ートと、 を備えたことを特徴とするデータ処理装置の入
出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16299879A JPS5685134A (en) | 1979-12-14 | 1979-12-14 | Input/output controlling system for data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16299879A JPS5685134A (en) | 1979-12-14 | 1979-12-14 | Input/output controlling system for data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5685134A JPS5685134A (en) | 1981-07-11 |
| JPS6315625B2 true JPS6315625B2 (ja) | 1988-04-05 |
Family
ID=15765248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16299879A Granted JPS5685134A (en) | 1979-12-14 | 1979-12-14 | Input/output controlling system for data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5685134A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168443U (ja) * | 1985-04-08 | 1986-10-18 | ||
| JPS6227850A (ja) * | 1985-07-30 | 1987-02-05 | Fujitsu Ltd | 端末制御方法 |
| JPS638997U (ja) * | 1986-07-04 | 1988-01-21 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5311418B2 (ja) * | 1973-09-26 | 1978-04-21 | ||
| JPS542635A (en) * | 1977-06-08 | 1979-01-10 | Hitachi Ltd | Input-output control system |
-
1979
- 1979-12-14 JP JP16299879A patent/JPS5685134A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5685134A (en) | 1981-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964074A (en) | In-circuit emulator | |
| GB1565536A (en) | Computer systems | |
| US4580246A (en) | Write protection circuit and method for a control register | |
| JPH0351002B2 (ja) | ||
| US3680052A (en) | Configuration control of data processing system units | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| US4012593A (en) | Bidirectional repeater in data transmission system | |
| US4066883A (en) | Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system | |
| US3256513A (en) | Method and circuit arrangement for improving the operating reliability of electronically controlled telecom-munication switching systems | |
| JPH0152774B2 (ja) | ||
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH0380303A (ja) | 二重化装置 | |
| SU1035596A2 (ru) | Устройство дл сопр жени двух вычислительных машин | |
| JPS60691B2 (ja) | 電子計算機システムの電源制御方式 | |
| JPS6041787B2 (ja) | 多重プロセツサによるデ−タ処理装置 | |
| JPS61239318A (ja) | 電源異常信号伝達方式 | |
| JPH0821012B2 (ja) | ダイレクトメモリアクセスの系切替装置 | |
| JPS63125032A (ja) | デ−タバス中継装置 | |
| JPS5857843A (ja) | デ−タ回線交換装置のチエツク方式 | |
| JPS58203534A (ja) | 電子計算機システム | |
| JPH0363098B2 (ja) | ||
| JPS5825286B2 (ja) | 入出力装置 | |
| JPH04372539A (ja) | 端末機の電源断制御装置 | |
| JPS5856046A (ja) | デ−タ処理装置 | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 |