JPS63156428A - ｔ重誤り訂正符号の符号化復号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は誤り訂正符号の符号化であるＥＣＣの作成及び
復号化であるシンドローム演算とをガロア体ＣＦ（２つ
で定義された積回路と和回路及びパイプライン・レジス
タを用いた帰還回路で構成することによって同一の回路
で実現させるようにしたので回路構成が簡単化される。

〔産業上の利用分野〕

本発明は光ディスク等の大容量記憶装置の誤り訂正符号
として用いられるｔ屯誤り訂正リードソロモン符号等の
符号化回路及び復号化におけるシンドローム演算回路に
係り、特に誤りの訂正対象である情報データから作成さ
れる情報多項式を生成多項式で割って剰余を求めること
により所定の訂正能力を有する誤り訂正符号の作成（符
号化）をおこなうＥＣＣ作成及びガロア体ＣＦ（２＠）
上（ｍ＝１．２．・・・）の元α及びそのべき乗（生成
多項式の根）と誤り訂正符号との積をとることにより情
報データの誤り位置数及び誤り位置を知る（復号化）た
めに使用するシンドロームの作成を行う誤り訂正符号の
符号化及び復号化回路に関する。

〔技術の背景〕

電子計算機のメモリ等を介してデータを伝送する際の伝
送により生じる伝送誤りに対する対策として誤り訂正符
号が伝送するデータに付加される。伝えたい記号に個を
情報記号といい、付加する余分の符号ｊ個を検査符号と
いい、情報記号に個と検査記号ｊ個を合計したｎ＝に＋
ｊ個の記号列を符号語といい、このｎの値を符号長とい
う、送信側で検査符号を付加する操作を符号化といい、
受信側で誤りを検出して正しい情報記号列を復元する操
作を復号化という。

ここでは検査符号としてｔ重誤り訂正リードソロモン符
号等を対象としている。リードソロモン符号（以下「Ｒ
３符号」という）はＢＣＨ符号の一種である。一般にＢ
ＣＨ符号はＧａｌｏｉｓ体ＣＦ（ｑ−）の原始元をαと
すると、α。

α２．・・・、α２ｔを根とする最小次数の多項式を生
成多項式とすれば、符号長１ｇｑｌ−１、情報記号数に
≧９”−１−２ｍｔ、検査記号数ｎ−に≦２ｍｔ　、最
小距離ｄ＠ｉｎ≧２ｔ＋１である。ＲＳ符号はｍＪの非
２元ＢＣＨ符号であり、Ｒ３符号は同一の最小距離をも
つ線形符号の中で検査記号数が最小となる優れた符号で
ある。そのため、２１元の符号はその各記号をＧＦ（２
）　ｈの聰次元ベクトルで表現することにより２元符号
として用い、これによりｔ重誤り訂正符号が構成できる
ことになる。

Ｒ３符号はランダム誤りに対してバイト単位で訂正する
ことのできる最も訂正能力の高い誤り訂正符号の１つで
あり、１バイトのデータはガロア体０Ｆ（２”）上の元
α及びそのべき乗で表される。

またＲ５符号は巡回符号の一種でありｔ重誤り訂正ｔｙ
）　Ｅ　ＣＣ（Ｅｒｒｏｒ　ｃｏｒｅｃｔｉｎｇ　ｃｏ
ｄｅ）は入力データを情報多項式で表現した場合その情
報多項式を次の生成多項式で割った剰余多項式に相当し
、情報データに付加されて使用される。

符号長ｎ≦２”−１、誤り訂正能力ｔ、最小距離ｄｓｉ
ｎ＝　２ｔ４−１の多重誤り訂正Ｒ３符号の生成多項式
は次のようになる。（情報点数ｋｓｎ−２ｔとする）Ｇ
（ｘ）＝（ｘ−１）（ｘ−α）（！−α２）・・・（！
−α２卜す＝　　ＫＯ”ｇｌＸ”ｇ２Ｋ”””ｇ２ｔ−
ＩＸ２ｊ−１＋ｚ２Ｌ　　　　　　　（１）従って、情
報データに個（ａｏ＋ａ＋　、Ｒ２，””　＋”ｈ−＋
）を次の情報多項式に置換し。

１（ｘ）ｔａＢ２ｔ＋ａＢ２ｔｉ＋−−−＋ａｋ−＋ｘ
ｎ（２）これを（１）式で割った剰余多項式Ｒ（ｘ）が
ＥＣＣになる。

Ｉ　（り一東ｘ）Ｇ（ｘ）÷Ｒ（ｘ）　　　　　　　　
（２ａ　）すなわち、 Ｒ（Ｘ）＝Ｑ（りＧ（り÷Ｉ（り　　　　　　　　　　
　（３）（註；加減同一） ■（菖）：情報多項式 Ｇ（り：生成多項式 Ｑ（ｘ）：商多項式 Ｒ（ｘ）：剰余多項式 よって全体の符号多項式Ｘ（りは次のようになる。

Ｘ（り・■（り◆Ｒ（り ＝ｘｏ＋ｘ　１ｘ＋ｘ２ｘ２＋　　−・＋ｘｎｘｎ　　
　　　　　　　　（４）但し、ＩＱ、Ｘｌ、・・・、ｘ
ｎはＸ（菫）の係数、すなわち誤り訂正符号の符号語で
ある。　また、このＲＳ符号の復号では誤り訂正のため
の中間情報、すなわち２を個のシンドロームＳｏ、Ｓｌ
、・・・、５２ｔｌをまず計算しなければならない。

各シンドロームは次式でケえられる。

Ｓｉ”ＩＯ”Ｘ＋α　’＋！２Ｃｘ　”＋　　・・・　
＋！ｎＱ　　ｎｉ（ｉ＝ｏ、１．川、２ｔ−１） このシンドロームがすべて“０”であれば、この符号語
には誤りなしと判定される。また１つでも“０″でなけ
れば、このシンドロームを使って誤り位置、誤り量を求
め、を個までの誤りを訂正することができる０本発明で
は訂正処理は無関係であり、ここでは説明しない。

〔従来の技術〕

従来のＥＣＣ作成及びシンドローム演算回路のブロック
構成を第８図に示す、一般にＥＣＣを付加したデータを
送る（または蓄積する）媒体は通信機器や光ディスク等
であり、データとしては“０″　　６１１″をシリアル
で取り扱う０例えば１バイト＝８ビツトの場合、まずＥ
ＣＣ作成では８ビツトのデータが入力シフトレジスタ８
１にパラレルロードされ、デマルチプレクサ８２によっ
てデータがＥＣＣ作成回路８３に送出されてＥＣＣが計
算される。１ブロツクの情報データがデマルチプレクサ
８２及びマルチプレクサ８５を介して順々に出力シフト
レジスタ８６にロードされ８→１ビツト変換（パラレル
→シリアル）して転送された後に１作成されたＥＣＣを
マルチプレクサ８′５で選択して同じ出力レジスタ８６
にロードして転送する。また、シンドローム演算では、
ＥＣＣを付加した１ブロツクの符号データをシフトレジ
スタ８１によって１→８ビツト変換（シリアル→パラレ
ル）した後デマルチプレクサ８２を介してシンドローム
演算回路８４でシンドロームが計算され誤り訂正処理が
なされる。

第９図にＥＣＣ作成回路回路を示す。

入力データ（情報多項式１（ｚ）の各係ａ）が最終段の
レジスタまで送られた後、その最高次数の係数（ａｈ−
＋）と（１）式の生成多項式Ｇ（りの各係数との積をと
って、各レジスタに格納されている情報多項式■（りの
係数値に加算（減算に相当）する、これによって、１回
の除算が（商多項式の最高次の係数が求まった）成立し
、これによって各レジスタに格納されている内容が１つ
ずつ移動していく、こうして順次以上の除算を繰返すこ
とにより商多項式Ｑ（りが求まり、最終段のレジスタに
転送されずに他のレジスタに残った値が剰余多項式の係
数になる。

このタイミング・チャートを第１０図に示す。

出力シフトレジスタ８６が除算結果の商多項式や剰余多
項式の係数を８ビツト出力した時点で一回の除算が行わ
れる。

第１１図にシンドローム演算回路及び第１２図にそのタ
イミングチャートを示す、第１１図では（５）式を変形
した Ｓｔ＝［・・１（ｉｎα’＋１１１−１）α１十！１ｌ
−２）　α１◆・−・◆ｘ１３ａ’＋ｘｏ　　　　　　
　（６） に従って２を個のシンドロームＳｏ”’　５２ｔ−１を
＃１〜＃２ｔの各部分で並列に計算される。ｌブＣ７７
りの最絆データが転、送された後に和回路の出力レジス
タに残った値がシンドロームになる。第１２図では入力
シフトレジスタに８ビツトのデータが満たされた時点で
１回のシンドローム演算が行われる。

〔発明が解決しようとする問題点〕

ところで、従来のｔ重誤り訂正符号のＥＣＣ作成回路８
３とシンドローム回路８４は第８図に示すように、符号
化、復号化という異なった処理内容から別々の回路で構
成されていた。符号化及び復号化において使用する積回
路は例えばＧＦ（２８）ｈで原始多項式Ｐ（冨）−！８
◆！４◆菫３◆ｘ２◆１の剰余を行う場合には第１３図
に示すようにＡＮＤゲート６４個、ＥＸＯＲゲート７７
個を必要とするものであるが、従来の符合化復号化回路
では第９図のＥＣＣ作成回路及び第１１図のシンドロー
ム演算回路で示すように各々２を個の積回路を使用する
ことになる。

従って従来の回路にあっては回路規模が非常に大きくな
るという問題点を有していた。

また第１０図及び第１２図のタイミング・チャートに示
すように入力レジスタにデータが満たされている場合以
外は待ち状態となり動作効率が悪いという問題点を有し
ていた。

そこで、本発明は以１の問題点を解決するためになされ
たものであり、簡単な回路構成により効率良く演算を行
うことのできるＲ５符号等の誤り訂正符号の符号化及び
復号化の回路を提供することを目的としてなされたもの
である。

〔問題点を解決するためのｆ段〕

以りの問題点を解決するため本発明は第１図に示すよう
に、所定の多項式の係数データを項毎に降べき順に順次
発生させる係数順次発生り段１と、入力する係数データ
を２ｔ個入力順に前段から後段の各段に項毎に桁移動可
能に格納する係数格納手段２と、係数順次発生手段ｌが
発生させた前記多項式の係数データと帰還させた前記係
数格納手段２の最後段から１段前に格納されている係数
データのどちらか一方を選択する入力選択手段６と、生
成多項式の係数データまたは根データを順次発生させる
生成多項式データ順次発生手段５と、当該発生手段５の
発生させたデータと係数格納１段２の最後段に格納され
ている係数データとの乗算を行う積回路３と、入力選択
手段６が選択したデータと積回路３の出力したデータと
を加算して前記格納手段２の最前段に順次送出する和回
路４とを設けたものである。

〔作用〕

本発明はＥＣＣ作成を行う場合には、入力多項式の係数
として情報データから作成された（２）式の情報多項式
の係数データ（ａｋｉｏａｋ−２・・・・、ａｌ、ａｏ
）を入力多項式の係数順次発生手段ｌが降べき順（次数
の大きいものから順に）に順次発生させる。入力選択手
段６は当該係数データ（ａｋ、＋、ａｋ？、−、ａｔ　
ｗａｏ　）を選択して順次和回路４に送出する０選択さ
れた係数データは初期イ４である係数格納１段２の最後
段に格納されている０と和回路４で加算された後係数格
納手段２の最後段から最前段に向けて降べきの順に順次
２を個分（（１）式の生成多項式の最大項数−１個分）
の係数データ（ａｋ−＋　、ａｋ、ｚ、・−、ａｋ−２
ｔ）が格納される。

すると、当該係数格納手段２の最後段に格納された最高
次数の係数データａｋ−１は、生成多項式データ順次発
生手段５が順次発生させた生成多項式の係数データ（ｇ
２ｔ−＋、ｇ２ｔ−ｚ、”°＊ｇ＋、ｇｏ）と積回路３
で降べき順に順次乗算され、その乗算結果ｇ２ｔ−１８
に−１，８２ｔ−２８に−１，”’　、ｇｌａｋ−１，
ｇｏａ、に−１が順次出力（２を個）される。

一方、係数格納手段２の最後段の１段手前に格納されて
いる係数データａｋ−２が読み出されて帰還され入力選
択手段６を介して選択され積回路３の出力結果ｇ２ｔ−
１８に−１と順次和回路４で加算されち該出力結果ｇ２
しＩａｋ−１”ａｋ−２は前記係数格納手段２の最前段
に向けて出力される。当該出力結果は係数格納手段２の
最後段の１段前に格納されているデータａｋ−２が読み
出されるタイミングに同期して格納手段２の最前段に格
納される。格納手段２の最後段の１段前にはａｋ−２が
読み出された後に次のデータａｋ−３が桁移動により格
納され、次の前述した乗算結果であるｇ２ｔ−２８に−
１と加算され当該加算結果ｇ２ｔ−２６に一１＋ａｋ−
３は格納手段２に格納される。

同時に桁移動によって最初に格納されていた情報多項式
の係数（ａｍ−＋、ａｍ−２．−、ａｍ−ｚｔ）と順次
入れ代わりながら格納手段ｚ内で繰り上がる。

こうして、同様の手順を繰り返すことにより係数格納手
段２に格納されいる最初の情報多項式の係数データ（２
を個）は和回路４の出力結果と完全に入れ代わる。この
段階で係数格納１段２に格納されている和回路４の全出
力結果は１桁移動して当該格納手段２の最後段に当該処
理が終了されるまで保持されていた最高次の係数データ
ａｋｌは当該出力結果の最高次数のものｇ２ｔ−１８に
一１＋ａｋ−２と入れ代えられることになる。その桁移
動により空白となった係数格納手段２の最前段には入力
多項式の係数データのうち生成多項式の前記処理によっ
て処理された次数側（２を個）分を除いた次の新たな次
数の係数データａｋ−２ｔ−１が係数順次発生手段１に
より発生して入力選択手段６によって選択されて格納補
充される。このようにして前記と同様の処理が順次繰り
返され、残余の入力多項式としての情報多項式の係数の
次数が生成多項式の最高次の次数（２ｔ）よりも小さく
なった場合に処理を中＋ｈ　Ｌ係数格納手段２に格納さ
れている多項式が剰余多項式となり、当該剰余多項式か
ら誤り訂正符号が得られる。

一方、シンドロームの作成を行う場合には、以下のよう
にする。

入力多項式の係数データとしては情報多項式に前記処理
により得られた誤り訂正符号を意味する剰余多項式を付
加した（４）式の符号多項式の係数データ（すなわち符
号語、ＩＱ、！ｌ、・・・、ｘｎ）であり、当該入力多
項式の係数データが降べきの順に順次発生手段１により
発生される。最初当該多項式の最高次の係数データＸｎ
は入力選択手段６により選択され第４図に示すタイミン
グで係数格納手段２レジスタ１１．１２の各段に順次格
納され。

レジスタ１２に格納された係数データは生成多項式デー
タ順次発生手段５により降べきの順に順次発生した生成
多項式の根データ（α２ト１．・・・。

α２．α、１）と積回路３で乗算が行われその積α２ｔ
−１菫ｎ、・・・、α２！ｎ、α！ｎ、　１冨ｎが和回
路４に順次送出される。和回路４では係数順次発生手段
ｌが発生させた入力多項式としての符号多項式の次の次
数の係数データＩｎ−１との加算が行われる。和回路４
の出力結果α２ｔ−１，ｎ÷！ｎ−１＋・・・。

α２菫ｎ　＋　！　ｎ　−１＋　ａｘｎ◆Ｉｎ−＋、　
Ｉ　Ｉｎ÷冨ｎ−１は係数格納手段２の各段に各々格納
される。格納された当該出力結果は再び読み出されて積
回路３に送出され生成多項式データ順次発生手段５によ
り次に発生された生成多項式の根データ（α２ｔ−１，
・・・、α２゜α、１）と順次乗算されて和回路４に送
出され、符号多項式の次のデータ！ｎ−２と各々加算さ
れる。

このようにして同様の手順が符号長ｎ＠綴り返される。

こうして、係数格納手段の各段にシンドローム多項式の
各係数である２を個のシンドロームＳ　Ｏ＋　Ｓ　ｌ　
＊・・・、Ｓ２　ｔ　−１が得られることになる。

〔実施例〕

次に本発明に係る実施例を説明する。

第２図に第１の実施例を示す。

本実施例は４バイト訂正Ｒ３符号（ｔ−４）のＥＣＣ作
成及びシンドローム演算回路を示す。

本実施例は主として係数順次発生手段ｌ、係数格納手段
２．ａ回路３、和回路４．生成多項式発生手段５及び入
力選択手段６から構成されている。

係数順次発生手段ｌは入力多項式の係数データを項毎に
順次降べき、順に発生させるものであって、シフト書レ
ジスタ１７及びレジスタ１９から構成されている。シフ
ト・レジスタ１７はシリアルに入力した係数データをパ
ラレルに出力する直並列変換を所定のタイミングで行う
ものである。

係数格納手段２は入力多項式の係数データを順次項毎に
桁移動が可能となるように格納するものであり、パイプ
ライン・レジスタ１１．１２から構成され、この例では
合計８段（すなわちｔ＝４の４バイト訂正の場合には生
成多項式の次数は２ｔ＝８であるから）のレジスタが用
いられ、レジスタ１２はレジスタｉｔの最後段のものと
直列に接続され入力多項式の最高次の次数の係数データ
を格納するものである。

積回路３に相当する積回路１３は生成多項式データ順次
発生手段５が発生させた生成多項式の係数データまたは
根データのどちらか一方とレジスタ１２に格納されてい
る係数データとの乗算を行うものである。

和回路４に相当する和回路１４は積回路１３の出力結果
と入力選択手段６としてのマルチプレクサ１６が選択し
たものとの加算を行うものである。

・　生成多項式・データ順次発生手段５は生成多項式の
係数データと生成多項式の根データとを選択するマルチ
プレクサ１５を有している。

入力選択手段６に相当するマルチプレクサ１６はレジス
タ１９に格納されている内容またはレジスタ１１の最後
段に格納されている内容を選択して和回路１４に送出す
るものである。

またマルチプレクサ２０はレジスタ１２またはレジスタ
１９に格納されている内容を選択してレジスタ１８に送
出するものである。

レジスタ１８はデータをパラレルからシリアルにすなわ
ち、並直列変換を行ってデータを転送するシフトレジス
タである。

次に本実施例に係る回路の動作を第３．４図に示したタ
イミングＯチャートに基づいて説明する。

本回路を用いてＥＣＣの作成を行う場合には、第３図に
示すように、時刻ｔｏにおいてＥＣＣの対象となる情報
多項式の係数データ（”　＊　−Ｉ　Ｊ　ａ　ｋ−２１
・・・＋ａｌ　、ａＱ　）をシリアルに係数順次発生手
段２としてのレジスタ１７に降べき順に入力させ、パラ
レルに出力しレジスタ１９に一旦格納される９時刻ｔ１
でその入力データが出力レジスタ１８にロードされる。

８→ｌビツトにパラレルからシリアルに変換されて出力
され、光ディスク等の記憶媒体に格納される。その間を
利用して時刻ｔ１から時刻ｔ３までに初期値として既に
レジスタ１２に格納されている“Ｏ″と、生成多項式デ
ータ順次発生手段５としてのマルチプレクサ１５が選択
した生成多項式の係数データｇ１〜ｇｏとの乗算を積回
路１３によって第３図に示すタイミングで行われるので
、最初は積回路３の出力結果はＯであり、その出力結果
を和回路１２で加算しても係数順次発生手段ｌが発生さ
せた８個（２ｔ−８）の係数データ（ａｋ−１ｅａｋ−
２ｅ””ｏａｋ−８）は変化なくそのまま係数格納手段
２に順次格納される。こうして一旦係数データが係数格
納手段２に降べき順に生成多項式の最大項数−１個（８
個）格納された後に、以上述べた処理が再び繰り返され
、積回路１３によりレジスタ１２に格納されている最高
次数の係数データａｋ−１とマルチプレクサ１５が選択
した生成多項式の係数データ８１〜ｇｏとの乗算が行わ
れ当該出力結果ａｋ−１ｇ７．ａｋ−１８６１”’　、
ａｋ−１ｇｏと入力選択手段６としてのマルチプレクサ
１６が選択したレジスタ１１に既に格納されている情報
多項式の係数データａｋ、２．ａｋ−３，・・・ａｋｉ
と降べき順に順次和回路１４によッテ加算し、加算結果
ａｋ−１８７”ａｋ−、’、ａｋ　１ｇ６＋ａｈ−３ｓ
−、ａｈ−＋ｇｏ＋ａｂ８ｔ−順次係数格納手段２に係
数データａｋｉ、ａｋ−Ｌ・・・、ａｋ８と桁移動によ
り順次入れ換えながら格納する。こうして、係数格納−
Ｌ段２としてのレジスタ１１に格納されている係数デー
タについての前記処理がｇｏ付近まで終了した段階で、
時刻ｔ２でマルチプレクサ１６の出力を順次レジスタ１
９に格納されている新たな係数データａｋ−９，・・・
、ａｋ−１６の出力に切り換える。

時刻ｔ３ではレジスタ１２に格納されている前記処理結
果の係数データａｋ−１ｇ７＋ａｋ−２，ａｋ−１８６
”ａｋ−３゜・・・、ａｋ−１，１＋ａｋ−８のうち、
レジスタ１１の最後段に格納されていた出力結果ａｋ−
１ｇ７”ａｋ−２，をレジスタ１２に移動して格納し、
前に格納されてあった係数データａｋ−１と入れ換え、
同時に桁移動により空白となった係数格納手段２の最前
段に前述した新たな係数データａｋ−９が格納される。

こうして同様の手順を繰り返すことにより、残余の入力
多項式の係数の次数が生成多項式の最高次の次数よりも
小さくなった場合に処理を中止しレジスタ１１の各段に
格納されている係数データを係数とする多項式が剰余多
項式となり、当該剰余多項式に基づいて誤り訂正符号と
してのＲ３符号を得ることができる。

一方、シンドロームを得るには第４図に示すように、時
刻ｔｏで入力多項式順次発生出力手段２としてのシフト
・レジスタ１７に光ディスク等の記憶媒体から転送され
シリアルに入力した入力多項式としての情報データにＲ
５符号を付加された符号多項式の係数データ、すなわち
符号語（冨ｎｊｎ−１，””　、ｘｏ　：　ｎ＊２１．
ｍ−８）が１バイト（＝８ビット）毎にパラレルに順次
出力されレジスタ１９に格納される。その間を利用して
時刻ｔ１がら　ｔ２までに最初にＩｎが第４図に示すタ
イミングでレジスタ１１．１２の各段に格納され生成多
項式データ順次発生手段５としてのマルチプレクサ１５
が選択した生成多項式の根α１．・・・、αＧとの積が
前記タイミングで各々積回路１３により行われ、当該出
力結果α１！ｏ、・・・、αＯＩｌ＋ｎは、係数順次発
生手段ｌとしてのレジスタ１９から出力された次の新た
な係数データＩＱ−１と各々和回路１２で加算され、そ
の出力結果としてα７ｘｎ÷Ｉｎ−Ｉｔ・・・、α’Ｉ
ｎ”Ｉｎ−１が得られる。こうして以Ｅの手順をｎ回繰
り返すことにより、（６）式で示したようなシンドロー
ムＳ７＝［・・・（（！。α”Ｋ　ｎ　Ｉ）ａ　　’＋
ｚｎ−２’１　　　ａ　　’＋−−−＋ｘ１１ａ　　’
　　＋！０　　、　　Ｓ６＝［−（（１゜α　も÷！ｎ
−＋）　　ａ　　６＋ｘｎ−２）　　ａ　　ｂ＋・−＋
ｘ（Ｊａ　　６　　＋！Ｏ、Ｓ５゜・・・、Ｓｏがレジ
スタ１１．１２の各段に得られることになる。

次に第２の実施例を第５図に基づいて説明する０本実施
例は８バイト訂正Ｒ３符号にょるＥＣＣ作成及びシンド
ロームの作成を行うものである０本実施例は第１の実施
例と異なりレジスタを単に直列に接続するのではなく処
理の速度を高めるため４バイトずつ並列に処理するよう
にしているものである。

すなわち、本実施例では、係数順次発生手段１．８１〜
ｇｏ、α１〜αＯについて処理する部分５０及びｇｌｓ
〜ｇ８．α１５〜α８について処理する部分５１並びに
これらの部分を接続するマルチプレクサ５２等のその他
の部分から主として構成されている。

ｇ１〜ｇｏｔα１〜α０について処理する部分５０は入
力選択手段６としてのマルチプレクサ２６、和回路４に
相当する和回路２４、係数格納手段２としてののレジス
タ２１，２２、積回路３に相当する積回路２３、生成多
項式データ順次発生手段５としてのマルチプレクサ２５
から構成される。

但し本実施例は第１の実施例と異なりマルチプレクサ５
２を介してｇ１５〜ｇ８．α１５〜α８について処理す
る部分５１と接続され、当該部分５１からの出力とレジ
スタ２２からの出力とを選択して積回路２３に人力する
ことができるようにしている。

ｇ１５”’ｇ８＋　α１５〜α８について処理する部分
５１は同様にマルチプレクサ３６．和回路４に相当する
和回路３４、係数格納手段２に相当するレジスタ３１，
３２、積回路３に相当する積回路３３及び生成多項式デ
ータ順次発生手段５に相当するマルチプレクサ３５から
構成されている。その他人力レジスタ２７出力レジスタ
２８及びマルチプレクサ３０を有する。

本実施例は次のように動作する。

本実施例はＥＣＣの作成をする場合においては第１の実
施例と異なり１ｇ１５〜ｇ８についての処理を行うに際
して、より下位の次数に相当する８７〜ｇｏについての
係数データや処理結果を使用する必要がある場合がある
。すなわち第１回目の除算を行う場合にはレジスタ２２
に格納されている前記部分５０で取り扱う情報多項式の
最高次数の係数データは前記部分５１においての処理に
続いて必要となり、読み出されてマルチプレクサ３６を
介して和回路３４に入力される。また、ｇ１〜ｇｏにつ
いて処理をする場合にもｇ１５〜ｇ８についての処理結
果が必要となる場合があり、この場合にはマルチプレク
サ５２を介してレジスタ３２の内容が部分５０の積回路
２３に出力される。この動作は第６図のタイミング・チ
ャートに示すように時刻ｔ２においてなされる。このよ
うな接続を行う点が従来と異なる。

一方、シンドロームの作成を行う場合においては生成多
項式の根データαｌ〜αＯを処理する部分５０と根デー
タα１５〜α８を処理する部分５１との処理の接続に関
しても同様に接続することができる。こうして本実施例
においては第７図及び第８図のタイミング・チャートに
示すように同時に処理を行うので処理時間が短縮される
ことになる。

〔発明の効果〕

こうして１本発明によればＥＣＣの作成及びシンドロー
ムの作成を同一の回路構成で達成することができるので
回路規模が縮小化され低価格及び高速に処理することが
できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は第１の実施
例に係るブロック図、第３図は第１の実施例に係るＥＣ
Ｃ作成のタイミング・チャート、第４図は第１の実施例
に係るシンドローム作成のタイミング・チャート、第５
図は本発明の第２の実施例に係るブロック図、第６図は
第２の実施例に係るＥＣＣ作成のタイミング・チャート
、第７図は第２の実施例に係るシンドローム作成のタイ
ミング・チャート、第８図は従来例に係るブロック図、
第９図は従来例に係るＥＣＣ作成回路を示すブロック図
、第１０図はＥＣＣ作成回路のタイミング・チャート、
第１１図は従来例に係るシンドローム演算口を第１２図
従来例に係るシンドローム演算回路めタイミング・チャ
ート、第１３図はＣＦ（２８）上での８　Ｘ　８Ｍ回路
を示す図である。 １・・・係数順次発生手段 ２・・・係数格納手段 ３・・・積回路 ４・・・和回路 ５・・・生成多項式データ順次発生手段６・・・入力選
択手段 定θ目の辱埋ブＯ・−／７図 第１図

Claims (1)

1. 【特許請求の範囲】 所定の多項式の係数データを項毎に降べき順に順次発生
   させる係数順次発生手段（１）と、入力する係数データ
   を２ｔ個入力順に前段から後段の各段に項毎に桁移動可
   能に格納する係数格納手段（２）と、 係数順次発生手段（１）が発生させた前記多項式の係数
   データと帰還させた前記係数格納手段（２）の最後段か
   ら１段前に格納されている係数データのどちらか一方を
   選択する入力選択手段（６）と、 生成多項式の係数データまたは根データを順次発生させ
   る生成多項式データ順次発生手段（５）と、 当該発生手段（５）の発生させたデータと係数格納手段
   （２）の最後段に格納されている係数データとの乗算を
   行う積回路（３）と、 入力選択手段（６）が選択したデータと積回路（３）の
   出力したデータとを加算して前記格納手段２の最前段に
   順次送出する和回路（４）とを設けたことを特徴とする
   ｔ重誤り訂正符号符号化復号化回路。