JPS6315896Y2 - - Google Patents
Info
- Publication number
- JPS6315896Y2 JPS6315896Y2 JP5440578U JP5440578U JPS6315896Y2 JP S6315896 Y2 JPS6315896 Y2 JP S6315896Y2 JP 5440578 U JP5440578 U JP 5440578U JP 5440578 U JP5440578 U JP 5440578U JP S6315896 Y2 JPS6315896 Y2 JP S6315896Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fluorescent display
- time
- display tube
- filament
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001934 delay Effects 0.000 claims description 2
- 101000932478 Homo sapiens Receptor-type tyrosine-protein kinase FLT3 Proteins 0.000 description 3
- 102100020718 Receptor-type tyrosine-protein kinase FLT3 Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101100335081 Mus musculus Flt3 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 208000003580 polydactyly Diseases 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】
本考案は蛍光表示管式表示装置の表示回路に係
り、蛍光表示管（以下FLTという）のフイラメ
ントに電圧を印加した時点から所定時間後に
FLTを表示させる構成とすることにより、表示
素子を瞬間的に所定輝度を以て発光せしめ得る表
示回路を提供することを目的とする。
り、蛍光表示管（以下FLTという）のフイラメ
ントに電圧を印加した時点から所定時間後に
FLTを表示させる構成とすることにより、表示
素子を瞬間的に所定輝度を以て発光せしめ得る表
示回路を提供することを目的とする。
従来のFLT式デジタル時計は、時刻表示素子
を視るために第２図Ａに示す如くある時刻t0にて
スイツチを操作してFLTのフイラメントに電圧
を印加した際、FLTのフイラメントは所定温度
になる迄にある一定の時間を必要とするため、時
刻表示素子は同図Ｂに示す如く時刻t0より漸次増
光して一定時間後に所定輝度に達する。このため
従来のFLT式デジタル時計のFLTの表示開始状
態は不自然であり、視にくい等の欠点があつた。
を視るために第２図Ａに示す如くある時刻t0にて
スイツチを操作してFLTのフイラメントに電圧
を印加した際、FLTのフイラメントは所定温度
になる迄にある一定の時間を必要とするため、時
刻表示素子は同図Ｂに示す如く時刻t0より漸次増
光して一定時間後に所定輝度に達する。このため
従来のFLT式デジタル時計のFLTの表示開始状
態は不自然であり、視にくい等の欠点があつた。
本考案は上記欠点を除去したものであり、以下
図面と共にその一実施例について説明する。
図面と共にその一実施例について説明する。
第１図に示す実施例において、発振器、分周
器、カウンタ、デコーダ、ドライバ等よりなる時
刻表示素子駆動回路１は電源＋Ｂよりの電圧を印
加され、周知の動作により各桁の表示素子中所定
のセグメントに対応して時刻表示用信号がとり出
されてアンド回路２の一方の端子に供給される。
器、カウンタ、デコーダ、ドライバ等よりなる時
刻表示素子駆動回路１は電源＋Ｂよりの電圧を印
加され、周知の動作により各桁の表示素子中所定
のセグメントに対応して時刻表示用信号がとり出
されてアンド回路２の一方の端子に供給される。
ここで、時刻表示素子を発光させる際、第２図
Ａに示す時刻t0でスイツチＳ（自動車時計の場合
はイグニツシヨンスイツチに連動したスイツチ或
いはFLT専用のマニユアルスイツチ）を閉成す
ると、FLT３のフイラメント４に電圧が印加さ
れてフイラメント４が加熱されると共に、遅延回
路５に電圧が印加される。この際、遅延回路５の
遅延時間をFLT３のフイラメント４の電圧印加
時t0からフイラメント４が所定温度になり熱電子
を十分に放出する迄に要する時間に略等しく選定
しておけば、遅延回路５からフイラメント４が所
定温度に至つた時点t1で電圧がとり出されてアン
ド回路２の他方の端子に供給される。
Ａに示す時刻t0でスイツチＳ（自動車時計の場合
はイグニツシヨンスイツチに連動したスイツチ或
いはFLT専用のマニユアルスイツチ）を閉成す
ると、FLT３のフイラメント４に電圧が印加さ
れてフイラメント４が加熱されると共に、遅延回
路５に電圧が印加される。この際、遅延回路５の
遅延時間をFLT３のフイラメント４の電圧印加
時t0からフイラメント４が所定温度になり熱電子
を十分に放出する迄に要する時間に略等しく選定
しておけば、遅延回路５からフイラメント４が所
定温度に至つた時点t1で電圧がとり出されてアン
ド回路２の他方の端子に供給される。
これにより、アンド回路２からは上記時刻t1に
て瞬時的に変化する信号がとり出されてFLT３
のプレート６に供給され、FLT３の時刻表示素
子は第２図Ｃに示す如く、時刻t1で初めて発光す
る。従つて、時刻表示素子は従来のように漸次増
光しながら発光することはなく、時刻t1で瞬間的
に所定輝度を以て発光し得、従来の時計に比して
観察者に極めて自然な感覚を与え得る。
て瞬時的に変化する信号がとり出されてFLT３
のプレート６に供給され、FLT３の時刻表示素
子は第２図Ｃに示す如く、時刻t1で初めて発光す
る。従つて、時刻表示素子は従来のように漸次増
光しながら発光することはなく、時刻t1で瞬間的
に所定輝度を以て発光し得、従来の時計に比して
観察者に極めて自然な感覚を与え得る。
なお、駆動回路１、アンド回路２及び遅延回路
５はLSIの内部に組込むが、遅延回路５の遅延時
間を設定する素子例えばコンデンサや抵抗等を
LSIの外部に接続し、これを適宜調整し得るよう
にすれば、素子の発光時刻t1を適宜設定し得、便
利である。
５はLSIの内部に組込むが、遅延回路５の遅延時
間を設定する素子例えばコンデンサや抵抗等を
LSIの外部に接続し、これを適宜調整し得るよう
にすれば、素子の発光時刻t1を適宜設定し得、便
利である。
又、本考案はFLT式デジタル時計に限定され
ることはなく、FLTを用いた表示装置に同様に
適用し得る。
ることはなく、FLTを用いた表示装置に同様に
適用し得る。
上述の如く、本考案になるFLT式表示装置の
表示回路は、電源とFLTのフイラメントとの間
に接続されFLTを点灯及び消灯させるためのス
イツチと、蛍光表示管を表示駆動する駆動回路の
出力と蛍光表示管のプレートとの間に接続された
論理回路と、スイツチと論理回路の一方の入力と
の間に接続され、このスイツチの閉成によるフイ
ラメント電圧印加時からFLTのフイラメントが
熱電子が充分放出する所定温度に至る迄の時間論
理回路を介してFLTのプレートに印加する電圧
を遅延させかつ瞬時的に変化させる遅延回路とよ
りなるフイラメント電圧印加時から上記遅延回路
による遅延時間後に論理回路を介してFLTを瞬
時的に所定輝度で表示させる構成としているた
め、表示素子は従来のように漸次増光しながら発
光することはなく、スイツチ閉成時からある時間
後に瞬間的に所定輝度を以て発光し得、従来のも
のに比して観察者に自然な感覚を与え得、視易
く、又、論理回路を用いているので蛍光表示管式
デジタル時計等において多桁表示を行ない得、
IC化し易く、更に、遅延回路を論理回路の一方
の入力端子に信号を与えることに用いているた
め、遅延回路にタイマを用いた場合タイマ自体も
小電力でよく、このためにIC化し易い等の特長
を有する。
表示回路は、電源とFLTのフイラメントとの間
に接続されFLTを点灯及び消灯させるためのス
イツチと、蛍光表示管を表示駆動する駆動回路の
出力と蛍光表示管のプレートとの間に接続された
論理回路と、スイツチと論理回路の一方の入力と
の間に接続され、このスイツチの閉成によるフイ
ラメント電圧印加時からFLTのフイラメントが
熱電子が充分放出する所定温度に至る迄の時間論
理回路を介してFLTのプレートに印加する電圧
を遅延させかつ瞬時的に変化させる遅延回路とよ
りなるフイラメント電圧印加時から上記遅延回路
による遅延時間後に論理回路を介してFLTを瞬
時的に所定輝度で表示させる構成としているた
め、表示素子は従来のように漸次増光しながら発
光することはなく、スイツチ閉成時からある時間
後に瞬間的に所定輝度を以て発光し得、従来のも
のに比して観察者に自然な感覚を与え得、視易
く、又、論理回路を用いているので蛍光表示管式
デジタル時計等において多桁表示を行ない得、
IC化し易く、更に、遅延回路を論理回路の一方
の入力端子に信号を与えることに用いているた
め、遅延回路にタイマを用いた場合タイマ自体も
小電力でよく、このためにIC化し易い等の特長
を有する。
第１図は本考案になる蛍光表示管式表示装置の
表示回路の一実施例の回路図、第２図Ａ〜Ｃは従
来の蛍光表示管式デジタル時計及び本考案表示回
路の一実施例の動作を説明するためのフイラメン
ト印加電圧及び蛍光表示管の輝度を表わす図であ
る。 １……時刻表示素子駆動回路、２……アンド回
路、３……蛍光表示管、４……フイラメント、５
……遅延回路、６……プレート、Ｓ……スイツ
チ。
表示回路の一実施例の回路図、第２図Ａ〜Ｃは従
来の蛍光表示管式デジタル時計及び本考案表示回
路の一実施例の動作を説明するためのフイラメン
ト印加電圧及び蛍光表示管の輝度を表わす図であ
る。 １……時刻表示素子駆動回路、２……アンド回
路、３……蛍光表示管、４……フイラメント、５
……遅延回路、６……プレート、Ｓ……スイツ
チ。
Claims (1)
- 電源と蛍光表示管のフイラメントとの間に接続
され該蛍光表示管を点灯及び消灯させるためのス
イツチと、上記蛍光表示管を表示駆動する駆動回
路の出力と上記蛍光表示管のプレートとの間に接
続された論理回路と、上記スイツチと該論理回路
の一方の入力との間に接続され、上記スイツチの
閉成によるフイラメント電圧印加時から上記蛍光
表示管のフイラメントが熱電子を充分放出する所
定温度に至る迄の時間上記論理回路を介して上記
蛍光表示管のプレートに印加する電圧を遅延させ
かつ瞬時的に変化させる遅延回路とよりなり、上
記フイラメント電圧印加時から上記遅延回路によ
る遅延時間後に上記論理回路を介して上記蛍光表
示管を瞬時的に所定輝度で表示させるよう構成し
た蛍光表示管式表示装置の表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5440578U JPS6315896Y2 (ja) | 1978-04-24 | 1978-04-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5440578U JPS6315896Y2 (ja) | 1978-04-24 | 1978-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54157557U JPS54157557U (ja) | 1979-11-01 |
| JPS6315896Y2 true JPS6315896Y2 (ja) | 1988-05-06 |
Family
ID=28948902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5440578U Expired JPS6315896Y2 (ja) | 1978-04-24 | 1978-04-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315896Y2 (ja) |
-
1978
- 1978-04-24 JP JP5440578U patent/JPS6315896Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54157557U (ja) | 1979-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4120036A (en) | Time information correction in combination timepiece and calculator | |
| US4059955A (en) | One button digital watch and method of setting the display | |
| US4529322A (en) | Booster circuit for electronic watch elements | |
| US4011516A (en) | Frequency correction arrangement | |
| JPS6347002B2 (ja) | ||
| US4147021A (en) | Electronic watch having an alarm means | |
| US4241278A (en) | Indicator device with vacuum fluorescence elements | |
| US4123896A (en) | Digital electronic timepiece | |
| JPS6315896Y2 (ja) | ||
| US5027686A (en) | Electronic metronome equipped with subtraction timer | |
| US4073131A (en) | Time-setting and displaying mode control circuit for an electronic timepiece | |
| US4131864A (en) | Low voltage compensator for power supply in a complementary MOS transistor crystal oscillator circuit | |
| JPS61139776A (ja) | 光電スイツチ | |
| JPH0613012Y2 (ja) | 自動車用時計の輝度調整回路 | |
| JP3287444B2 (ja) | リモコン装置 | |
| JPS6145510Y2 (ja) | ||
| JPS6130234Y2 (ja) | ||
| JPH0317351Y2 (ja) | ||
| JPS60140295A (ja) | 制御装置 | |
| US4182113A (en) | Electronic time keeping device with time-shared timing indicator | |
| JPS5824232Y2 (ja) | 時刻修正装置 | |
| JPS5812155Y2 (ja) | 時限パルス発生装置 | |
| JP2687381B2 (ja) | カメラ用データ写し込み装置 | |
| JP2519957B2 (ja) | カメラ | |
| JPS6324476Y2 (ja) |