JPS63161694A - 印刷抵抗付き回路基板の製造方法 - Google Patents

印刷抵抗付き回路基板の製造方法

Info

Publication number
JPS63161694A
JPS63161694A JP61307795A JP30779586A JPS63161694A JP S63161694 A JPS63161694 A JP S63161694A JP 61307795 A JP61307795 A JP 61307795A JP 30779586 A JP30779586 A JP 30779586A JP S63161694 A JPS63161694 A JP S63161694A
Authority
JP
Japan
Prior art keywords
circuit board
printed
resistor
circuit
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61307795A
Other languages
English (en)
Inventor
佐藤 晃郎
牛込 雅夫
松井 泰雄
重徳 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Sumitomo Bakelite Co Ltd
Original Assignee
NEC Corp
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Sumitomo Bakelite Co Ltd filed Critical NEC Corp
Priority to JP61307795A priority Critical patent/JPS63161694A/ja
Publication of JPS63161694A publication Critical patent/JPS63161694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は銅張樹脂積層板から成る回路面に印刷によって
形成する抵抗素子に関するものである。更に詳しくは電
子機器として厳しい環境下におかれても、従来にない優
れた耐湿・耐水性および耐熱性を有する信頼性の高い印
刷抵抗付き回路基板に関するものである。
(従来技術) 従来、印刷抵抗付き回路基板は■直接銅回路電極間に抵
抗ペーストを重ね印刷する方法、■銅回路電極上に銀ペ
ーストを重ね印刷し、次いで該i艮ペーストを介し抵抗
ペーストを印刷する方法、■銅回路電極間に該電極から
離れて抵抗ペーストを印刷しておき次いで該銅回路電極
と印刷抵抗間を銀ペーストによって接続させる方法およ
び■銅張樹脂積層板を用いずに樹脂積層板上に直接銀ペ
ーストまたは銅ペーストで回路を形成した後に電極間に
抵抗ペーストを印刷する方法等種々の方法が知られてい
る。   ′ しかしながら、これらの従来の方法によって得られる印
刷抵抗付き回路基板は耐湿・耐水性や耐熱性が悪く、信
頼性に非常に欠けるものしか得られない。
これらの信頼性の試験として例えばプレッシャークツカ
ーテスト(125℃、100%RH12,3atm以下
PCTという)においては抵抗値が大きく変化するとと
もに抵抗値のバラツキが急速に増大し、高度の信頼性が
要求される半導体集積回路(以下ICという)搭載用回
路基板としては、殆ど採用されていないのが実状である
また、従来の銀ペーストを用いる方法は、銀ペーストを
用いる為に銅回路の電極間を広くとらなければならず回
路のFR細化ができにくくなり、さらにバイヤスを負荷
する信頼性試験においては導通抵抗の増加や、銀のマイ
グレーションによる回路のショート・断線が発生し易い
等の致命的欠陥があった。
(発明の目的) 本発明は従来の方法では得られなかった、極めて厳しい
環境条件下においても十分に安定な印刷抵抗素子をもっ
た印刷抵抗付き回路基板を得る方法を提供するものであ
り、その最終の目的とするところは益々高格度化・高信
顆性化する電子機器に使用することができる印刷抵抗付
き回路基板を提供することにある。
(発明の構成) 本発明は銅張樹脂積層板を通常のサブトラクティブ法に
よって回路加工し、次いで回路の電極間に、カーボンペ
ースト等の抵抗ペーストをスクリーン印刷して作成する
印刷抵抗付き回路基板の製造方法において、銅回路の電
極部において少なくとも抵抗ペーストとの重なる部分に
あらためて金メッキを施し、しかる後に抵抗ペーストを
スクリーン印刷層ることを特徴とする印刷抵抗付き回路
基板の製造方法に関するものである。
本発明において用いられるメッキは金メッキであり、こ
れらの金メッキは回路板の端子部の金メッキや、回路全
体に施す金メッキがあるが、これ等はいずれも回路銅箔
の酸化防止による保護が主たる目的であって回路基板に
形成される抵抗素子の性能が考慮されたものではない。
本発明者等は回路基板上に形成される抵抗素子の抵抗値
安定化をはかることに主眼をおき印刷抵抗付き゛回路基
板の製造方法を種々検討した結果、本発明に到達したも
のである。
即ち、回路基板に印刷によって形成する抵抗素子の性能
は、これに用いられる抵抗ペーストの性能、銅張樹脂積
層板の性能によっても抵抗値安定性に影響を受けると考
える。
しか1−ながらこれらの素材を種々選択した結果、抵抗
ペーストについては例えば樹脂系をエポキシ樹脂、フェ
ノール樹脂、ウレタン書脂やイミド(A脂と変えても信
頼性試験における抵抗値安定性に矢差なく、いずれもP
CTでは処理前の抵抗値に対して大きく変動する(30
〜50%)。同様に樹脂基板素材を紙基材フェノール樹
脂銅張積層板、ガラスクロス基材エポキシ樹脂銅張績層
板やガラスクロス基材ポリイミド樹脂銅張積層板と種々
変えてもPCTでは変化が大きく有志な差は見いだされ
なかった。
そこで本発明者等は電極部の構造に着目し、電極箔の表
面の洗浄や粗化によって電極部と抵抗ペースト界面にお
ける導通の安定化を計ったがPCTではこれ等は抵抗値
安定化には全く効果の無いことが解った。
そこで電極部に金メツ′キを施し、しかる後に抵抗ペー
ストをスクリーン印刷する方法が抵抗素子の抵抗値安定
性が非常に優れるという驚くべきことをみいだした。
この理由としては回路基板の組み立て工程や、その後の
過酷な環境情況のもとて抵抗ペーストと接する回路電極
が界面や、抵抗ペースト自体を通じて熱や水分と共にi
素が電極表面に到達しても金メッキ層表面は化学変化が
生ぜず、■酸化安定性に優れており、このために回路電
極面と抵抗ペースト間の導通安定性が極めて優れている
ためと考えられる。
これに対し金メッキのない銅箔表面そのままの場合や、
金メッキ以外の半田メッキ等を施した場合にはこれらの
電極表面が熱や水や酸素等によって化学変化により一部
不導体化や抵抗ペーストとの密着力の低下を起こすため
に導通安定性が低下し信頼性に欠けるものと考えられる
本発明において金メッキは、銀箔回路全体に金メッキを
施したものでも、必要部分のみに金メッキを施したもの
でも良い。又、金メッキの下地としてニッケルメッキを
施した後金メッキを施したものでも何等差し支えがなく
、むしろニッケルメッキの上に金メッキを施したものの
ほうがコスト等の問題から望ましい。
これらの金メッキは特にIC1i載用基板に印刷抵抗を
形成する場合には好適である。
即ち、ICを金線で直接樹脂回路基板に結線する場合、
IC搭載部分には金メッキが必要であり、これらを同時
に金メッキをすることができる。
又、金メッキに用いる金の純度は98%以上出あれば使
用可能であるが高純度である方が好適であり99.99
%以上であることが望ましい。
金メッキの厚さは0.05〜5μmであればよい。
又下地メッキとしてニッケルメッキをする場合は下地メ
ッキ層との合計の厚さが55μmを越えると、印刷抵抗
と電極部との重なり部分の段差が大きくなりすぎ、抵抗
にクラックが発生する原因となると同時に印刷で抵抗を
形成刷ることが難しくなる。又金メッキの厚さが0.0
5μm以下になると導通安定性が悪くなる欠点が生じる
このため金メッキ層の厚みは0.05〜5μm好ましく
は0.1〜3μmであることが望ましい。
(発明の効果) 本発明の方法によって製造された印刷抵抗付き回路基板
は、IC搭載用基板をはじめとして、各種の高精度・高
信頼性の電子線器用の回路基板として用いることができ
る。即ち印刷抵抗付き回路基板を用いて電子機器を組み
立てる工程、更には完成品の信頼性試験において従来の
方法により製造されたものは抵抗値が大幅に変動し、実
用に耐えなかったが本発明の方法によるものはPCTに
おいても抵抗値変動を高々10%以内に抑えることがで
きるため、従来は不可能比あったIC搭載用基板やアナ
ログ回路用基板として使用でき電子機器の高精度・高密
度化さらには高信頼性化が達成できるものである。
(、実施例) 実施例1 厚さ0.2mmのガラスクロス基材エポキシ樹脂銅張積
層板を通常のサブトラクティブ法によって加工し、回路
を形成した。この回路上全面に0.1μm(min)の
厚さの金メッキを施し所定の抵抗部にカーボンペースト
をスクリーン印刷し印刷抵抗1すき回路基板を作成した
抵抗サイズは幅1mm、長さ2mmであり抵抗値は7゜
6にΩであった。この印刷抵抗付き回路基板に各種の電
子部品を搭載する為の組み立て処理をした後PCTを行
い抵抗値変動を測定したところ7.2にΩであり、初期
の抵抗値に対する変化率は5.2%であり優れた抵抗値
安定性を有していた。
実施例2 厚さ0.6mmのガラスクロス基材エポキシ樹脂銅張積
層板の回路部の抵抗電極部及びIC搭載部を除き全面に
メッキレシストを印刷後スルファミン酸ニッケル浴でニ
ッケルメッキをおこない18μmのメッキ層を形成した
。更にこの上に純度99.99%以上の金メッキを行い
0.6μmのメッキ層を形成した。
次いでメッキレシストを剥離後、エツチングレジスト印
刷、エツチング、エツチングレジスト剥離によって部分
金メッキ付き回路基板を作成した。
所定の抵抗部にフェノール樹脂系カーボンペーストをス
クリーン印刷しさらに回路の必要部分にソルダーレジス
トを印刷し印刷抵抗付き回路基板を得た。この時3箇所
の抵抗値は11.05にΩ、8゜87にΩ、4.70に
Ωであった。この回路基板にICを搭載しく150℃・
60m1n>次いでチップコート(150°C−180
m1n>後、その池の部品を搭載(半田浴浸せき240
°C・10sec)を行ったところ、上記抵抗値は10
.48にΩ、8.54にΩ、4゜54にΩであり、さら
にPCTで32時間処理後の抵抗値はそれぞれ10.2
9にΩ、8.20にΩ、4.59にΩであった。組み立
て前の抵抗値に対する変化率は6.5%、7.5%、6
.6%であり極めて抵抗値が安定した優れた回路基板で
あった。
比較例1 実施例2と同様に0.6  のガラスクロス基材エポキ
シ樹脂銅張積層板を用い、抵抗を印刷するための電極部
はメッキ処理せずに銀箔に直接抵抗ペーストを印刷して
印刷抵抗付き回路基板を得た。
実施例2と同様の3箇所の抵抗値の初期値はそれぞれ1
1.62にΩ、9.01にΩ、4.88にΩであった。
このものを実施例2と同様に組み立て後PCT処理した
後の抵抗値は15.33にΩ、10.23にΩ、6.6
0にΩであり抵抗値の変化率はそれぞれ31゜9%、1
3゜5%゛、35.5%でありバラツキも大きく、抵抗
値安定性が悪くIC搭載用の抵抗けき回路基板としては
使用できないものであった。

Claims (3)

    【特許請求の範囲】
  1. (1)銅張樹脂積層板を通常のサブトラクティブ法によ
    って回路の電極間に、カーボンペスト等の抵抗ペースト
    をスクリーン印刷してなる印刷抵抗付き回路基板の製造
    方法において、回路基板の少なくとも印刷抵抗となる抵
    抗ペーストと接する印刷回路電極部をあらためて金メッ
    キを施し、次いで該金メッキ面に重ねて抵抗ペーストを
    スクリーン印刷する事を特徴とする印刷回路付き回路基
    板の製造方法。
  2. (2)金メッキが2層構造であり、1層目がニッケルメ
    ッキであり、その上に2層目として金メッキを施してな
    る特許請求の範囲第1項記載の印刷抵抗付き回路基板の
    製造方法。
  3. (3)ニッケルメッキの厚みが0.1〜30μmであり
    、金メッキ層の純度が98%以上であり、かつ厚みが0
    .05〜5μmである特許請求の範囲第1項および第2
    項記載の印刷抵抗付き回路基板の製造方法。
JP61307795A 1986-12-25 1986-12-25 印刷抵抗付き回路基板の製造方法 Pending JPS63161694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61307795A JPS63161694A (ja) 1986-12-25 1986-12-25 印刷抵抗付き回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61307795A JPS63161694A (ja) 1986-12-25 1986-12-25 印刷抵抗付き回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS63161694A true JPS63161694A (ja) 1988-07-05

Family

ID=17973328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61307795A Pending JPS63161694A (ja) 1986-12-25 1986-12-25 印刷抵抗付き回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS63161694A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9724837B2 (en) 2008-07-14 2017-08-08 Avery Dennison Corporation Apparatus and process for cutting adhesive labels

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9724837B2 (en) 2008-07-14 2017-08-08 Avery Dennison Corporation Apparatus and process for cutting adhesive labels

Similar Documents

Publication Publication Date Title
JP4081052B2 (ja) プリント配線基板の製造法
KR100558507B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법
CN101467501A (zh) 印制电路板及该印制电路板的制造方法
US7453702B2 (en) Printed wiring board
US5814879A (en) Tape carrier device having an adhesive resin overcoat and a polyimide resin-based overcoat
US3850711A (en) Method of forming printed circuit
EP1082882B1 (en) Method of manufacturing resistors
JPS63161694A (ja) 印刷抵抗付き回路基板の製造方法
JPH04144190A (ja) 配線基板およびその製造方法
JPH114056A (ja) 印刷抵抗プリント配線板及びその製作方法
JP3630398B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JPH0573359B2 (ja)
JP2634592B2 (ja) 低抵抗付回路基板およびその製造法
JP2734184B2 (ja) Tab用テープキャリア
JP2002280699A (ja) プリント基板上の抵抗体形成方法
JPH0682908B2 (ja) 抵抗体付セラミック回路板の製造方法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPH01173778A (ja) 低抗体付きプリント配線板の製造方法
JPS6331101A (ja) 印刷抵抗体付プリント配線板
JPH08316601A (ja) 回路基板及びその製造方法
JPH10209593A (ja) 2層配線基板、及びその製造方法
JPH02260599A (ja) 多層基板の製造法
JP2000124571A (ja) ボンディング用プリント配線板
JPH0529535A (ja) 異方性導電膜の接続構造及び異方性導電膜の接続信頼性評価方法