JPS6316689A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6316689A JPS6316689A JP61161022A JP16102286A JPS6316689A JP S6316689 A JPS6316689 A JP S6316689A JP 61161022 A JP61161022 A JP 61161022A JP 16102286 A JP16102286 A JP 16102286A JP S6316689 A JPS6316689 A JP S6316689A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- buried
- compound semiconductor
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ｍ−ｖ族化合物半導体を動作領域、例えば発光、または
受光領域とした埋込構造を有する半導体装置において、
埋込層にＩＩ−ＶＩ族化合物半導体を用いることにより
、埋込層成長時に動作領域から埋込層へ導電にあずかる
不純物が拡散しても埋込層の抵抗値が低下することを抑
制する。
受光領域とした埋込構造を有する半導体装置において、
埋込層にＩＩ−ＶＩ族化合物半導体を用いることにより
、埋込層成長時に動作領域から埋込層へ導電にあずかる
不純物が拡散しても埋込層の抵抗値が低下することを抑
制する。
本発明は半導体装置、とくに発光、または受光装置の埋
込構造に関する。
込構造に関する。
現在、ｍ−ｖ族化合物半導体を動作領域、例えば発光、
または受光領域とした半導体装置は光通信システムに多
用されており、 ｌ μｍ帯用としてＩｎＰ ／１ｎＧａＡｓＰ系、０．
８ μｍ帯用としてＧａＡｓ／ＡｌＧａＡｓ系化合物半
導体が用いられている。
または受光領域とした半導体装置は光通信システムに多
用されており、 ｌ μｍ帯用としてＩｎＰ ／１ｎＧａＡｓＰ系、０．
８ μｍ帯用としてＧａＡｓ／ＡｌＧａＡｓ系化合物半
導体が用いられている。
従来、このような半導体装置の埋込層にｐｎ接合を形成
していた例が多かったが、接合容量を通じて無効電流が
流れ、半導体装置の高速化を阻害していた。
していた例が多かったが、接合容量を通じて無効電流が
流れ、半導体装置の高速化を阻害していた。
従って、漏れ電流と寄生容量を減少させるために埋込層
を高抵抗層で形成することが行われるようになった。
を高抵抗層で形成することが行われるようになった。
つぎに、半導体発光装置を例にとり従来例を説明する。
第６図は従来の埋込型半導体レーザの断面図である。
図は上記のＩｎＰ／ＩｎＧａＡｓＰ系レーザである。
図において、ｎ”−ＩｎＰ基板１上にクラッド一層とし
てｎ−ＴｎＰ層２、活性層としてアンドープのＴｎＧａ
ＡｓＰ層３、クラッド層としてｐ−ＩｎＰ層４、コンタ
クト層としてｐ’−１ｎＧａＡｓＰ層５を順次成長し、
発光部を残してメサエッチし、２度目の成長によリメサ
周辺に埋込層として高抵抗のｎ−ＩｎＰ層６′を形成す
る。
てｎ−ＴｎＰ層２、活性層としてアンドープのＴｎＧａ
ＡｓＰ層３、クラッド層としてｐ−ＩｎＰ層４、コンタ
クト層としてｐ’−１ｎＧａＡｓＰ層５を順次成長し、
発光部を残してメサエッチし、２度目の成長によリメサ
周辺に埋込層として高抵抗のｎ−ＩｎＰ層６′を形成す
る。
上記半扉体層構造の表面に、絶縁層として二酸化珪素（
ＳｉＯｚ）層７を被着し、活性層上を開口してｎ側電極
としてチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）層８と、
基板裏面にｎ側電極として金ゲルマニウム／金（ＡｕＧ
ｅ／Ａｕ）層９を形成する。
ＳｉＯｚ）層７を被着し、活性層上を開口してｎ側電極
としてチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）層８と、
基板裏面にｎ側電極として金ゲルマニウム／金（ＡｕＧ
ｅ／Ａｕ）層９を形成する。
埋込層として、従来例で説明したＩｎＰ／ＩｎＧａＡｓ
Ｐ系では高抵抗のＩｎＰを、一方ＧａＡｓ／ＡｌＧａＡ
ｓ系では高抵抗のＡｌＧａＡｓを用いて検討されている
が、■−■族の動作領域に用いているドーパントの内、
亜鉛（Ｚｎ）、カドミウム（Ｃｄ）等の■族のｐ型ドー
パントが埋込成長（ＩｎＰ／ ＩｎＧａＡｓＰ系で約６
００℃、ＧａＡｓ／ＡｌＧａＡｓ系で８００℃近くの温
度が加わる）時に埋込層に拡散するために、本来の高抵
抗が損なわれるという欠点があった。
Ｐ系では高抵抗のＩｎＰを、一方ＧａＡｓ／ＡｌＧａＡ
ｓ系では高抵抗のＡｌＧａＡｓを用いて検討されている
が、■−■族の動作領域に用いているドーパントの内、
亜鉛（Ｚｎ）、カドミウム（Ｃｄ）等の■族のｐ型ドー
パントが埋込成長（ＩｎＰ／ ＩｎＧａＡｓＰ系で約６
００℃、ＧａＡｓ／ＡｌＧａＡｓ系で８００℃近くの温
度が加わる）時に埋込層に拡散するために、本来の高抵
抗が損なわれるという欠点があった。
これに反して、錫（Ｓｎ）、テルル（Ｔｅ）、硫黄（Ｓ
）等の■族のｎ型ドーパントはあまり動かない。
）等の■族のｎ型ドーパントはあまり動かない。
上記問題点の解決は、ｍ−ｖ族化合物半導体よりなる動
作領域に接して、埋込層としてｎ−ｖｔ族化合物半導体
層を形成してなる半導体装置により達成される。
作領域に接して、埋込層としてｎ−ｖｔ族化合物半導体
層を形成してなる半導体装置により達成される。
埋込層のエピタキシャル成長を可能にするために、埋込
層は動作領域の結晶と格子定数を合わせて整合させるこ
とが必要である。
層は動作領域の結晶と格子定数を合わせて整合させるこ
とが必要である。
前記ｍ−ｖ族化合物半導体がＴｎＧａＡｓＰ系半導体で
ある場合に対して、前記Ｉ［−ＶＩ族化合物半導体とし
て ＺｎＸ１−ｙｃｄ＋−ｘＳｅｙＴｅ＋−ｙ （０≦Ｘ≦
１． Ｏ≦ｙ≦１）、もしくは ＺｎｕＣｄＩ−ｕｓｙｓｅｌ−ｖ （０≦Ｕ≦１．０≦
Ｖ≦１）が格子整合可能な組成を有する。
ある場合に対して、前記Ｉ［−ＶＩ族化合物半導体とし
て ＺｎＸ１−ｙｃｄ＋−ｘＳｅｙＴｅ＋−ｙ （０≦Ｘ≦
１． Ｏ≦ｙ≦１）、もしくは ＺｎｕＣｄＩ−ｕｓｙｓｅｌ−ｖ （０≦Ｕ≦１．０≦
Ｖ≦１）が格子整合可能な組成を有する。
また、前記ｍ−ｖ族化合物半導体がＡｌＧａＡｓ系半導
体である場合に対して、前記ｎ−ＶＩ族化合物半導体と
して ＺｎｕＣｄＩ−ｕＳｖＳｅ＋−ｖ （０≦Ｕ≦１，０≦
Ｖ≦１）が格子整合可能な組成を有する。
体である場合に対して、前記ｎ−ＶＩ族化合物半導体と
して ＺｎｕＣｄＩ−ｕＳｖＳｅ＋−ｖ （０≦Ｕ≦１，０≦
Ｖ≦１）が格子整合可能な組成を有する。
本発明は、
■ ＩＩ−ＶＩ族化合物半導体はｍ−ｖ族化合物半導体
と同じ閃亜鉛鉱型の結晶構造をもつものが多く、格子整
合可能な組成の化合物半導体を探せばエピタキシャル成
長が可能であることと、 ■ 埋込層の結晶本体が、動作領域の導電にあずかる不
純物である■族と■族の元素により構成される■−■族
化合物半導体であることにより、たとえ前記不純物が動
作領域より埋込層に拡散してもそれは母体結晶そのもの
であるため導電不純物とはならず、従って埋込層の抵抗
値を引き下げないこと を利用したものである。
と同じ閃亜鉛鉱型の結晶構造をもつものが多く、格子整
合可能な組成の化合物半導体を探せばエピタキシャル成
長が可能であることと、 ■ 埋込層の結晶本体が、動作領域の導電にあずかる不
純物である■族と■族の元素により構成される■−■族
化合物半導体であることにより、たとえ前記不純物が動
作領域より埋込層に拡散してもそれは母体結晶そのもの
であるため導電不純物とはならず、従って埋込層の抵抗
値を引き下げないこと を利用したものである。
また逆に埋込層を構成する元素が、導電にあずかる不純
物として動作領域に拡散しても、動作領域の不純物濃度
が高いため影舌を受けない。
物として動作領域に拡散しても、動作領域の不純物濃度
が高いため影舌を受けない。
つぎに、埋込層と動作領域の結１との格子整合の条件を
第５図に示す。
第５図に示す。
第５図は［［−ＶＩ族化合物の格子定数（ａ）と禁制帯
幅（Ｅ９）の関係を示す図である。
幅（Ｅ９）の関係を示す図である。
図より、ＩｎＧａＡｓＰ層 ＩｎＰに対して、ＩＩ−Ｖ
Ｉ族化合物半導体としてＺｎ、Ｃｄ１−、Ｓｅ、Ｔｅ１
−ｙ（ｘ＝０．５０． ｙ層１．ＯＯ〜ｘ＝１．ｏＯ，
ｙ層０．５４または、Ｅ９ ＝ ２．１〜２．５ ｅＶ
）もしくはＺｎｕＣｄＩ−ｕｓｖｓｅ＋−ｖ（ｕ＝０．
５０． ｖ＝ ０ 〜ｕ＝ ０ 、 ｙ層０．８０ま
たは、Ｅｑ＝２．１〜２−３ ｅＶ ）が格子整合可能
な組成であり、 また、ＡｌＧａＡｓ／ＧａＡｓに対して、ＩＩ−ＶＩ族
化合物半導体としてＺｎｕＣｄ （−ｕＳｖＳｅ ｌ−
９（ｕ＝１．００＋ ｖ＝ｏ、１０〜ｕ＝０．４４＋
ｙ層１．００または、Ｅ＊ ＝ ２．７〜３．ＯｅＶ
）が格子整合可能な組成であることが分かる。
Ｉ族化合物半導体としてＺｎ、Ｃｄ１−、Ｓｅ、Ｔｅ１
−ｙ（ｘ＝０．５０． ｙ層１．ＯＯ〜ｘ＝１．ｏＯ，
ｙ層０．５４または、Ｅ９ ＝ ２．１〜２．５ ｅＶ
）もしくはＺｎｕＣｄＩ−ｕｓｖｓｅ＋−ｖ（ｕ＝０．
５０． ｖ＝ ０ 〜ｕ＝ ０ 、 ｙ層０．８０ま
たは、Ｅｑ＝２．１〜２−３ ｅＶ ）が格子整合可能
な組成であり、 また、ＡｌＧａＡｓ／ＧａＡｓに対して、ＩＩ−ＶＩ族
化合物半導体としてＺｎｕＣｄ （−ｕＳｖＳｅ ｌ−
９（ｕ＝１．００＋ ｖ＝ｏ、１０〜ｕ＝０．４４＋
ｙ層１．００または、Ｅ＊ ＝ ２．７〜３．ＯｅＶ
）が格子整合可能な組成であることが分かる。
第１図は本発明の埋込型半導体レーザの断面図である。
図において、ｎ’−１ｎＰ基板１上に、クラッド層とし
てｎ−ＩｎＰ層２、活性層としてアンドープのＩｎＧａ
ＡｓＰ Ｎ３、クラッド層としてｐ−ＩｎＰ層４、コン
タクト層としてｐ”−ＩｎＧａＡｓＰ層５を順次成長し
、動作領域となるｍ−ｖ族化合物半導体層構造を成長す
る。
てｎ−ＩｎＰ層２、活性層としてアンドープのＩｎＧａ
ＡｓＰ Ｎ３、クラッド層としてｐ−ＩｎＰ層４、コン
タクト層としてｐ”−ＩｎＧａＡｓＰ層５を順次成長し
、動作領域となるｍ−ｖ族化合物半導体層構造を成長す
る。
各層の形成条件をつぎに示す。
厚さ Ｆ−バント 濃度（μｍ）
（ｃｍ−’）ｐ” −
ＩｎＧａＡｓＰ層 ０．４ ２ｎ （０
，３〜１）ＸＩＯＩ９ｐ−ＩｎＰ層 １．
５〜２ Ｃｄ （０，３〜１）ＸＩＯ”Ｉｎ
ＧａＡｓＰ層 ０．１５ ７ンＦ−ブ
〜Ｉ Ｑ Ｉ ？ｎ−ＩｎＰ層
１．５〜２ Ｓｎ 〜１０”ｎ” −１ｎ
Ｐ基板 −Ｓｎ ＞ ｌＸｌ０”つぎに、発
光部を残してメサエッチし、２度目の成長によりメサ周
辺に埋込層６としてＩｎＰに格子整合した高抵抗の１ｌ
−ＶＩ族化合物半導体のＺｎｘ ｌ −ｙＣｄ ｒ −
ｘｓｅ、Ｔｅ ｌ −ｙ層、もしくはＺｎｕＣｄＩ−ｕ
ＳｙＳｅ＋−ｙ層を形成する。
（ｃｍ−’）ｐ” −
ＩｎＧａＡｓＰ層 ０．４ ２ｎ （０
，３〜１）ＸＩＯＩ９ｐ−ＩｎＰ層 １．
５〜２ Ｃｄ （０，３〜１）ＸＩＯ”Ｉｎ
ＧａＡｓＰ層 ０．１５ ７ンＦ−ブ
〜Ｉ Ｑ Ｉ ？ｎ−ＩｎＰ層
１．５〜２ Ｓｎ 〜１０”ｎ” −１ｎ
Ｐ基板 −Ｓｎ ＞ ｌＸｌ０”つぎに、発
光部を残してメサエッチし、２度目の成長によりメサ周
辺に埋込層６としてＩｎＰに格子整合した高抵抗の１ｌ
−ＶＩ族化合物半導体のＺｎｘ ｌ −ｙＣｄ ｒ −
ｘｓｅ、Ｔｅ ｌ −ｙ層、もしくはＺｎｕＣｄＩ−ｕ
ＳｙＳｅ＋−ｙ層を形成する。
上記半導体層構造の表面に、絶縁層としてＳｉ０ｇ層７
を被着し、活性層上を開口してｐ側電極としてＴｉ／Ｐ
ｔ／Ａ’ｕ層８と、基板裏面にｎ側電極としてＡｕＧｅ
／Ａｕ層９を形成する。
を被着し、活性層上を開口してｐ側電極としてＴｉ／Ｐ
ｔ／Ａ’ｕ層８と、基板裏面にｎ側電極としてＡｕＧｅ
／Ａｕ層９を形成する。
第２図（１）、（２）は本発明の埋込型半導体レーザの
製造工程を説明する断面図である。
製造工程を説明する断面図である。
第２図（１１において、通常の成長法により上記のＩｎ
ＧａＡｓＰ／ＩｎＰ系のＤＨ槽構造Ｄｏｕｂｌｅ Ｈｅ
ｔｅｒｏｓｔｒｕｃｔｕ−ｒｅ）を形成し、紙面に垂直
方向のストライプにパターニングされた５ｉＯｚ層１０
をマスクにしてメサエッチングして動作領域を形成する
。
ＧａＡｓＰ／ＩｎＰ系のＤＨ槽構造Ｄｏｕｂｌｅ Ｈｅ
ｔｅｒｏｓｔｒｕｃｔｕ−ｒｅ）を形成し、紙面に垂直
方向のストライプにパターニングされた５ｉＯｚ層１０
をマスクにしてメサエッチングして動作領域を形成する
。
第２図（２）において、ＳｉＯ，層１０をマスクにして
メサ周辺に埋込層６としてＩｎＰに格子整合した高抵抗
のＺｎｚ＋−ｙＣｄｔ−ｘＳｅｙＴｅｔ−ｙ層、もしく
はＺｎｕＣｄｌ−ｕＳｙＳｅｌ−ｙ層を形成する。
メサ周辺に埋込層６としてＩｎＰに格子整合した高抵抗
のＺｎｚ＋−ｙＣｄｔ−ｘＳｅｙＴｅｔ−ｙ層、もしく
はＺｎｕＣｄｌ−ｕＳｙＳｅｌ−ｙ層を形成する。
このような下地と異質の物質の成長は、平衡に近い状態
で成長する液相成長（ＬＰＥ）より、非平衡の強い有機
金属化学気相成長（ＭＯ−ＣＶＤ）法や分子線エピタキ
シャル成長（ＭＢＥ）法を用いる方が望ましい。
で成長する液相成長（ＬＰＥ）より、非平衡の強い有機
金属化学気相成長（ＭＯ−ＣＶＤ）法や分子線エピタキ
シャル成長（ＭＢＥ）法を用いる方が望ましい。
また、高抵抗を得るために■族／■族のモル比を変えて
空格子を形成するか、遷移金属類、例えば鉄（Ｆｅ）、
あるいは酸素（０２）等の深いエネルギレベルをつくる
不純物を添加する。このようにして抵抗率で１０４〜１
０・Ωｃｍ程度の高抵抗層が得られる。
空格子を形成するか、遷移金属類、例えば鉄（Ｆｅ）、
あるいは酸素（０２）等の深いエネルギレベルをつくる
不純物を添加する。このようにして抵抗率で１０４〜１
０・Ωｃｍ程度の高抵抗層が得られる。
この後は、第１図のように電橋を形成して装置を完成さ
せる。
せる。
第３図は本発明の他の実施例を説明する埋込型半導体レ
ーザの断面図である。
ーザの断面図である。
この例は、埋込層は第１図と同一材料を用いているが、
埋込層に高抵抗層６の代わりに、９層６＾と１層６Ｂに
より形成されるｐｎ接合を用いた点が異なる。
埋込層に高抵抗層６の代わりに、９層６＾と１層６Ｂに
より形成されるｐｎ接合を用いた点が異なる。
成長の際のｎ型ドーパントはＩｎ等の■族原子を用いる
。一方、ｐ型の形成はドーパントとして■族原子を用い
るか、または■族／■族のモル比を変えて■族の空格子
を導入してアクセプタを形成する。
。一方、ｐ型の形成はドーパントとして■族原子を用い
るか、または■族／■族のモル比を変えて■族の空格子
を導入してアクセプタを形成する。
この場合は、第５図より分かるように各埋込層６Ａ、
６ＢはＩｎＰよりＥ、が大きくとれるので、ｐｎ接合の
ビルトイン電圧が大きくなり、埋込層へのリーク電流は
減少し、高出力、高温動作が可能となる。
６ＢはＩｎＰよりＥ、が大きくとれるので、ｐｎ接合の
ビルトイン電圧が大きくなり、埋込層へのリーク電流は
減少し、高出力、高温動作が可能となる。
つぎに、本発明の実施例を半導体受光装置について説明
する。
する。
第４図は本発明の埋込型半導体受光装置の断面図である
。
。
図は受光装置の例としてＡＰＤ（Ａｖａｌａｎｃｈｅ
Ｐｈｏｔｏ−ｄ ｉ ｏｄｅ）を示す。
Ｐｈｏｔｏ−ｄ ｉ ｏｄｅ）を示す。
図において、ｎ”−１ｎＰ基板１１上に、ｎ−ＩｎＰ層
（バッファ層）１２、ｎ−ＩｎＧａＡｓＪｉＪ （光吸
収層）１３、ｎ−ＴｎＧａＡｓ層１４、ｎ−ＩｎＧａＡ
ｓＰ層（増倍Ｎ）１５を順次液相成長し、受光部を残し
てメサエッチし、２度目の液相成長によりメサ周辺を埋
込層６としてＩｎＰに格子整合した高抵抗の ＺｎＸＣｄ＋−ｘｓｅｙＴｅ＋−ｙ層、もしくはＺｎ、
ＩＣｄ＋−ｕＳｖＳｅ＋−ｙ層を形成する。
（バッファ層）１２、ｎ−ＩｎＧａＡｓＪｉＪ （光吸
収層）１３、ｎ−ＴｎＧａＡｓ層１４、ｎ−ＩｎＧａＡ
ｓＰ層（増倍Ｎ）１５を順次液相成長し、受光部を残し
てメサエッチし、２度目の液相成長によりメサ周辺を埋
込層６としてＩｎＰに格子整合した高抵抗の ＺｎＸＣｄ＋−ｘｓｅｙＴｅ＋−ｙ層、もしくはＺｎ、
ＩＣｄ＋−ｕＳｖＳｅ＋−ｙ層を形成する。
つぎに、イオン注入、拡散等を用いてＺｎｓまたはＣｄ
を基板に導入してｐ型頭域１６を形成する。
を基板に導入してｐ型頭域１６を形成する。
上記半導体層構造の表面に反射防止膜、兼パッシベーシ
ョン膜としてＳｉＮ 層１７を被着し、受光部周囲のガ
ードリング上を開口してｐ（！Ｉ！Ｉ電極１８、基板裏
面にｎ側電極１９を形成する。
ョン膜としてＳｉＮ 層１７を被着し、受光部周囲のガ
ードリング上を開口してｐ（！Ｉ！Ｉ電極１８、基板裏
面にｎ側電極１９を形成する。
以上のように形成したＡＰＤでは埋込層の抵抗値の低下
はなく、従ってガードリング耐圧は向上する。
はなく、従ってガードリング耐圧は向上する。
以上詳細に説明したように本発明によれば、埋込型半導
体装置の埋込成長時に埋込層の抵抗値が低下しない。
体装置の埋込成長時に埋込層の抵抗値が低下しない。
従って、高速、または高出力、高温動作が可能な半導体
装置が得られる。
装置が得られる。
第１図は本発明の埋込型半導体レーザの断面図、第２図
（１）、（２）は本発明の埋込型半導体レーザの製造工
程を説明する断面図、 第３図は本発明の他の実施例を説明する埋込型半導体レ
ーザの断面図、 第４図は本発明の埋込型半導体受光装置の断面図、 第５図はｎ−ｖｒ族化合物の格子定数（ａ）と禁制帯幅
（Ｅ、）の関係を示す図、 第６図は従来の埋込型半導体レーザの断面図である。 図において、 １はｎゝ−１ｎＰ基板、 ２はクラッド層でｎ−１ｎＰ ７１％ ３は活性層でアンドープのＩｎＧａＡｓＰ層、４はクラ
ッド層でｐ−ＩｎＰ層、 ５はコンタクト層でｐ”−ＩｎＧａＡｓＰ層、６は埋込
層でＺｎｘ ｌ −ｙＣｄ ＋ −ｘＳｅ、Ｔｅ １−
ｙ層、もしくはＺｎｕＣｄｔ−ｕｓｖｓｅｔ−ｙ層７
は絶縁層で５ｔＯ２層、 ８はｐ側電極でＴｉ／Ｐｔ／Ａｕ層、 ９はｎ側電極でＡｕＧｅ／Ａｕ層 第３図 不発明のＡＰＤの絆記図 単４吋 羊６図
（１）、（２）は本発明の埋込型半導体レーザの製造工
程を説明する断面図、 第３図は本発明の他の実施例を説明する埋込型半導体レ
ーザの断面図、 第４図は本発明の埋込型半導体受光装置の断面図、 第５図はｎ−ｖｒ族化合物の格子定数（ａ）と禁制帯幅
（Ｅ、）の関係を示す図、 第６図は従来の埋込型半導体レーザの断面図である。 図において、 １はｎゝ−１ｎＰ基板、 ２はクラッド層でｎ−１ｎＰ ７１％ ３は活性層でアンドープのＩｎＧａＡｓＰ層、４はクラ
ッド層でｐ−ＩｎＰ層、 ５はコンタクト層でｐ”−ＩｎＧａＡｓＰ層、６は埋込
層でＺｎｘ ｌ −ｙＣｄ ＋ −ｘＳｅ、Ｔｅ １−
ｙ層、もしくはＺｎｕＣｄｔ−ｕｓｖｓｅｔ−ｙ層７
は絶縁層で５ｔＯ２層、 ８はｐ側電極でＴｉ／Ｐｔ／Ａｕ層、 ９はｎ側電極でＡｕＧｅ／Ａｕ層 第３図 不発明のＡＰＤの絆記図 単４吋 羊６図
Claims (3)
- （１）動作領域となるIII−Ｖ族化合物半導体層構造と
、該層構造の側面に接して形成されたII−VI族化合物半
導体よりなる埋込層を有することを特徴とする半導体装
置。 - （２）前記III−Ｖ族化合物半導体がインジウムガリウ
ム砒素燐（ＩｎＧａＡｓＰ）系半導体であり、前記II−
VI族化合物半導体が亜鉛カドミウムセレンテルル（Ｚｎ
ＣｄＳｅＴｅ）系、もしくは亜鉛カドミウム硫黄セレン
（ＺｎＣｄＳＳｅ）系半導体であることを特徴とする特
許請求の範囲第１項記載の半導体装置。 - （３）前記III−Ｖ族化合物半導体がアルミニウムガリ
ウム砒素（ＡｌＧａＡｓ）系半導体であり、前記II−V
I族化合物半導体が亜鉛カドミウム硫黄セレン（ＺｎＣ
ｄＳＳｅ）系半導体であることを特徴とする特許請求の
範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161022A JPS6316689A (ja) | 1986-07-09 | 1986-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161022A JPS6316689A (ja) | 1986-07-09 | 1986-07-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6316689A true JPS6316689A (ja) | 1988-01-23 |
Family
ID=15727100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161022A Pending JPS6316689A (ja) | 1986-07-09 | 1986-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316689A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236671A (ja) * | 1988-03-17 | 1989-09-21 | Seiko Epson Corp | 半導体レーザの製造方法 |
| JPH0992926A (ja) * | 1995-09-23 | 1997-04-04 | Nec Corp | 半導体レーザ及びその製造方法 |
-
1986
- 1986-07-09 JP JP61161022A patent/JPS6316689A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01236671A (ja) * | 1988-03-17 | 1989-09-21 | Seiko Epson Corp | 半導体レーザの製造方法 |
| JPH0992926A (ja) * | 1995-09-23 | 1997-04-04 | Nec Corp | 半導体レーザ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004963B1 (ko) | 반도체 광검출기 | |
| JP2792785B2 (ja) | 半導体デバイスおよびその製造方法 | |
| EP0038085B1 (en) | Buried heterostructure laser diode and method for making the same | |
| EP0156156A1 (en) | Avalanche photodiodes | |
| KR100648392B1 (ko) | 인듐인-계 구조들에서 아연 확산을 차단하기 위한 장벽으로서 인듐인-계 층에서의 알루미늄 스파이크들을 포함하는 전자 디바이스 및 광전자 디바이스 | |
| JPH09186402A (ja) | 半導体構造 | |
| JP2544378B2 (ja) | 光半導体装置 | |
| US5242857A (en) | Method of manufacturing semiconductor structures | |
| JPH02202071A (ja) | 半導体受光素子及びその製造方法 | |
| US6407407B1 (en) | Ridge laser with oxidized strain-compensated superlattice of group III-V semiconductor | |
| JPH038117B2 (ja) | ||
| US4839714A (en) | High-gain photodetectors made from NIPI mesas with selective lateral contacts | |
| JPH08255950A (ja) | 半導体レーザ | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| JPS6284581A (ja) | 半導体発光装置 | |
| JPH03297173A (ja) | 半導体受光素子 | |
| JPH06164057A (ja) | 半導体レーザおよびその製造方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPS6244717B2 (ja) | ||
| JPS6021586A (ja) | 化合物半導体装置 | |
| KR0161064B1 (ko) | 매립형 반도체 레이저의 제조방법 | |
| JPH05175596A (ja) | 半導体レーザ装置 | |
| EP0508618B1 (en) | Method of making ohmic contact to a III-V semiconductor device | |
| JPS59114880A (ja) | 半導体装置の製造方法 |