JPS63169043A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPS63169043A JPS63169043A JP43787A JP43787A JPS63169043A JP S63169043 A JPS63169043 A JP S63169043A JP 43787 A JP43787 A JP 43787A JP 43787 A JP43787 A JP 43787A JP S63169043 A JPS63169043 A JP S63169043A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- contact hole
- film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩなどにおける半導体素子の配線形成方法
に係り、詳しくはコンタクト孔への金属の埋込み方法に
関する。
に係り、詳しくはコンタクト孔への金属の埋込み方法に
関する。
サブミクロンのＬＳＩ配線ではコンタクト孔のアスペク
ト比（高さ／径）が１以上になる。比較的段差被覆性の
良いバイアススパッタやＣＶＤでＡＱを堆積しても、コ
ンタクト孔では側壁が互いに被着ＡΩ粒子の陰になり底
部におけるへΩ膜厚が極めて薄くなる。従って、コンタ
クト孔付近で断線やエレクトロマイグレーションにょる
導通不良が発生する。このため、金属を加熱溶融してコ
ンタクト孔全体に埋込む技術が提案されている。
ト比（高さ／径）が１以上になる。比較的段差被覆性の
良いバイアススパッタやＣＶＤでＡＱを堆積しても、コ
ンタクト孔では側壁が互いに被着ＡΩ粒子の陰になり底
部におけるへΩ膜厚が極めて薄くなる。従って、コンタ
クト孔付近で断線やエレクトロマイグレーションにょる
導通不良が発生する。このため、金属を加熱溶融してコ
ンタクト孔全体に埋込む技術が提案されている。
この種の技術として関連するものに特開昭６１−９３６
５０号がある。
５０号がある。
加熱溶融法の金属には一般にＡＱが用いられているが、
溶融するには６６０℃以上に加熱処理する必要がある。
溶融するには６６０℃以上に加熱処理する必要がある。
このため、溶融したＡＱと接する配線層の下地や、コン
タクト孔の側壁の５ｉＯｚにＡＱが拡散し、クラックが
入り膜質がもろくなる。他には、コンタクト孔の底面で
はＡＱがＳｉ中に拡散しＰｎ接合を突き抜ける。
タクト孔の側壁の５ｉＯｚにＡＱが拡散し、クラックが
入り膜質がもろくなる。他には、コンタクト孔の底面で
はＡＱがＳｉ中に拡散しＰｎ接合を突き抜ける。
このように上記従来技術は溶融金属とこれに接する絶縁
膜間に拡散を防ぐ配慮が必ずしもなされておらず、導通
歩留り及び信頼性の低下を引き起す大きな要因になって
いる。
膜間に拡散を防ぐ配慮が必ずしもなされておらず、導通
歩留り及び信頼性の低下を引き起す大きな要因になって
いる。
本発明の目的はこのような問題点を解決するためになさ
れたもので、コンタクト孔部で配線層が薄くなり断線や
エレクトロマイグレーションによる不良をなくし、かつ
溶融金属と接する絶縁膜との拡散や、反応を防いで信頼
性の優れた半導体装置の配線の形成方法を得ることにあ
る。
れたもので、コンタクト孔部で配線層が薄くなり断線や
エレクトロマイグレーションによる不良をなくし、かつ
溶融金属と接する絶縁膜との拡散や、反応を防いで信頼
性の優れた半導体装置の配線の形成方法を得ることにあ
る。
ｃ問題点を解決するための手段〕
本発明の半導体装置の配線の形成方法は絶縁膜を形成し
た基板の主表面上にコンタクトを開孔し。
た基板の主表面上にコンタクトを開孔し。
主な配線層となる第１の金属被膜を被着する０次に第１
の金属被膜上に第１の金属より溶融温度の低い第２の金
属被膜を前記コンタクト孔の領域及びその近傍のみに残
るように被着する。上記目的はこの第２の金属被膜を融
点以上の温度に加熱処理し、これにより前記コンタクト
孔の近傍の第２の金属被膜を前記コンタクト孔の領域内
に移動せしめて埋込むことにより達成される。
の金属被膜上に第１の金属より溶融温度の低い第２の金
属被膜を前記コンタクト孔の領域及びその近傍のみに残
るように被着する。上記目的はこの第２の金属被膜を融
点以上の温度に加熱処理し、これにより前記コンタクト
孔の近傍の第２の金属被膜を前記コンタクト孔の領域内
に移動せしめて埋込むことにより達成される。
第１金属被膜は配線用の金属であり、比較的厚く形成さ
れる。コンタクトを開孔した基板上に第１の金ｌ−も被
膜を被着したコンタクト孔領域には金Ｊρ（被膜が完全
に埋込まれないために凹ができる。
れる。コンタクトを開孔した基板上に第１の金ｌ−も被
膜を被着したコンタクト孔領域には金Ｊρ（被膜が完全
に埋込まれないために凹ができる。
第２の金属被膜は配線用金属ではなく上記の凹部を埋め
るコンタクト孔の平坦化用金属である。コンタクト孔領
域及びその近傍の第２の金属被膜をその融点以上に加熱
し一時的に金属を固相から液相に変化せしめると位置の
エネルギーと表面張力によりコンタクト近傍の第２の金
属被膜はコンタクト孔領域の凹部内に移動し、コンタク
ト孔領域の配線の表面がほぼ平坦化され。第２の金属被
膜とＳｉｎｇなどの絶縁膜やコンタクト孔底面のＳＬと
の間には比較的厚い第１の金属被膜が中間層として介在
するため、両方が直接接することはない。
るコンタクト孔の平坦化用金属である。コンタクト孔領
域及びその近傍の第２の金属被膜をその融点以上に加熱
し一時的に金属を固相から液相に変化せしめると位置の
エネルギーと表面張力によりコンタクト近傍の第２の金
属被膜はコンタクト孔領域の凹部内に移動し、コンタク
ト孔領域の配線の表面がほぼ平坦化され。第２の金属被
膜とＳｉｎｇなどの絶縁膜やコンタクト孔底面のＳＬと
の間には比較的厚い第１の金属被膜が中間層として介在
するため、両方が直接接することはない。
従って、溶融した第２の金属被膜が５ｉＯｚやＳｉ中に
拡散したり、反応するのを阻止できるため、絶縁膜にク
ラックが入り膜質を低下させたり。
拡散したり、反応するのを阻止できるため、絶縁膜にク
ラックが入り膜質を低下させたり。
Ｐｎ接合を突き抜ける問題を解決できる。
本発明の一実施例を第１図により説明する。第１図（ａ
）において、１は半導体基板で、フィールド酸化膜２を
形成した後、コンタクト孔形成領域にリソグラフィによ
って所定のパターンを形成する。次に、ＲＩＥ等により
シリコン酸化膜２を半導体基板１に達するまでエツチン
グしてコンタクト孔３を形成する。次に、第１図（ｂ）
のように半導体基板１上にバイアススパッタなどでＡＱ
を全面に被着し、配線用の第１の金属被膜４を形成する
。この後、第１図（ｃ）に示すようにＡＱを被着した半
導体基板１上にレジストあるいはポリイミド（７）を塗
布し、コンタクト孔３の領域付近に所定のパターンを形
成する９このパターンの大きさは、コンタクト孔３に配
線用の第１の金属被膜４を形成した接にコンタクト孔に
できる凹部５を第２の金属被膜７で完全に埋込むに必要
な量を確保できる寸法である。従って、被着する第２の
金属被膜７の膜厚にもよるが、一般的にはコンタクト孔
領域の凹部より大きく形成する。次に、コンタクト孔３
領域にパターンニングしたレジスト６上にＡＱ−１２％
Ｓｉから成る溶融魚釣５８０℃の第２の金属被膜７を被
着する。
）において、１は半導体基板で、フィールド酸化膜２を
形成した後、コンタクト孔形成領域にリソグラフィによ
って所定のパターンを形成する。次に、ＲＩＥ等により
シリコン酸化膜２を半導体基板１に達するまでエツチン
グしてコンタクト孔３を形成する。次に、第１図（ｂ）
のように半導体基板１上にバイアススパッタなどでＡＱ
を全面に被着し、配線用の第１の金属被膜４を形成する
。この後、第１図（ｃ）に示すようにＡＱを被着した半
導体基板１上にレジストあるいはポリイミド（７）を塗
布し、コンタクト孔３の領域付近に所定のパターンを形
成する９このパターンの大きさは、コンタクト孔３に配
線用の第１の金属被膜４を形成した接にコンタクト孔に
できる凹部５を第２の金属被膜７で完全に埋込むに必要
な量を確保できる寸法である。従って、被着する第２の
金属被膜７の膜厚にもよるが、一般的にはコンタクト孔
領域の凹部より大きく形成する。次に、コンタクト孔３
領域にパターンニングしたレジスト６上にＡＱ−１２％
Ｓｉから成る溶融魚釣５８０℃の第２の金属被膜７を被
着する。
第２の金属被膜７はＭ ｇ ｔ Ｓ ｎ ｔ Ｚ ｎな
どの金属や、Ｓｉ、Ｃｕ、Ｚｎを含むアルミニウムロウ
などの複合材や、高温で流動する導電性有機物でも良い
。次に、第１図（ｄ）のようにホトレジスト６のリフト
オフ法を°用いてコンタクト領域３及びその付近にのみ
に第２の金属被膜７が残る様にして、不要な領域部を除
去する。この後、半導体基板（１）を赤外あるいはレー
ザー等のラビットアニールで第２の低融点金属被膜７の
ＡＱ−１２％Ｓｉの融魚釣５８０℃まで加熱する。する
と、第１図（ｅ）のように低融点金属被膜７のＡＱ−１
２％Ｓｉは固相から液相状態に瞬時に変化し、溶融した
金属が表面張力や位置のエネルギーのためにコンタクト
領域３の近傍にあった低融点金属被膜７はコンタクト領
域の凹部５に流れ込み、くぼみが埋められ配線の表面が
平坦に近づく。このため、コンタクト部での断線やエレ
クトロマイグレーションによる不良がなくなる。
どの金属や、Ｓｉ、Ｃｕ、Ｚｎを含むアルミニウムロウ
などの複合材や、高温で流動する導電性有機物でも良い
。次に、第１図（ｄ）のようにホトレジスト６のリフト
オフ法を°用いてコンタクト領域３及びその付近にのみ
に第２の金属被膜７が残る様にして、不要な領域部を除
去する。この後、半導体基板（１）を赤外あるいはレー
ザー等のラビットアニールで第２の低融点金属被膜７の
ＡＱ−１２％Ｓｉの融魚釣５８０℃まで加熱する。する
と、第１図（ｅ）のように低融点金属被膜７のＡＱ−１
２％Ｓｉは固相から液相状態に瞬時に変化し、溶融した
金属が表面張力や位置のエネルギーのためにコンタクト
領域３の近傍にあった低融点金属被膜７はコンタクト領
域の凹部５に流れ込み、くぼみが埋められ配線の表面が
平坦に近づく。このため、コンタクト部での断線やエレ
クトロマイグレーションによる不良がなくなる。
また、第１図（ｂ）において、配線用の第１の金属被膜
４は被着後、リソグラフィによって第２図に示すように
パターンニングして配線４′を形成してから、その後、
前記したように第２の低融点金属７を溶融してコンタク
ト孔領域の凹部５に埋込んでも良い。
４は被着後、リソグラフィによって第２図に示すように
パターンニングして配線４′を形成してから、その後、
前記したように第２の低融点金属７を溶融してコンタク
ト孔領域の凹部５に埋込んでも良い。
なお、上記実施例では一層目の配線のコンタクト孔の場
合について示したが１本発明の技術的範囲は多層配線に
おけるスルホール孔等の広義のコンタクト孔の場合にも
適用できるものである。
合について示したが１本発明の技術的範囲は多層配線に
おけるスルホール孔等の広義のコンタクト孔の場合にも
適用できるものである。
また、上記実施例では第１及び第２の金属被膜をＡＱ、
ＡＵ−１２％Ｓｉについて示したが、この金属材料に限
定されるものではなくあらゆる金属、その複合材及びそ
の複合層や、高温で流動性のある熱硬化性の導電性有機
物質の場合にもこの発明は同様な効果を得ることができ
る。
ＡＵ−１２％Ｓｉについて示したが、この金属材料に限
定されるものではなくあらゆる金属、その複合材及びそ
の複合層や、高温で流動性のある熱硬化性の導電性有機
物質の場合にもこの発明は同様な効果を得ることができ
る。
本発明の方法によれば配線用金属被膜を形成してできる
コンタクト孔の凹部に低融点金属被膜を溶融して埋込む
際に、配線用全屈が低融点金属と絶縁膜やＳｉ層との中
間層として作用し、互の反応を防ぐため、絶縁膜の膜質
の劣化による絶縁耐圧の低下や接合の突き抜けを防止す
る効果がある。
コンタクト孔の凹部に低融点金属被膜を溶融して埋込む
際に、配線用全屈が低融点金属と絶縁膜やＳｉ層との中
間層として作用し、互の反応を防ぐため、絶縁膜の膜質
の劣化による絶縁耐圧の低下や接合の突き抜けを防止す
る効果がある。
また、本発明の方法によれば配線用金属被膜の被着後の
コンタクト孔に残る凹部はいかなる断面形状をしていて
も配線の表面で平坦になるように完全に埋込むことがで
きる他、金属が溶融する界面は金属同志になるので濡れ
性が良く完全な埋込みができるのでコンタクト孔部で断
線やエレクトロマイグレーションによる不良がなくなり
、信頼性が向上される。
コンタクト孔に残る凹部はいかなる断面形状をしていて
も配線の表面で平坦になるように完全に埋込むことがで
きる他、金属が溶融する界面は金属同志になるので濡れ
性が良く完全な埋込みができるのでコンタクト孔部で断
線やエレクトロマイグレーションによる不良がなくなり
、信頼性が向上される。
第１図は本発明の半導体装置の配線形成方法の一実施例
を工程順に示す縦断面図、第２図は本発明の半導体装置
の配線形成方法の他の実施例を示す平面図である。 ■・・・半導体基板、２・・・ＳｉＯｚＭ縁膜、３・・
・コンタクト孔、４・・・第１の金属被膜、６・・・レ
ジスト、７・・・第２の金属被膜。
を工程順に示す縦断面図、第２図は本発明の半導体装置
の配線形成方法の他の実施例を示す平面図である。 ■・・・半導体基板、２・・・ＳｉＯｚＭ縁膜、３・・
・コンタクト孔、４・・・第１の金属被膜、６・・・レ
ジスト、７・・・第２の金属被膜。
Claims (1)
- １、機能素子を構成し、絶縁膜を被覆した半導体基板上
にコンタクトを開口し、金属膜を被着して機能素子から
の引き出し配線を形成する半導体装置の製造方法におい
て、前記配線用の第１の金属被膜を被着し、第１の金属
被膜より融点の低い第２の金属被膜を被覆してコンタク
ト部とその近傍に残し、加熱処理して第２の低融点金属
被膜を前記コンタクト部に溶融して移動せしめて凹部を
埋め、パターンニングして表面が平坦化された配線を形
成することを特徴とする半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43787A JPS63169043A (ja) | 1987-01-07 | 1987-01-07 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43787A JPS63169043A (ja) | 1987-01-07 | 1987-01-07 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169043A true JPS63169043A (ja) | 1988-07-13 |
Family
ID=11473789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43787A Pending JPS63169043A (ja) | 1987-01-07 | 1987-01-07 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204013A (ja) * | 1995-01-06 | 1996-08-09 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
-
1987
- 1987-01-07 JP JP43787A patent/JPS63169043A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204013A (ja) * | 1995-01-06 | 1996-08-09 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554695B2 (ja) | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 | |
| TWI331388B (en) | Package substrate, method of fabricating the same and chip package | |
| US4486945A (en) | Method of manufacturing semiconductor device with plated bump | |
| US6028367A (en) | Bonds pads equipped with heat dissipating rings and method for forming | |
| JP4685834B2 (ja) | 集積回路デバイス | |
| KR100659801B1 (ko) | 반도체 집적 회로 제조 방법 | |
| EP0037852B1 (en) | Connection for superconductive circuitry | |
| TWI344685B (en) | An integrated circuit device and a process for forming the same | |
| TWI296832B (en) | Bump structures and methods for forming solder bumps | |
| KR940001504B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN101882608A (zh) | 凸块垫结构及其制造方法 | |
| JPS63169043A (ja) | 半導体装置の配線形成方法 | |
| US7514340B2 (en) | Composite integrated device and methods for forming thereof | |
| JPH0283978A (ja) | 半導体装置 | |
| JPS63316456A (ja) | 半導体装置およびその製造方法 | |
| JPH1098039A (ja) | 半導体装置の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPH0555132A (ja) | 配線部材の形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH0878622A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS63220549A (ja) | 集積回路装置 | |
| JPS6085514A (ja) | 半導体装置の製造方法 |