JPS63169107A - 演算増幅器の利得帯域幅積を自動的に制御する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路によって実現される電気回路に関し
、より詳細には、演算増幅器の利得帯域幅積を自動的に
制御する装置に関する。

〔従来の技術〕

周知のように、時には、積分回路を構成するように既に
ＲＣ回路網に内部で接続されている、１個のシリコンチ
ップ上の複数の演算増幅器（以下「オペアンプ」という
）を具備する集積回路は、商業的に入手可能である。該
集積回路は、集積化されたフィルタを設計するのに都合
良く使用され得る。何故ならば、必要とされる外付は部
品の数が、非常に限られるからである。より具体的には
、適切な技術、例えば「アクチイプＲ（Ａｃｔｉｖｅ　
Ｒ）　Ｊタイプを使用することにより、コンデンサ及び
外部インダクタが除去され得る。

〔発明が解決しようとする問題点〕

しかしながら、上記のようなタイプのフィルタを工業的
に使用する場合、数多くの不都合が発生する。避けるこ
とができない製作公差のため、１個に集積化される要素
、即ちトランジスタ、抵抗器、コンデンサの精度には限
度があり、これにより、第１の不都合が生ずる。この結
果、集積回路のオペアンプ部ち積分器の利得帯域幅積（
ＧＢ積）は、一般に他の集積回路のそれと異なっている
。

フィルタの遮断周波数はＣＰ積に依存するため、計算し
たものとは異なるフィルタが得られる。このため、集積
回路の外部に少なくとも１個の同調用素子を設ける必要
があり、初期の調整段階で該同調用素子を熟練した技術
者が調節しなければならない、従って、この種の操作が
コスト高を招くと共に、より複雑な集積回路を必要とす
る。何故ならば、内部の試験個所に接続される遺切なピ
ンが設けられる必要があるからであり、そして、このピ
ンは、同調後には二度と使用されることはない、この問
題は、フィルタがかなり複雑な装置、例えばモデムに適
用される場合には、より深刻である。

他の不都合は、バイアス電流比、集積化されているコン
デンサの容量、トランジスタのパラメータ等に影響を与
えるところの温度変化に依存するＧＢ積の変化により生
ずる。勿論、これは時々の調整では避けることができず
、自動詞ｍＶ装置が必要である。

所望されているフィルタは、使用される集積回路がどの
ようなものであろうとも、初期の同調を必要とせず、し
かも、熱ドリフトに対処するための、動作中の調整をも
必要としないものである。

その遮断周波数は、先験的に確実に決定されるべきであ
り、且つ集積回路の特性に左右されるべきではない。

ＯＢ積を自動的に制御する装置のいくつかは文献におい
て知られており、より具体的には、この種の２つの装置
が、ヤニス・チヴイデイス（ＹａｎｎｉｓＴｓｉｖｌｄ
ｉｓ）等による、ｒＶＬｓｒにおける連続時間ＭＯ５Ｐ
［！Ｔ−Ｃフィルタ　（（：ｏｎｔｉｎｕｏｕｓ−Ｔｉ
ａ＋ｅ　ＭＯＳＦＥＴ−ＣＦｉｌｔｅｒｓ　ｉｎ　ＶＬ
ＳＩ）Ｊ固体素子回路のＩＥＢＥジャーナル（ＩＥＥＥ
　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ−ｓｔａｔｅ　ｃ
ｉｒｃｕｉｔ）、第５Ｃ−２１巻、第１号、１９８６年
２月、第１５頁〜第２９頁に記載され、且つ第１　（ｂ
１図及び第１（Ｃ）図に図示されている。

これらは間接的な方法であり、該方法では、フィルタを
構成するために実際に使用されるオペアンプが存在する
、１個のシリコンチップ上に配されている１個以上のオ
ペアンプに対してＣＢ積の制御が実行され、そして製造
工程において同じ処理を受けるので、製作公差は同じで
あり、且つチップ上に密接しているので、温度変化は全
てのオペアンプに対して共通である。従って１個以上の
オペアンプが、ＧＢ積を測定してそれに比例する信号を
抽出するために使用され得、該信号は同じ集積回路中に
存在する総てのオペアンプのＣＢ積を制御する。より具
体的には、このエラー信号はオペアンプのＣＢ積が依存
するバイアス電流を制御するために使用され得る。

上記方法はまた「間接的同調」法と呼ばれており、それ
は、ＣＢ積を制御することにより、フィルタの遮断周波
数が制御され、この結果、これらのフィルタが、前もっ
て組まれたプログラムに基づ（所望の周波数に同調可能
になるからである。

前記引用文献第１（ｂ）図に示されている装置の方法に
よると、少なくとも２個のオペアンプが「四次（ｂｉｑ
ｕａｄ）　Ｊタイプの基準フィルタを構成するために使
用され、該フィルタの入力には所定の周波数のクロック
信号が送られる。このクロック信号はまた比較回路に送
られ、該比較回路はその位相をフィルタの出力で抽出さ
れた同じ信号の位相と比較する。この比較からエラー信
号が得られ、該エラー信号は、フィルタを構成するオペ
アンプに作用して選択された周波数における位相差を所
定の一定値に保ち、もって製作公差及び温度変化が修復
される。この方法は入力に正弦波信号を必要とし、該正
弦波信号は、主としてディジタル信号が見出され且つデ
ィジタル信号が少なくとも基準フィルタを構成する２個
のオペアンプ及び他の素子を支配している環境内に、い
くつかの困難を持ち込む、更に、上記方法は、比較回路
を構成するために、４−カドラント（ｆｏｕｒ−ｑｕａ
ｄｒａｎｔ）　・アナログ乗算器を必要とする０周知の
ように、この乗算器の設計は、トランジスタによって導
入される非直線性が除去されなければならないので回路
が複雑になり、相当に困難である。

ＯＢ積と基準フィルタの入力における信号の周波数との
関係も、計算するのがかなり困難である。

第１（Ｃ）図に示されている装置の方法によると、少な
くとも２個のオペアンプが、電圧制御発振器を得るため
に相互接続されている０作成された信号は、位相比較器
において外部から来る基準信号と比較され、そして適切
にろ波されたエラー信号は、集積化された発振器の周波
数を安定化するために使用される。従って、良く知られ
ている「フエーズロツクーブ」、即ちＰＬＬが構成され
ている。

オペアンプを具備する集積回路の製作公差及び温度変化
が、電圧制御発振器によって発生された信号の周波数に
おける、対応する変化を決定するので、外部信号の周波
数に基づくその補正が、総てのオペアンプのＣＢ積の補
正を行うことになる。

この装置は、エラー信号の残留リップルを制限するため
の更に別のフィルタ、従って更に別の外部コンデンサを
不幸にも必要とする。実際、非常に低い遮断周波数を有
するループフィルタのみから上記動作を得ることは、勧
められない、何故ならば、ロックすることが困難になり
得るからである。

集積化された発振器が、基準周波数に常にロックされる
ように、装置全体が可能な限り申し分なく設計される必
要があり、さもないとＯＢ積の制御が失われかねない、
この装置はまた、電圧制御発振器の出力における信号レ
ベルを制御するための回路を必要とし、該回路により、
電圧制御発振器が、入力電圧のドリフトのために電源電
圧レベル（＋　Ｖｃｃ、　　−Ｖｃｃ）の一方にブロッ
クされるのが防止される。

上述した不都合は、本発明によって提供される、演算増
幅器の利得帯域幅積を自動的に制御する装置によって克
服され、該装置は、入力に送られる矩形波信号の周波数
を介してのＣＢ積の間接的な制御を可能にし、唯一のコ
ンデンサ及び単一のオペアンプを使用するだけでＣＢ積
の測定が可能であり、そしてその回路は、構成が簡単で
あり、集積回路として実現することも容易である。

本発明は、演算増幅器の利得帯域幅積を自動的に制御す
る装置であって、制御されるべき演算増幅器が配されて
いるチップと同じチップ上に配されている１個の演算増
幅器の利得帯域幅積が測定され、結果として生じる信号
がバイアス回路を介して総ての演算増幅器の利得帯域幅
積を制御するために使用され、該利得帯域幅積の値は該
装置の入力に送られる制御信号の周波数を介してプリセ
ットが可能である装置を提供し、ｉ＊＊置は、論理回路
であって、入力において所定の周波数及び５０パーセン
トのデユーティサイクルを有する前記制御信号を受信し
、且つ第１の出力において入力信号の周波数の半分の周
波数を有する信号を、そして第２の出力において該入力
信号と該第１の出力における信号との間の論理積から得
られた信号を供給するものと、矩形波回路であって、入
力において前記論理回路の第１の出力に存在する信号を
受信し、且つ出力において基準電圧の振幅に等しい正又
は負の振幅を有する、対応する矩形波信号を供給するも
のと、前記基準電圧の電源と、前記演算増幅器の内の前
記１個の演算増幅器であって、非常に低い周波数におい
て伝達間数の第一の極を与えるように十分に補償されて
いると共に電圧フォロワの形で配されており、且つ非反
転入力において前記矩形波回路によってその出力から供
給される信号を受信するものと、しきい値比較器であっ
て、反転入力において前記１個の演算増幅器によって供
給される信号を、そして非反転入力において第１及び第
２の抵抗器を通して前記矩形波回路及び前記基準電圧に
よって供給される両方の信号を受信し、且つ出力におい
て非反転入力信号の前縁と一致する前縁及び入力におけ
る電圧が等しくなった瞬間と一致する後縁を有する信号
を供給するものと、持続時間比較回路であって、前記し
きい値比較器及び前記第２の出力における前記論理回路
によって供給される信号に排他的論理和演算を実行し、
該しきい値比較器によって供給される信号のハイレベル
部分が該論理回路によって供給される信号のハイレベル
部分よりも短い持続時間を有する場合には出力において
電流信号を出て行く方向に供給し、そして逆の場合には
入って来る方向に供給するものと、コンデンサであって
、負の電圧源に接続される一方の端子と前記持続時間比
較回路の出力及び前記バイアス回路の入力に接続される
他方の端子とを育し、該バイアス回路は該コンデンサの
端子間電圧に反比例するように演算増幅器の利得帯域幅
積を制御するものとを具備することを特徴としている。

〔実　施　例〕

以下に記載する装置は、非常に低い周波数で伝達間数の
第１の極を与えるように十分に補償されているオペアン
プの内の１個を使用してＧＢ積の測定を行う、これは低
い値のコンデンサを使用することによって得られ、該コ
ンデンサは集積化が可能である０周知のように、上記オ
ペアンプは、電圧フォロワとして接続されると、ＯＢ積
に依存する遮断周波数を有する低域通過ＲＣ回路鋼のよ
うに動作する。より詳細には、伝達関数はＧ−Ｂ／（ｓ
＋Ｇ−Ｂ）によって与えられ、ここで３は複素変数であ
り、そしてＧ−Ｂは時定数の逆数を表す。

上記のような回路の入力に送られた矩形波における、該
回路によって作り出された変化を測定することによりＧ
Ｂ積値が得られ、そして該ＧＢ積値はそれが再び所定値
になるように補正され得る。

以下、図面を参照して本発明の一実施例について説明す
る。

本発明に係る装置のブロック図である第１図において、
矩形波制御信号が、論理回路ＬＣの入力に接続されてい
る線ｌに到着する。この信号は、５０％のデユーティサ
イクル及び所望のＣＢ積に適した値の１＠波数ｆｃを有
している。より詳しくは、装置の種々のブロックの直線
性の領域において、且ついくつかの素子を適切に選択す
ることにより、その関係は特に簡単になり、Ｇ−Ｂ−ｆ
ｃ／πによって与えられる。

論理回路ＬＣは、出力２において線１上の信号の周波数
の半分に等しい周波数を有する矩形波信号を供給すると
共に、出カフにおいて線１上の信号と線２上の信号との
間の論理積から得られる矩形波信号を供給する。これら
の信号は、第２図のタイミング図に図示されており、参
照符号ｖ１゜Ｖ２．Ｖ７によって指示されている。勿論
、参照符号の数字の部分は、図示されている信号が存在
する線の番号と一致している。

第１図の１２上の信号は、矩形波回路ＳＱに送られ、該
矩形波回路ＳＱは、適切な電源ＧＴによって発生される
直流基準電圧Ａｏを１９を介して印加されている。＆１
）３上の出力には、Ａｏ及び−Ａｏにそれぞれ等しい正
レベル及び負レベルを有することを除いては＆ｌ１２上
に存在する信号に等しい信号が存在する。この信号は、
複数のオペアンプのうちの１個のオペアンプＭ１の非反
転入力に送られ、該オペアンプ旧は電圧フォロワの形で
配されている。他のオペアンプＭｔ、　　・−・、Ｍｎ
は所望の機能、例えぼろ波機能、を果たすために使用さ
れ、それらのＧＢ積は線１上の信号の周波数による間接
的な制御を受ける。

線４に接続されている、オペアンプＭｌの出力において
、第２図中に■４によって示されている信号と同様の信
号が得られる。それは、オペアンプＭｌによって実現さ
れている低域通過回路網の伝達関数の時定数を有する、
指数関数的に減少及び増加する傾斜の連続からなる。

ｖ４の増加する部分は次式によって表され得る。

Ｖ４　、Ａｏ　［１−２＠ｌＸ９　（−Ｃｕｔ）／（１
＋ｅｘｐ　（−ＧＢＴ／２川　（１）ここで、Ｔは制御
信号の周期の２倍に等しい、ｖ２の周期であり、モして
ｔは時間である。前述したように、時定数は１／（Ｇ−
Ｂ）に等しい。

この信号は、第１図中にＣＡで示されているしきい値比
較値の反転入力に送られる一方、線３上に存在する信号
と電源ＧＴによって供給される信号との和から得られる
信号は、線５に接続されている非反転入力に送られる。

これらの２個の信号の振幅は、抵抗器Ｒ１及び抵抗器Ｒ
２によって構成されている抵抗分割器を介して適宜調整
される。

これにより、しきい値比較器ＣＡ用の２つのレベルを有
する基準信号が得られ、この結果、線４に存在する信号
の電圧が上昇しているときにのみ、入力４及び入力５に
おける電圧の一致が得られる。

既述した、Ｇ−Ｂとｆｃとの間の比の十分に単純な値は
、抵抗器Ｒ１と抵抗器Ｒ２との間の比を適宜選択するこ
とにより得られる。より具体的には、この比は０．４７
９３４９であるということを示すことが可能である。

基準信号は第２図中に■５で示されている一方、■６は
しきい値比較器ＣＡから出て行く信号を示している。こ
の信号は、■５の前縁と一致する前縁と、ｖ４及びｖ５
が同じ振幅を有する瞬間と一致する後縁とを提供する。

信号ｖ５は次式によって与えられる、高い方の電圧レベ
ルを提供する。

Ｖ５−　Ａｏ（Ｒ２−Ｒ１）／（Ｒ２＋Ｒ１）　　　　
　　　　　　（２）式ｉｌ＋及び（２）から判るように
、ｖ４及びｖ５の双方は、電源ＧＴによって発生される
電圧の値を表す、同じ乗数Ａｏを提供し、これにより、
起こり得る変化が、■４の振幅とｖ５の振幅との間の比
較に影響を与えることがなくなる。実際、Ａｏは、しき
い値比較器の差動入力に共通モード電圧として現れる。

第１図に示されるように、１６上の信号は、この信号の
持続時間と論理回路ＬＣによって供給される線７上の信
号の持続時間との比較を行う持続時間比較回路ＣＤに送
られる。即ち、持続時間比較回路ＣＤは、入力信号に排
他的論理和演冨を実行し、Ｖ６（第２図）のハイレベル
部分の持続時間がｖ７のそれよりも短い場合には出力電
流を線８に供給し、逆の場合には入力電流を引き込み、
そして等しい場合には電流を零にする。第２図において
は、Ｉ８によって示されている上記電流は、それが持続
時間比較回路ＣＤに入って行っているということを示す
負の符号によって表されている。

第１図において、持続時間比較回路ＣＤから出ている＆
ｌＩ８はコンデンサＣの一端に接続されておリ、その他
端は電圧−Ｖｅｅの負の電源に接続されている。持続時
間比較回路ＣＤによって供給される電流により、コンデ
ンサＣは充電又は放電され、第２図中に図示され且つｖ
８によって指示されているものと同様の傾向を有する電
圧を提供する。

電流■８が負の値を有しているので、波形はその値が減
少する電圧を表している。

コンデンサＣの端子間電圧は第［１中にＣＰで示されて
いるバイアス回路を制御し、該バイアス回路ＣＰは、オ
ペアンプに送られる電流を変化させることにより、それ
らのＣＰ積を制御する。より詳しくは、ＧＢ積値はコン
デンサＣの端子間電圧に反比例する。

所望しないＱＢ積の増加は、積分器Ｍ１の特定・数の縮
小、従ってその出力における電圧の傾きのより急速な増
加を引き起こす、これは、しきい値比較器ＣＡの出力６
において、より短いパルス、より具体的には論理回路Ｌ
Ｃの出カフにおけるパルスよりも短いパルスの発生を引
き起こす、この結果、持続時間比較回路ＣＤによって発
生された電流はコンデンサＣを充填し、そしてバイアス
回路ＣＰの入力における、より高い電圧はＯＢ積の縮小
を引き起こし、結果的にその値を補正する。

しかしながら、もしＣＰ積の縮小が所望されるならば、
積分器Ｍｌの出力における傾きの、より急速な増加を得
るため、入力１における信号の周波数が引き下げられる
。実際、信号の周波数がより低くなれば、その信号に対
する低域ｉ！！３ｊ４回路網の応答はより速くなる。従
って、補正は、ＣＰ積の増加を所望しない場合に実行さ
れる。

本発明は上述したところのものにのみ限定されるもので
はない０本発明の範囲から逸脱することなく、変形及び
変更が可能である。

【図面の簡単な説明】

第１図は本発明に係る装置のブロック図、及び第２図は
主な波形のタイミング図である。 ＬＣ−・・論理回路　　　ＳＱ・・・矩形波回路Ｍｌ−
Ｍｎ−演算増幅器（オペアンプ）ＣＡ・・−・しきい値
比較器　ＣＤ・・−持続時間比較回路ｃｐ・・・・バイ
アス回路 ＦＩＧ、　４ ＦＩＧ、’２

Claims (2)

【特許請求の範囲】
1. （１）演算増幅器の利得帯域幅積を自動的に制御する装
   置であつて、制御されるべき演算増幅器（Ｍ２、……Ｍ
   ｎ）が配されているチップと同じチップ上に配されてい
   る１個の演算増幅器（Ｍ１）の利得帯域幅積が測定され
   、結果として生じる信号がバイアス回路（ＣＰ）を介し
   て総ての演算増幅器の利得帯域幅積を制御するために使
   用され、該利得書域幅積の値は該装置の入力（１）に送
   られる制御信号の周波数（ｆｃ）を介してプリセットが
   可能であるものにおいて、 論理回路（ＬＣ）であつて、入力（１）において所定の
   周波数（ｆｃ）及び５０パーセントのデューティサイク
   ルを有する前記制御信号を受信し、且つ第１の出力（２
   ）において入力信号の周波数の半分の周波数を有する信
   号を、そして第２の出力（７）において該入力信号（１
   ）と該第１の出力（２）における信号との間の論理積か
   ら得られた信号を供給するものと、 矩形波回路（ＳＱ）であつて、入力（２）において前記
   論理回路（ＬＣ）の第１の出力に存在する信号を受信し
   、且つ出力（３）において基準電圧（Ａｏ）の振幅に等
   しい正又は負の振幅を有する、対応する矩形波信号を供
   給するものと、 前記基準電圧の電源（ＧＴ）と、 前記演算増幅器の内の前記１個の演算増幅器（Ｍ１）で
   あつて、非常に低い周波数において伝達関数の第１の極
   を与えるように十分に補償されていると共に電圧フォロ
   ワの形で配されており、且つ非反転入力において前記矩
   形波回路（ＳＱ）によつてその出力（３）から供給され
   る信号を受信するものと、 しきい値比較器（ＣＡ）であつて、反転入力（４）にお
   いて前記１個の演算増幅器（Ｍ１）によつて供給される
   信号を、そして非反転入力において第１及び第２の抵抗
   器（Ｒ１、Ｒ２）を通して前記矩形波回路（ＳＱ）及び
   前記基準電圧（Ａｏ）によつて供給される両方の信号を
   受信し、且つ出力（６）において非反転入力信号の前縁
   と一致する前縁及び入力における電圧が等しくなつた瞬
   間と一致する後縁を有する信号を供給するものと、 持続時間比較回路（ＣＤ）であつて、前記しきい値比較
   器（ＣＡ）及び前記第２の出力（７）における前記論理
   回路（ＬＣ）によつて供給される信号に排他的論理和演
   算を実行し、該しきい値比較器によつて供給される信号
   のハイレベル部分が該論理回路によつて供給される信号
   のハイレベル部分よりも短い持続時間を有する場合には
   出力（８）において電流信号を出て行く方向に供給し、
   そして逆の場合には入つて来る方向に供給するものと、
   コンデンサ（Ｃ）であつて、負の電圧源（−Ｖｅｅ）に
   接続される一方の端子と前記持続時間比較回路（ＣＤ）
   の出力（８）及び前記バイアス回路（ＣＰ）の入力に接
   続される他方の端子とを有し、該バイアス回路は該コン
   デンサの端子間電圧に反比例するように演算増幅器の利
   得帯域幅積を制御するものと、 を具備することを特徴とする装置。
2. （２）前記利得帯域幅積が前記制御信号（ｆｃ）の周波
   数をπで割つたものに等しく、且つ前記抵抗器（Ｒ１、
   Ｒ２）の抵抗間の比が０．４７９３４９である特許請求
   の範囲第１項記載の装置。