JPS63169183A - イメ−ジセンシングシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はイメージセンシングシステムに関するものであ
り、特に光電変換素子とそれを制御するシステムコント
ローラとを有するイメージセンシングシステムに関する
。

従来の技術 一眼レフのオートフォーカスカメラでは合焦検出のため
に、光電変換素子と、システムコントローラと、該シス
テムコントローラの制御信号に基づいて光電変換素子を
制御するインターフェース回路を備えているのが普通で
あり、ここで前記インターフェース回路は前記光電変換
素子の出力をアナログ処理する機能と、その処理された
アナログ信号をディジタル信号に変換するＡ／Ｄ変換機
能も併せもっている。ところが、従来のイメージセンシ
ングシステムでは、これらの光電変換素子、システムコ
ントローラ、インターフェース回路は、それぞれ別個の
ＩＣチップで形成されていた。

発胡が解決しようとする問題点 そのため、従来例ではチップ相互間を結ぶ信号ラインが
多くなって、ラインの容量（外部配線に付随する容量）
や消費電流が大きいことから高速制御ができないという
欠点があった。また、光電変換素子からの未処理のアナ
ログ信号が外部信号ラインを伝送されることになるので
、外部ノイズを受は易いという問題もあった。更に、゛
接続箇所が多くなるので生産性の点からも好ましくなか
った。

それ故に、本発明の目的はチップ間の接続ラインを可及
的に減少できるように工夫したイメージセンシングシス
テムを提供することにある。

問題点を解決するための手段 本発明のイメージセンシングシステムは、１チツプとし
て形成された光電変換素子と、該光電変換素子からのア
ナログ出力信号をＡ／Ｄ変換するＡＩＤ変換機能を有す
る１チツプで形成されたシステムコントローラとからな
る。そして、光電変換素子はシステムコントローラから
の制御信号に基づいて前記光電変換部を制御する制御部
と、前記光電変換部の出力をアナログ信号処理するアナ
ログ処理部を有するように構成されている。

作　　　　用 上記のように、従来インターフェースＩＣチップに含ま
れていたＡ／Ｄ変換機能はシステムコントローラのＩＣ
チップ内に、そしてアナログ信号処理機能と光電変換制
御部は光電変換素子のＩＣチップ内に設けることによっ
て実質的に２チツプでシステムを構成するので、外部接
続線が著しく少なくなる。そのため光電変換部の制御は
消費電流の増大を招くことな（高速制御となり、合焦検
出が迅速化される。光電変換部での積分値出力が小さい
場合でも、その出力を光電変換素子内でアナログ処理す
ることで、外部（システムコントローラ）に対しては、
充分なアナログ信号として供給しうる。

実施例 第１図に示すように、カメラの焦点検出装置を構成する
焦点検出用光学系（ＯＦ）は撮影レンズ（１）の後方の
予定焦点面（Ｆ）よりも後方に設けられた赤外光カット
フィルタ（１０）、コンデンサレンズ（２）、さらにそ
の後方に位置する絞りマスク（３）を配した一対の再結
像レンズ（４ａ）　（４ｂ）、それらの再結像レンズ（
４ａ）　（４ｂ）の結像面に設けられた電荷結合素子（
ＣＣＤ）を受光素子として有する、焦点検出用受光部（
ＲＦ）の構成要素としてのＡＦ（オートフォーカス）用
ホトセンサアレイの主要部分（６）　（７）等から構成
されている。

上記ＡＦ用ホトセンンサアレイとして、例えばシリコン
のように可視光（Ｖ）内で比較的フラットな分光怒度を
有するものを用いた場合には、撮影レンズ（１）による
可視光中の長波長成分（例えばλ＝　７２０ｎｍ）　（
Ｕ）の結像点が、撮影レンズ（１）のもつ軸上色収差に
起因して予定焦点面（Ｆ）よりも後方に移動するので、
一般にこのような反射光成分を多く含む被写体に対応す
る像間隔（ｚｕ）は可視光（Ｖ）〔重心（λ−５６０ｎ
ｓ）　）の反射光成分を多く含む被写体に対応する像間
隔Ｃ１Ｗ　）（焦点位置検出信号に相当する）より大き
くなる。

第２図に、上述した焦点検出装置を一体化したＡＦセン
サモジュール（ＭＰ）の構成を示す、このＡＦセンサモ
ジュール（ＭＦ）は、光路変換用ミラー（８）を内蔵し
、このミラー（８）の上方に前述したコンデンサレンズ
（２）、視野マスク（９）、及び、はぼ７５０ｒｖ以上
の波長域の赤外光をカットする赤外光カットフィルタ（
１０）を配している。

ここで、赤外光カットフィルタ（ｌＯ）は、単に不要な
赤外光を除去して色収差の悪影響を最小限におさえるだ
けでなく、ＣＣＤなどの半導体ラインセンサに見られる
、長波長入射光に対する各画素の光感度バラツキの増大
による金魚信号の信頼性の劣化をも防ぐものである。

そして、それら各構成要素は、レンズホルダ（１１）に
支持されるとともに、光路変換用ミラー（８）で変換さ
れた光軸に対して垂直に、絞りマスク（３）、一対の再
結像レンズ（４ａ）　（４ｂ）を有する基板（５）、及
び、前述したホトセンサアレイを内蔵する光電変換素子
（１２）が支持された基本構造を有している。

第３図にＡＦセンサモジュール（ＭＰ）のうちの光電変
換素子（１２）の構成を示す。

光電変換素子（１２）において、焦点検出用受光部（Ｒ
Ｆ）を構成するためのホトセンサアレイ（第３図におい
ては、第１図の原理図で示した２つのホトセンサアレイ
の主要部分（６）　（７）を連続したものとして示しで
ある）に、一対の色温度検出用ホトダイオード（１３）
　（１４）がほぼ平行に隣接されて並んでいる。そして
、２つの再結像レンズ（４ａ）　（４ｂ）によって、ホ
トセンサアレイ及び色温度検出用ホトダイオード（１３
）　（１４）上に被写体像が形成されるようになってい
る。

第４図は横軸に波長を、縦軸に相対分光感度をとって色
温度検出用ホトダイオード（１３）　（１４）を構成す
るホトダイオード（ＰＤ　”　）と、その上に配される
色素フィルタの分光感度特性を示しである。

ここで、（１３’　）が黄色素フィルタ、（１４’）が
赤色素フィルタの分光感度特性を示す、従って、色温度
検出用ホトダイオード（１３）　（１４）の分光感度特
性は第４図の（ＰＤ　”）に（１３”　）　（１４’　
）をそれぞれ掛けたものになる。

前記色温度検出用ホトダイオードは各別の再結像レンズ
によって、略同−の被写体をみている。

各種光源からの光の分光エネルギー分布とともに描いた
のが、第５図のグラフである。横軸は波長、縦軸は相対
的な分光感度又はエネルギーである。

図中（Ａ）　、　（Ｂ）　、　（Ｃ）の曲線は、夫々、
タングステンランプ等の標準光源Ａからの光、太陽光、
白色の蛍光灯からの光の分光エネルギー分布を示してい
る。また、図中（１３’）、　（１４゛）及び（ＰＤ’
）の曲線は第４図に準じている。

なお、図中、７５０ｎ＊の位置の二点鎖線（ＩＲ）は、
前述した赤外光カットフィルタ（１０）によるカット波
長を示している。

そして、後述するが、この一対の色温度補正用受光部で
ある色温度検出用ホトダイオード（１３）　（１４）か
らの出力電流に基づいて、具体的には、その比に基づい
て、焦点検出用測定光の分光エネルギー分布を検出する
ようになっている。

即ち、両ホトダイオード（１３）　（１４）からの出力
差が顕著にあられれるのは、グラフから分かるように、
およそ６００ｎ−以上の領域であるから、両者の面積を
１：１に設計すると白色蛍光灯からの光に対して、両ホ
トダイオード（１３）　（１４）からの出力はほぼ同一
であり、その比は略１．０である。また、標準光源Ａの
光の下では、光エネルギーが６０ｏｎ−以上で顕著にな
るから両ホトダイオード（１３）　（１４）からの出力
は、その比が大きく、約２．０となる。さらに、太陽光
は赤外光領域の光のエネルギーの分布が、白色の蛍光灯
からの光、及び、標準光源Ａからの光のほぼ中間であり
、両ホトダイオード（１３）　（１４）からの出力の比
は約１．５である。

また、第１の色温度検出用ホトダイオード（１３）と、
第２の色温度検出用ホトダイオード（１４）は後述する
ホトダイオードアレイ部の基準部と参照部に隣接して同
一チップ上に設けられており、その基準部及び参照部と
略同−の被写体をみている。

次に第６図〜第１３図を用いて前記光電変換素子の構成
について説明する。まず、第６図に示すように光電変換
素子（１２）は照射された光の量に応じて光電荷を発生
するホトダイオードやシフトレジスタ等を有する光電変
換部（１５）と、そのホトダイオード側からシフトレジ
スタ側への電荷転送、シフトレジスタでの電荷転送の制
御、及び後述のアナログ処理部の信号処理タイミングの
制御などを行なうデータ出力制御部（１６）、前記光電
変換部（１５）の積分時間等を制御する積分時間制御部
（１７）、光電変換部（１５）からのアナログ信号を処
理するアナログ処理部（１８）、温度変化に感応して温
度情報を後述するシステムコントローラに供給するため
の温度検出部（１９）、及びｉ１０コントロール部（２
０）から構成されている。そして、この光電変換素子（
１２）は１つの基板上に前記各構成部分を設けた１チツ
プＩＣとして形成されている。

光電変換部（１５）は前述した一対の色温度検出用ホト
ダイオード（１３）　（１４）と、ホトダイオードアレ
イ部（２１）、パリアゲ−）　（２２）、電荷を一時的
に蓄える蓄積部（２３）、蓄積部クリアゲ−）　（２４
）、シフトゲート（２５）、シフトレジスタ（２６）の
各メイン要素から構成されると共に、それらの各出力バ
ッファ、即ち、シフトレジスタ（２６）の出力用バッフ
ァ（２７）と、後述するようにホトダイオードアレイ中
に挿入配置されたモニター用ホトダイオード（ＭＰＤ）
用の出力バッファ（２日）、色温度検出用ホトダイオー
ド（１３）　（１４）の出力用バッファ（２９）　（３
０）、並びにモニター用ホトダイオード（ＭＰＤ）の出
力を暗時補正するためのモニター出力補償信号の出力用
バッファ（３１）、色温度検出信号（ＯＳＹ）　（Ｏ３
Ｒ）のための基準電圧用バッファ　（３１″）を具備し
ている。

更に、色温度検出用ホトダイオード（１３）　（１４）
とバッファ（２９）　（３０）の間、並びにモニター用
ホトダイオード（ＭＰＤ）とバッファ（２８）との間、
更にバッファ（３１）　（３１′）の前段に、それぞれ
コンデンサとスイッチ用トランジスタが設けられている
が、これらのコンデンサ及びトランジスタについては第
７図に示す光電変換部（１５）の具体的回路構成に関す
る説明の際に付言することにする。データ出力制御部（
１６）は信号処理タイミング発生部と転送りロック発生
部とから構成され、後述するシステムコントローラから
ｉ１０コントロール部（２０）を通して与えられる信号
を基にしてシフトレジスタ駆動用の転送りロック（φｌ
）（φよ）を生成する他に、シフトゲート（２５）への
シフトゲートパルス（ＳＲ）を発生する。またサンプリ
ング信号や光電変換素子（１２）から外部へ出力される
信号の切換えを行うためのタイミング信号作成に役立つ
信号をアナログ処理部（１８）に与えたりする。

積分時間制御部（１７）は光電変換部（１５）のモニタ
ー用ホトダイオード（ＭＰＤ）からバッファ（２８）を
通して与えられる信号（ＡＧＣＯ５）をモニターし、そ
のモニター結果に応じてバリアゲート（２２）、蓄積部
（２３）、蓄積部クリアゲート（２４）をそれぞれ制御
する制御信号（ＢＧ）　（Ｓ？）　（ＳＴＩＣＧ）を適
宜出力して積分時間の制御を行なう、そのモニターの際
に、積分時間制御部（１７）はモニター信号（ＡＧＣＯ
５）をバッファ（３１）から与えられるモニター出力補
償信号（ＡＧＣｏｏＳ）で暗時補償する。積分時間制御
部（１７）は、まりに１０コントロール部（２０）を介
してシステムコントローラとの間で信号の交信を行なう
が、そのうちシステムコントローラへ与えるものとして
は積分完了信号（〒Ｉ　Ｎ？）が挙げられる。更に、こ
の積分時間制御部（１７）は光電変換部（１５）での積
分値が所定時間内に、予め定めた所定積分値まで達しな
かった場合に、システムコントローラからの指令信号（
ＳＨＭ）で強制的に積分完了をなすが、それに付随する
積分出力の不充分状態をアナログ処理の段階で補正する
べく、積分値に応じた自動利得制御信号（八ＧＣ）を発
生してアナログ処理部（１８）へ与えることも行なう、
アナログ処理部（１８）は基本的機能としてはシフトレ
ジスタ（２６）からの信号（Ｏ８）及び色温度検出用ホ
トダイオード（１３）　（１４）からの出力信号（Ｏ５
Ｙ）　（Ｏ５Ｒ）からノイズ成分を除去したり、暗時出
力信号補償、自動利得制御など各種のアナログ処理を行
なうものである。尚、後で詳述するように、このアナロ
グ処理部（１８）は出力信号をシステムコントローラの
Ａ／Ｄ変換部のダイナミックレンジに合致させるための
基準電圧クランプを行なう構成も備えている。

１１０コントロ一ル部（２０）は第１４図に示す信号処
理タイミング発生部（１６Ｂ）　、積分時間制御回路（
１７ｂ）、転送りロック発生部（１６Ａ）にそれぞれ分
散されている人出力バッファをさす、第６図においてｒ
１０コントロール部（２０）に結合した外付は端子（Ｔ
１）〜（Ｔ、）及び（Ｔ＋＋）（Ｌｘ）のうち、（Ｔ＋
）　（Ｔｍ）は積分開始モード、低輝度積分モード、高
輝度積分モード、システムコントローラへ積分出力を与
えるデータダンプモードを選択的に指定するモード信号
（ＭＤＩ）　（Ｍｏｔ）を受信する入力端子、（Ｔ、）
は積分開始に係る積分クリア信号（ＩＣＳ）の入力端子
、（Ｔ４）は強制的に積分を終了させてシフトレジスタ
（２６）からのデータを要求するためのデータ要求端子
、（Ｔ、）はデータダンプモードのときに外部（システ
ムコントローラ）へＡ／Ｄ変換開始信号（八〇Ｔ）を出
力する端子、（Ｔ、）は基本クロック（ＣＰ）の入力端
子である。更に、（Ｔｉ＋）は積分完了信号（ＴＩＮＴ
）を出力する端子、（ＴＩ□）は自動利得制御用のデー
タ（八〇Ｃ）を出力する端子群である。また、Ｉ１０コ
ントロール部（２０）とは離れた位置に示されている端
子（Ｔｙ）　（Ｔｓ）はそれぞれ電源（Ｖｃｃ）の入力
端子とアース用端子である。また（Ｔ、）はアナログ信
号出力端子、（Ｔ、。）は基準電圧（Ｖｒｅｆ）の入力
端子である。

次に、前記光電変換素子（１２）の各部の具体的構成に
ついて詳述する。まず、光電変換部（１５）の全体は第
７図に示すように構成されているが、このうちホトダイ
オードやシフトレジスタ等のメイン要素を有する部分に
ついて第８図〜第１３図を用いて説明する。第８図に示
すように、ホトダイオードアレイ部（２１）は複数の画
素ホトダイオード（ＰＤ）と、その間に配されたモニタ
ー用ホトダイオード（ＭＰＤ）とを交互に有する形を成
している。各画素ホトダイオードの長手方向の一端は解
放されているが、他端はバリアゲート（２２）を形成す
る第１ＭＯ５トランジスタ（ＴＲ，）のソースに結合さ
れている。

このＭＯＳ　　）ランジスタ（ＴＩ？、）のドレインは
次段の蓄積部（２３）に結合され、ゲートはバリアゲー
ト信号供給端子（３２）に結合される。蓄積部（２３）
はアルミニウム膜で遮光されており、光の照射を受けな
いが、所謂暗時電荷を生じる。蓄積部（２３）の出力端
は蓄積部クリアゲ−１−（２４）を形成する第２のＭＯ
Ｓ　トランジスタ（ＴＲｚ）のソースと、シフトゲート
（２５）を形成する第３の？ｌＯ５）ランジスタ（ＴＲ
ｓ）のソースに結合されており、その第２ＭＯ５）ラン
ジスタ（ＴＲｚ）のドレインは電源（Ｖｃｃ）が与えら
れる電源端子（Ｔ、）に結合され、ゲートは蓄積部クリ
アゲート信号供給端子（３３）に接続されている。一方
、第３Ｍ０５）ランジスタ（ＴＲ３）のドレインはシフ
トレジスタ（２６）を構成するセグメント（２６ａ）に
結合され、ゲートはシフトゲート信号供給端子（３４）
に結合されている。

モニター用のホトダイオード（ＭＰＤ）は図の上端部側
でホトダイオードによって互いに接続されており、従っ
て、モニター出力は接続された複数のモニター用ホトダ
イオード（ＭＰＤ）の総合出力となる。

このように複数個のモニター用ホトダイオードを結合す
ることによって広範囲の視野を有する被写体輝度モニタ
ーホトダイオードデバイスを実現することになる。

前記ホトダイオードアレイ部（２１）の物理的構造の概
略は第８図におけるＡ−Ａ　′線断面を示す第９図の如
く、シリコン基板（３５）に拡散法によって形成された
Ｐ壁領域（３６）と注入法によるｎ型領域（３７）と、
画素ホトダイオード（ＰＤ）及びモニター用ホトダイオ
ード（ＭＰＤ）を区切るために上部ｎ型領域（３７）に
施されたＰｌよりなるチャンネルストッパ（３８）と、
各ホトダイオードの暗時出力を抑制するために表面に設
けられて表面空乏層の抑制を行なうＰ０膜（３９）とか
ら成っている。基板（３５）には外部からプラス電位が
与えられ、中間のＰ壁領域（３６）にはアース電位が与
えられる。尚、ｎ型領域（３７）はリン注入により、ま
たＰ壁領域（３６）はホウ素の拡散により形成される。

ところで、前述の画素ホトダイオード（ＰＤ）で蓄積さ
れた電荷をバリアゲート（２２）を通して蓄積部（２３
）へ移送するのに要する時間は画素ホトダイオードＣＰ
Ｄ’）の長さくＩｌ）の２乗に略比例することが知られ
ている。一方、合焦検出装置としては、かなり低輝度の
被写体に対しても動作するように長さくりを太き（する
ことで各画素ホトダイオード（ＰＤ）の総面積を太き（
とって発生電荷量を大きくすることが望ましい。ここで
画素ホトダイオード（ＰＤ）の幅を大きくすると合焦検
出装置の精度を悪化させるので好ましくない、この相反
する要求を充足させるために、本発明者は前述のＰ゛膜
（３９）のすぐ下のｎ型領域（３７）の深さを長手方向
に沿って変えることを考えた。即ち、第１０図（ａ）の
平面的な構成図において点線（４０）で示す方向に断面
した同図（ｃ）にその要部（表面に近い部分）の構造を
示すように、Ｐ″膜（３９）の下のｎ型領域作成に関し
、リンのイオン注入量を長手方向（第１０図の左右方向
）に沿って変えることによってｎ−領域（３７ａ）とｎ
ｓＩ域（３７ｂ）とを形成する。こうすれば、同図（ｂ
）に示すように画素ホトダイオード（ＰＤ）のポテンシ
ャルはバリアゲート（２２）に向けて順次低くなってい
き、電荷が左方向（バリアゲート側）へ移動し易くなる
。このことは、画素ホトダイオード（ＰＤ）で蓄積され
た電荷を移送するのに要する時間が短縮されることを意
味する。それ故、画素ホトダイオード（ＰＤ）の長手方
向長（１）を大きくとってホトダイオードの発生電荷を
多くすると共に、蓄積部へ向けてその発生電荷を迅速に
移送するという課題を解決できる。尚、第１０図におい
て、（４１）　（４２）　（４３）　（４４）は、それ
ぞれバリアゲート（２２）、蓄積部（２３）、シフトゲ
ート（２５）、シフトレジスタ（２６）の電極であり、
これらの電極の形成には通常アルミニウム材料が用いら
れる。（４５）は５ｉＯ１等で形成された絶縁膜である
。

次に光電変換部全体の構成を第７図を参照して説明する
。

前述した第８図の画素ホトダイオード（ＰＤ）、モニタ
ー用ホトダイオード（ＭＰＤ）　、バリアゲート（２２
）、蓄積部（２３）、蓄積部クリアゲート（２４）、シ
フトゲート（２５）、シフトレジスタ（２６）の縦続結
合体が横方向に多数配列されており、例えばシフトレジ
スタ（２６）のセグメント数でいえば１２８個存在する
。ただし、前記配列の右端にみられるように画素ホトダ
イオード（ＰＤ）、モニター用ホトダイオード（ＭＰＤ
）　、バリアゲート（２２）、蓄積部（２３）、蓄積部
クリアゲート（２４）及びシフトゲ−）　（２５）のセ
グメント数は右端側においてシフトレジスタ（２６）に
比べて５個少ない、逆にいえば、シフトレジスタ（２６
）のセグメント数だけが右端側で５個多く形成されてい
ることになるが、これは次の理由による。

シフトレジスタ（２６）の出力を受けるコンデンサ（Ｃ
１）はシフトレジスタ（２６）と一体に形成されるよう
になっており、具体的には第１１図（ａ）の従来例に示
すように拡散形成されたｎ″領域４６）とＰ壁領域（４
７）との間に生じる接合容量で形成される。ところが、
絶縁Ｕ１（４Ｂ）を介して表面に被膜された遮光用のア
ルミニウム膜（４９）と前記ｎゝ領領域４６）との間で
も分布容１ｉ（Ｃ’）を生じる。この不所望な分布容１
ｉ（Ｃ’）は第１１図（ｃ）に示すように接合容量で形
成された本来のコンデンサ（Ｃ，）に対し並列に入って
出力容量を増大させ結果として光感度を低下させること
になる。しかも、前記遮光用アルミニウム膜（４９）と
ｎ′″領域（４６）の間に生じる前記分布容量（Ｃ′）
はバラツキが多く製品ごとの光感度のバラツキの原因と
なり、好ましくない。そこで、第１１図（ｂ）に示すよ
うに出力段部に位置する部分のアルミニウム膜（４９）
を削除（５０）することを行なう、こうすると、前記分
布容Ｗ（Ｃ’）は殆どなくなり１、出力用のコンデンサ
（Ｃ１）が殆ど影響されなくなり、光感度は上昇する。

一方、その削除した部分の遮光は第２図に示した視野マ
スク（９）によって行なうようにする。即ち、前記コン
デンサ（Ｃ１）としての接合容量部分を視野マスク（９
）の窓から、それた位置に配するのである。これは、シ
フトレジスタ（２６）の出力段に設けられたコンデンサ
（Ｃ，）に限られるものはなく、各出力段に設けられて
いるコンデンサ（Ｃ３）〜（Ｃ６）の上部のナルミニラ
ム膜も削除されている。

第１２図は、この構成を視野マスク側から見た光電変換
部（１５）の概略□形状で示しており、（５１）はホト
ダイオードアレイ（２１）や色温度検出用ホトダイオー
ド（１３）　（１４）からなる受光部分であり、（５２
）は視野□マスク（９）の窓の投影を顕わす、前記コン
デンサ（Ｃ，）〜（Ｃ６）は前記窓の投影像からは離れ
た位１、従って光の当たらない位置に配置される。ここ
でコンデンサ（Ｃｔ）〜（Ｃ１）の開口面積は互゛いに
等しく設定されている。このように構成することによっ
て、同一の大きさの受光素子からの同一の出力に対して
、コンデンサ（Ｃ１）〜（Ｃ６）の出力電圧を等しくす
ることができる。これらのコンデンサ（Ｃ８）〜（Ｃ６
）のうちでコンデンサ（Ｃ１）のみが受光部分に対応す
るシフトレジスタのセグメントよりも離れた位置に存す
るため、その間を連結するためのセグメントが必要とな
る訳であり、そのセグメントが第７図で示す１番目から
５番目までのセグメントである。従って、これら５個の
セグメントは単に光電荷の転送路として機能するに過ぎ
ないものである。コンデンサ（Ｃｔ）〜＜ｃｂ＞は受光
部の出力を直接入力するので、上述のような余分なセグ
メントを必要としない、シフトレジスタ（２６）の出力
はリセット信号（Ｏ５ＲＳＴ）によって瞬時オンするト
ランジスタ（Ｑ、）のオフ時に転送りロック（φ１）（
φ富）によって前記コンデンサ（Ｃ３）に与えられバッ
ファ（２７）を通して出力される。

第７図において、画素ホトダイオード（ＰＤ’）、モニ
ター用ホトダイオード（ＭＰＤ）のうち、右端の５個、
及び左端の３個にはアルミニウム膜による遮光が施され
ている。これらの遮光されたホトダイオードは例えば画
素ホトダイオードの出力の暗時補正に用いられる暗時電
荷を発生する。ホトダイオードアレイ（２１）は、その
一部分が基準部（Ｍ。）、他の一部分が参照部（Ｍ、）
として割り当てられる。

例えば基準部（ＭＯ）は４０個分、参照部（Ｌ）は５０
個分の画素ホトダイオードとモニター用ホトダイオード
の組合せ体を含む。ただし、構造的には基準部（Ｍ。）
と参照部（Ｍ、）の区別はなく、後述するシステムコン
トローラでのソフト処理により、それらの区別をする。

前記基準部（Ｍ。）と参照部（Ｍ、）との間の不要と考
えられる部分については、シフトレジスタ（２６）のみ
残し、他の画素ホトダイオード、モニター用ホトダイオ
ード、バリアゲート、蓄積部、蓄積部クリアゲート、シ
フトゲートは図面上削除されている。この削除部分を（
Ｓ）で示す、削除部分（Ｓ）に対応するシフトレジスタ
の各セグメント（２６ａ）は、全画素出力の転送に必要
な転送りロック数を減少させて総電荷転送時間を短縮す
るためピッチが他の部分のピッチより大きくなるように
形成している。

モニター用ホトダイオード（？１ＰＤ）は基準部（ｈゆ
）と参照部（Ｍｌ）に位置するもののみが利用されるよ
うに互いに接続されており、他の部分に存在するものは
利用されない、ただし、その不使用のモニター用ホトダ
イオード（ＭＰＤ）　も第１３図に示す如く電源端子（
Ｔ７）に接続して安定化しておくのが望ましい。これは
電気的に浮いていると、他の画素ホトダイオードからの
誘導を受けたり、他の画素へ誘導を起したりして、結局
他の画素ホトダイオードへ影響を与えるからである。モ
ニター用ホトダイオードの出力はコンデンサ（Ｃｚ）に
−たん与えられ、ここで保持されてバッファ（２８）を
介してモニター信号（ＡＧＣＯ５）として出力される。

このモニター信号（ＡＧＣＯ５）の電源変動並びに温度
依存成分除去のため、前記コンデンサ（ＣＺ）の初期化
トランジスタ（ａＸ）と同一構成のトランジスタ（Ｏ３
）によって初期化されるコンデンサ（Ｃ１）からの出力
（ＡＧＣＤＯ３）が同時に用意される。このコンデンサ
（Ｃ１）にはアルミニウム膜で遮光された、モニター用
ホトダイオード（ＭＰＤ）　　と略同−サイズのホトダ
イオード（Ｄ、）が図示のように接続される。トランジ
スタ（Ｏ２）（Ｏ３）は積分クリアゲート信号（ＩＣＧ
）の印加期間に同時にオンされる。

次に、一対の色温度検出用ホトダイオード（１３）（１
４）は図示のように基準部（Ｍ。）と参照部（Ｍｌ）に
それぞれ配されており、これら２つのホトダイオード（
１３）　（１４）の出力は積分クリアゲート信号（ＩＣ
Ｇ）でオンするトランジスタ（Ｑ＆）　（Ｑｔ）によっ
て初期設定されるコンデンサ（Ｃ，）　（Ｃ５）と、色
温度検出ゲート信号（ＰＤＳ）で導通するトランジスタ
（口ａ）　（Ｑｓ）によって、それぞれ黄色温度検出信
号（ＯＳＹ）　、赤色温度検出信号（ＯＳＲ）として出
力される。これらの色温度検出用ホトダイオード（１３
）　（１４）の表面には色フィルタ（不図示）が設けら
れている。ここで、シフトレジスタ（２６）に後続する
出力バッファと赤色温度検出信号の出力バッファ、黄色
温度検出信号の出力バッファを同一に形成すると共に、
画素ホトダイオード（ＰＤ）と色温度検出用ホトダイオ
ード（１３）　（１４）との大きさを略同−に設定して
おくことにより、黄色温度検出信号（ＯＳＹ）　、赤色
温度検出信号（ＯＳＲ）の出力電圧は基準部（Ｍ。）、
参照部（ＭＩ）の画素ホトダイオードの平均出力と前記
色フィルタの透過率の積となって出力される。そこで、
この赤色温度検出信号（ＯＳＲ）と黄色温度検出信号（
ＯＳＹ）は画素ホトダイオード（ＰＤ）の出力電圧と略
等しいダイナミックを有することになり、後段のアナロ
グ処理部で時分割で処理することで画素信号（Ｏ３）の
処理回路を兼用することができる。また、前記色温度検
出用ホトダイオード（１３）　（１４）のサイズは遮光
された画素ホトダイオード（ＯＰＤ）のサイズとも同一
になるので、その遮光画素ホトダイオード（ＯＰＤ）の
出力電圧との差動をとることにより暗時出力の補償も可
能である。また、第７図には、色温度検出信号（ＯＳＹ
）　（ＯＳＲ）の電源ノイズ等を除去するための出力（
ＰＤＤＯ９）を発生するコンデンサ（Ｃ１）、スイッチ
用トランジスタ（Ｏ８）も設けられている。

第７図では、色温度検出用ホトダイオード（１３）（１
４）の出力信号（ＯＳＹ）　（ＯＳＲ）を別設のトラン
ジスタ（口４）　（Ｑｓ）、コンデンサ（Ｃ４）　（ｃ
ｓ）、バッファ（２９）　（３０）等を通して出力する
ように構成されているが、このように出力系を別設する
ことなしに画素出力（Ｏ５）の出力系を利用して取り出
すことも可能である。

第１３図は、このような観点に沿った実施例を示してお
り、第７図の左端側に配される３個の遮光画素ホトダイ
オード（ＯＰＤ）のいずれか１つ（図示の場合左から２
番目）と、それに順次結合されたバリアゲート、蓄積部
、シフトゲートを利用してシフトレジスタ（２６）に赤
色温度検出用ホトダイオード（１４）の出力信号を送る
。この出力信号は通常の画素ホトダイオードの出力信号
と同様にシフトレジスタ（２６）からコンデンサ（Ｃ＋
）に送られ、更にバッファ（２７）を介して出力される
。第１３図は上述の通り参照部（Ｍｌ）に対応する赤色
温度検出用ホトダイオード（１４）に関して示しており
、アルミニウム膜で遮光された左端から２番目の遮光画
素ホトダイオード（ＯＰＤ）の一端を他の画素ホトダイ
オードよりも長く形成して赤色温度検出用ホトダイオー
ド（１４）の出力端と結合しているが、基準部（Ｍ。）
に対応する黄色温度検出用ホトダイオード（１３）の出
力端は第７図の右端側の５個の一遮光画素ホトダイオー
ド（ＯＰＤ）のいずれか１つを同様に長く形成して、そ
れと結合する。

次に、第１４図は前記光電変換部（１５）を１つのブロ
ックで示すと共に光電変換素子（１２）における、その
他の部分を詳細に示し、併せてシステムコントローラ（
５３）と、その周辺回路を開示している。

システムコントローラ（５３）は１チツプのマイクロコ
ンピュータで形成され、その中に前記光電変換素子（１
２）からのアナログ信号（Ｖｏｕｔ）をディジタル信号
に変換するＡ／Ｄ変換部（５４）と、撮影レンズ（交換
レンズ）のＲＯＭを含むレンズデータ出力部（６１）か
ら、それぞれのレンズで異なるディフォーカス量、レン
ズ繰出し量変換係数（ＫＬ）、色温度ディフォーカス量
（ｄｐｔ　）等のデータを予め入力し、且つＡ／Ｄ変換
部（５４）からのディジタルデータを逐一格納する、Ｒ
ＡＭで形成されたメモリ部（５５）と、前記メモリ部（
５５）の出力に基づいて焦点を検出する焦点検出部（５
６）と、前記検出された焦点データとレンズデータ等か
ら補正量を算出する補正演算部（５７）と、その補正量
に基づいてレンズを駆動するための信号をレンズ駆動回
路（６３）に送出すると共に、レンズの移動状況のデー
タをモーターエンコーダ部（６４）から受けるレンズ駆
動コントロール部（５８）と、光電変換部（１５）での
積分値が所定時間に所定値まで達する否か監視するため
の計時用タイマー回路（５９）と、光電変換素子（１２
）と信号の送受を行なうセンサーコントロール部（６０
）とを有する。尚、（６５）はレンズ駆動モーター、（
６２）はシステムコントローラ（５３）によって制御さ
れる表示回路である。光電変換素子（１２）と前記シス
テムコントローラ（５３）は、それぞれｌチップずつ別
個に形成されており、従ってイメージセンシングシステ
ムとしては合計２チツプで構成されていることになる。

第６図の積分時間制御部（１７）は、その中に輝度判定
回路と積分時間制御回路を含んでいるが、第１４図では
、この輝度制御回路（１７ａ）と積分時間制御回路（１
７ｂ）を分離して示している。また、第１４図に示され
る信号処理タイミング発生部（１６Ｂ）は第６図で示す
データ出力制御部（１６）に含まれているものである。

第６図のＩ１０コントロール部（２０）は第１４図の信
号処理タイミング発生部（１６Ｂ）、積分時間制御回路
（１７ｂ）及び転送りロック発生部（１６Ａ）に分散さ
れている。システムコントローラ（５３）は光電変換素
子（１２）に対し、まず基本クロック（ＣＰ）を与える
。この基本タロツク（ＣＰ）は転送りロック発生部（１
６Ａ）及び積分時間制御回路（１７ｂ）にそれぞれ与え
られる。システムコントローラ（５３）は、また光電変
換素子（１２）に対してモード信号（ＭＤＩ）（ＭＤｘ
）を与える。モード信号は２ビツトで構成されていて、
光電変換素子（１２）のイニシャライズモード、低輝度
積分モード、高輝度積分モード、データダンプモードの
４つのモードを表現でき、２本のラインを使って送信さ
れる。

イニシャライズモードのとき、転送りロック発生部（１
６Ａ）から光電変換部（１５）へは転送りロック（φ、
）（φ２）が高周波で供給され、転送りロック供給以前
にシフトレジスタ（２６）に不要に蓄積された電荷をシ
フトレジスタ（２６）の出力側のコンデンサ（Ｃ３）に
排出する。このコンデンサ（Ｃ，）に排出された電荷は
第７図でトランジスタ（Ｑｌ）がリセット信号（ＯＳＲ
５↑）でオンしたとき電源（Ｖｃｃ）へ排出される。ま
た、イニシャライズモードではアナログ処理部（１８）
のイニシャライズも行なわれる。

次に、システムコントローラ（５３）は、まず低輝度積
分モードを指令すると共に、第１６図に示す積分クリア
信号（ｒｃｓ）を積分時間制御回路（１７ｂ）に供給す
る。この積分クリア信号（ＩＣ３）の入力により積分時
間制御回路（１７ｂ）は、この積分クリア信号（ＩＣ３
）に同期した積分クリアゲート信号（ＩＣＧ）、バリア
ゲート信号（ＢＧ）　、蓄積部クリアゲート信号（ＳＴ
ＩＣＧ）を発生し、それぞれ第７図に示した光電変換部
（１５）の所定部分へ与える。積分クリアゲート信号（
ＩＣＧ）はモニター出力信号（ＡＧＣＯＳ）、モニター
出力補償信号（ＡＧＣＤＯＳ）、色温度検出出力信号（
ＯＳＲ）　（ＯＳＹ）、色温度検出補償信号（ＦＤＤＯ
５）をそれぞれ初期化し、一方、バリアゲート信号（Ｂ
Ｇ）と蓄積部クリアゲート信号（ＳＴＩＣＧ）は画素ホ
トダイオード（ＰＤ）及び蓄積部（２３）を初期化する
。

前記積分クリア信号（ＩＣＳ）が消えると、積分クリア
ゲート信号（ＩＣＧ）　、バリアゲート信号（ＢＧ）、
蓄積部クリアゲート信号（ＳＴＩＣＧ）　も消える。そ
の結果、トランジスタ（ａｔ）　（Ｏ２）がオフとなっ
て、初期時に電源電圧（Ｖｃｃ）まで充電されたコンデ
ンサ（Ｃｔ）はモニター用ホトダイオード（ＭＰＤ）の
発生電荷に比例して電圧降下を開始し、コンデンサ（Ｃ
３）は遮光されたホトダイオード（Ｄ＋）の少量の発生
電荷に応じて僅かに電圧を降下する。また、（ＰＤＳ）
がトランジスタ（Ｏ４）（口、）に与えられていること
と相俟ってコンデンサ（Ｃａ）　（Ｃｓ）も初期時の電
源電圧（Ｖｃｃ）から色温度検出用ホトダイオード（１
３）　（１４）の電荷発生量に応じて電圧を降下させて
いく。一方、バリアゲート（２２）並びに蓄電部クリア
ゲート（２４）はオフとなり、その結果、画素ホトダイ
オード（ＰＤ）では照射光に応じて光電荷発生とその蓄
積を開始し、遮光ホトダイオード（ＭＰＤ）では微小な
暗時出力電荷の蓄積を開始する。更に、蓄積部（２３）
では、自身で発生する暗時出力電荷の蓄積を行なう。

第１６図（ａ）から窺知できるように、積分クリア信号
（ＩＣ５）に対し、前述の（ＢＧ）　（ＳＴＩＣＧ）　
（ＴＣＧ）は同一のパルス幅となっている。そこで、（
ＩＣ５）のパルス幅は画素ホトダイオード（ＰＤ）にお
いて、それ以前に（即ち初期化以前に）蓄積されていた
全電荷をバリアゲート（２２）　、蓄積部（２３）、及
び蓄積部クリアゲート（２４）を通して電源（Ｖｃｃ）
へ排出するのに要する時間で制限を受ける。そして、具
体的には５０μｓ〜１００μｓ　若しくは、それ以上の
パルス幅に選ばれる。

光電変換部（１５）の積分動作はいつまでも行なう必要
はなく、むしろそれをどこか、で完了させなければなら
ない、積分値が所定レベルに達したら、それ以上継続し
て積分を行なう必要はないからであり、また、積分値が
所定レベルに達するのに長時間を要する場合にはシャッ
ター釦の押し込みからレリーズできるまでの時間が著し
く長くなるので、途中で積分を完了させて、その積分値
の不足分を信号処理の段階で補正してやる方がよいから
である。

輝度判定回路（１７ａ）は、モニター用ホトダイオード
（ＭＰＤ）のモニター出力信号（ＡＧＣＯＳ）とモニタ
ー出力補正信号（ＡＧＣＤＯＳ）とから積分状態を判定
し、所定の値に達している場合には、それを指示する指
示信号（ＶＦＬＧ）を発生して前記積分時間制御回路（
１７ｂ）に与えると共に、積分値の不足分に応じた利得
制御信号（ＡＧＣ）を出力する。その利得制御信号（Ａ
ＧＣ）はＡＧＣ減算回路（７１）へ供給される。

ＡＧＣ＠算回路（７１）は入力される画素出力信号（Ｏ
３）や色温度検出出力信号（ＯＳＲ）　（ＯＳＹ）のゲ
インを補正する。　ＡＧＣ減算回路（７１）は後述する
ように画素出力信号（Ｏ８）の暗時出力補償を行なう機
能も有してイル。ＡＧＣデータはシステムコントローラ
（５３）へも供給される。不図示の補助光発光の要否を
ＡＧＣデータに基づいてシステムコントローラ（５３）
で判断できるようにするためである。前記輝度判定回路
（１７ａ）の具体的構成は第１５図に示される。第１５
図において、点線（１７ａ）で示すブロックが輝度判定
回路であり、他の点線ブロックはＡＧＣ減算回路（７１
）である、輝度判定回路（１７ａ）では、モニター出力
補償信号（ＡＧＣＤＯＳ）を抵抗値が１倍、２倍、４倍
、８倍の抵抗（Ｒ）　（２Ｒ）　（４Ｒ）　（８Ｒ）を
通して演算増幅器（Ａ＋）　（Ａｔ）　（Ａ＋）　（Ａ
４）のプラス入力（＋）に印加している。このとき、各
抵抗には定電流源（Ｂ）によって一定の電流（１）が流
れるので、抵抗による電圧降下はそれぞれ１倍、２倍、
４倍、８倍の関係となる。演算増幅器（Ａ、）〜（Ａ４
）のマイナス入力端子（−）にはモニター出力信号（Ａ
ＧＣＯＳ）が供給され、出力には（ＡＧＣＯＳ）と（Ａ
ＧＣＤＯＳ）の差電圧が生じるが、第７図に示したよう
に同一チップ上にコンデンサ（ＣＺ）と（Ｃ１）、トラ
ンジスタ（Ｑ２）と（Ｑ、）、バッファ（２８）と（３
１）がそれぞれ同一に設計しであるので、その両信号（
ＡＧＣＯＳ）と（ＡＧＣＤＯＳ）は積分クリアゲート信
号（ＩＣＧ）印加直後は同電位で、そのうちモニター出
力信号（ＡＧＣＯＳ）はモニター用ホトダイオード（Ｍ
ＰＤ）での光電荷の発生と共に低下していき、一方モニ
ター出力補償信号（ＡＧＣＤＯＳ）は、そのままの状態
を保ち、常時モニター出力信号の初期電位を保持してい
る。従って、それらの信号の差をとることで電荷の蓄積
量（積分値）のモニターが可能となる。しかも、前記両
信号の差をとることにより、電源電圧の変動をキャンセ
ルでき、更に温度上昇によって暗時出力が増大する場合
には遮光ホトダイオード（Ｄ＋）がそれに感応するので
、モニター出力補償信号（ＡＧＣＤＯＳ）には、その暗
時出力の温度変動分が含まれていることになり、前記両
信号の差電圧は温度影響も除去された正しいモニター情
報信号となる。画素ホトダイオード（ＰＤ）での積分値
が所定の値に達したと考えられるときには、モニター用
ホトダイオード（ＭＰＤ）からのモニター出力信号（Ａ
ＧＣＯＳ）が、初期電位よりもＩ×８Ｒ降下するので、
演算増幅器（Ａ４）から指示信号（ＶＦＬＧ）が発生す
ル、コノ指示信号（ＶＦＬｃ）は積分時間制御回路（１
７ｂ）に供給される。積分時間制御回路（１７ｂ）は、
指示信号（ｖｙ。）若しくは強制積分完了信号（ＳＨＭ
）のいずれかを受けると光電変換部（１５）に対し積分
完了動作を行なわせると共に、ラッチ信号（ＬＣＫ）を
発生し、このラッチ信号（ＬＣＫ）を前記輝度判定回路
（１７ａ）のＤフリップフロップ（ＦＦ　Ｉ）〜（ＦＦ
３）のクロック端子（ＣＰ）に供給する、Ｄフリップフ
ロップ（ＦＦＩ）〜（Ｆｈ）はそれぞれ前段の演算増幅
器（Ａ１）〜（Ａ、）に対しデータ端子（Ｄ）が接続さ
れているので、モニター出力信号（ＡＧＣＯＳ）の値に
依存したラッチ状態となる。

各Ｄフリップフロップ（ＦＦＩ）　（ＦＦｇ）　（ＦＦ
３）の出力端はＡＮＤゲー１−　（Ｎ、）　（ａｔ）に
図示の如（接続されており、その結果、輝度判定回路（
１７ａ）の出力路（７２）（７３）　（７４）　（７５
）には１倍、２倍、４倍、８倍の割合の補正量に対応す
る利得制御信号（八ＧＣ）が出力されることになる。因
みに、システムコントローラ（５３）によって管理され
る所定時間内に指示信号（ＶＦＬＧ）が出力される状況
下では、（ＡＧＣ）は出力路（７２）に生じる。

しかしながら、前記所定時間内に指示信号（Ｖ、Ｌ、）
が発生しない状況下では、後でも述べるように強制的に
積分完了が行なわれるので、出力路（７２）　（７３）
　（７４）　（７５）のいずれか１つにＡＧＣ信号が生
じることになる。

第１６図（ａ）のタイムチャートで低輝度積分モードに
おいての説明を加える。積分クリア信号（ＩＣ５）が消
滅した時点から光電変換部（１５）で積分動作が始まり
、しばらくしてモニター出力信号（ＡＧＣＯＳ）が所定
の積分値に対応するレベルにまで降下すると指示信号（
ＶＦＬｌ、）が輝度判定回路（１７ａ）から発生する。

これを受けて積分時間制御回路（１７ｂ）は蓄積部クリ
アゲート信号（ＳＴＩＣＧ）を発生して蓄積部クリアゲ
−）　（２４）を開き蓄積部（２３）で不要に蓄積され
た僅かな暗時電荷を電源（Ｖｃｃ）側へ排出させる。続
いて、この蓄積部クリアゲート信号が消えることによっ
て蓄積部クリアゲート（２４）が閉じる。この後、すぐ
に積分時間制御回路（１７ｂ）はバリアゲート信号（Ｂ
Ｇ）を発生してバリアゲート（２２）を開き、画素ホト
ダイオード（ＰＯ）の蓄積電荷を蓄積部（２３）へ移送
させる。前記指示信号（Ｖｙｔｅ）が発生してから、こ
の蓄積部（２３）への移送動作が完了するまで約５０〜
１００μｓの時間（１）が必要となる。このようにして
各画素ホトダイオード（ＰＤ）で蓄積された電荷を蓄積
部（２３）に移送せしめた後、積分時間制御回路（１７
ｂ）はシステムコントローラ（５３）に対し積分の完了
信号（ＴＩＮＴ）を与える。本実施例では（ＴＩＮＴ）
におけるハイレベルからローレベクへの変遷が積分の完
了を表している。

この積分完了信号（ＴＩＮＴ）はシステムコントローラ
（５３）において割込み信号として受は入れられ、シス
テムコントローラ（５３）が他の処理を行なっている間
も、その処理が重要なものでなく、従って割込み禁止で
の処理でない限り、即座に積分完了信号（ＴＩＮＴ）の
認識処理を行なう。また、他の処理が割込み禁止処理で
ある場合には、その処理を終了した時点で前記積分完了
信号（ＴＩＮＴ）の処理を行なう、システムコントロー
ラ（５３）は、この積分完了信号（ＴＩＮＴ）に基づい
て、メモリ部（５５）の画情報データ格納のためのアド
レス等のセットを行なった後に、光電変換素子（１２）
内の転送りロック発生部（１６Ａ）に対してシフトパル
ス発生信号（ＳＨＭ）を供給する。その結果、転送りロ
ック発生部（１６Ａ）はシフトパルス（ＳＨ）を発生し
、このシフトパルス（ＳＨ）を光電変換部（１５）のシ
フトゲ−１−（２５）へ与えて蓄積部（２３）に既に移
送されている、適正積分レベルまで蓄積された電荷のシ
フトレジスタ（２６）への移送を実行する。その後、す
ぐにシステムコントローラ（５３）はモード信号（ＭＤ
Ｉ）　（ＭＤりとしてデータダンプモード信号を光電変
換素子（１２）に与えて、光電変換素子（１２）をデー
タダンプモードにセットする。　尚、上記においてシス
テムコントローラ（５３）が積分完了信号（ＴＩＮＴ）
の受信後１０ＩＩｌｓ程度割込み禁止処理によって積分
の完了を認識しえない場合においても、既に光電変換部
（１５）では画素ホトダイオード（ＰＤ）と蓄積部（２
３）間がバリアゲート信号（ＢＧ）の消滅によるバリア
ゲート（２２）の不導通により遮断されているため、前
記１ＯＩＩＩｓ間に画素ホトダイオード（ＰＤ）内に蓄
積される電荷が蓄積部（２３）に蓄積されている所望電
荷に何ら影響を与えることはないし、また、そのＬｏｓ
ｓ間に蓄積部のポテンシャル準位を持ち上げるべく信号
（ＳＴ）をローレベルにしている（詳細は後述する）の
で、蓄積部（２３）自身で発生して前記所望電荷に加算
される暗時電荷は極めて微小であり、問題にならない。

第１６図（ａ）において積分完了信号（ＴＩＮＴ）がロ
ーレベルへ反転した時点からシフトパルス発生信号（Ｓ
ＨＭ）並びに該（ＳＨＭ）に略同期するシフトパルス（
ＳＨ）の発生が少し遅れているのはシステムコントロー
ラ（５３）における上記積分完了信号（ＴＩＮＴ）の処
理が遅れていることを表している。

前記積分時間制御回路（１７ｂ）はバリアゲート信号（
ＢＧ）に同期して立ち上がり、２個目のバリアゲート信
号の終了に同期して、立下る色温度検出ゲート信号（Ｐ
ＤＳ）も発生する。この色温度検出ゲート信号（ＰＤＳ
）は積分クリアゲート信号（ＩＣＧ）に対応する期間に
は、それ以前に色温度検出用ホトダイオード（１３）　
（１４）で不要に蓄積されていた電荷をコンデンサ（Ｃ
４）　（Ｃｓ）へ排出するために色温度検出用ホトダイ
オード（１３）　（１４）とコンデンサＣＣａ＞　（Ｃ
ｓ）間のスイッチ用トランジスタ（Ｑ４）（Ｑ％）をオ
ン状態にし積分クリアゲート信号（ＩＣＧ）が消滅した
後もハイレベルを保持してトランジスタ（Ｑ４）（Ｑｓ
）をオン状態になし、各色温度検出用ホトダイオード（
１３）　（１４）で発生した電荷をそれぞれのコンデン
サ（Ｃ４）　（ｃｓ）に蓄積させる。そして、指示信号
（Ｖ　ＦＬＧ）の発生から蓄積部クリアゲート信号（Ｓ
Ｔ　ＩＣＧ）の発生を経てバリアゲート信号（ＢＧ）の
発生立下り時に色温度検出ゲート信号（ＰＤＳ）は立下
り、前記トンジスタ（Ｑ４）（ＱＳ）をオフ状態とする
。これにより、各色温度検出用ホトダイオード（１３）
　（１４）で発生する電荷の前記コンデンサ（Ｃ４）（
Ｃ５）での積分動作は完了し、次の積分開始まで、この
完了時点での電位が色温度検出出力信号（ＯＳＲ）　（
ＯＳＹ）として保持される。

以上の説明は被写体が比較的明るい場合の低輝度積分モ
ードであるが、被写体が極めて暗い場合における低輝度
積分モードでは積分完了動作等が少し異なる。このとき
の各信号のタイムチャートは第１６図（ｂ）に示される
。システムコントローラ（５３）は前述の積分開始後、
積分完了信号（ＴＩＮＴ）の受信待ち状態においてタイ
マー回路（５９）を用いて積分時間の計時を行なう。そ
して、積分開始後１０１００Ｉ経過後も積分が継続され
、積分完了信号（ＴＩＮＴ）が受信されない場合、シス
テムコントローラ（Ｓ３）は光電変換素子（１２）に強
制的に積分を完了させるためシフトパルス発生信号（Ｓ
ＨＭ）を与える。このシフトパルス発生信号（ＳＫＩＭ
）を入力した光電変換素子（１２）の積分時間制御回路
（１７ｂ）は光電変換部（１５）に対して前述の蓄積部
クリアゲート信号（ＳＴＩＣＧ）を与えて、蓄積部（２
３）の不要電荷を排出した後、バリアゲート信号（ＢＧ
）を与えて画素ホトダイオード（ＰＤ）の蓄積電荷を蓄
積部（２３）に移す。これによって積分は完了する。尚
、このときに蓄積部のポテンシャル準位を持ち上げるべ
く信号（ＳＴ）をローレベルにしないのは、この蓄積部
の蓄積時間が殆どないからである。各蓄積部（２３）の
電荷は引き続いて転送りロック発生部（１６Ａ）から与
えられるシフトパルス（ＳＨ）によってシフトレジスタ
（２６）にシフトされ、続いて送られてくる転送りロッ
ク（φ１）（φ２）によって順次コンデンサ（Ｃ２）側
へ転送される。このようにシステムコントローラ側から
の指令に基づく強制的な積分完了では、適正な積分レベ
ルまで電荷蓄積が行なわれていないので、その出力レベ
ルは小さく　Ｓ／Ｎ比の低下の原因となったり、システ
ムコントローラ（５３）のＡ／Ｄ　Ｃ８部（５４）にお
けるダイナミックレンジに対し不適になったりする。そ
こで、このような場合、アナログ処理部（１８）でゲイ
ン補正をしてやるのが望ましい。

このゲイン補正量の決定を行なうのが、先に第１５図で
述べた輝度判定回路（１７ａ）であり、ゲイン不足量に
応じて×１、×２、×４、×８の出力路（７２）　（７
３）　（７４）　（７５）のいずれかが選択（ハイレベ
ル化）される、その選択された状態は次の積分が完了し
モニター出力信号が処理されるまでの間、保持される。

以上で低輝度積分モードの積分動作についての説明を終
えるが、低輝度積分モードで積分開始し１ｍｓ以前に積
分完了信号（ＴＩＮＴ）が検知された場合には低輝度積
分モードでは過剰積分成分が多くなって画素出力信号の
アナログ処理やＡ／Ｄ変換処理において飽和してしまう
ため、システムコントローラ（５３）は高輝度積分モー
ドへモード信号（ＭＤ　Ｉ　）（Ｍｏｗ）を切換える。

次に、この高輝度積分モード時の積分動作を第１７図（
ａ）のタイムチャートを参照して説明する。

まず低輝度積分モード時と同様にシステムコントローラ
（５３）は積分クリア信号（ＩＣＳ）を発生する。

このパルス幅は低輝度積分モード時と同一に選ばれる。

この積分クリア信号（ＩＣ５）を受けて積分時間制御回
路（１７ｂ）は光電変換部（１５）の初期化のた　　。

め積分クリアゲート信号（ＩＣＧ）　、蓄積部クリアゲ
ート信号（ＳＴＩＣＧ）　、バリアゲート信号（ＢＧ）
を発生する。次に、積分クリア信号（ＩＣＳ）の消滅と
共に低輝度積分モード時と同様に積分の開始が行なわれ
るが、今回は高輝度積分であるため第１７図（ａ）に示
す如くバリアゲート信号（ＢＧ）は積分開始から終了ま
でハイレベルの信号として積分時間制御回路（１７ｂ）
から出力されている。このことは画素ホトダイオード（
ＰＤ）と蓄積部（２３）間のバリアゲート（２２）をオ
ン状態としたまま積分を行ない、始めから蓄積部（２３
）で画素ホトダイオードに生じた電荷を蓄積させること
を意味する。尚、この積分時に蓄積部クリアゲート（２
４）はオフとなる。こうして積分が開始し低輝度積分モ
ード時と同様にモニター出力信号（ＡＧＣＯＳ）が、そ
の初期電位に相当するモニター出力補償信号（ＡＧＣＤ
ＯＳ）のレベルから所定量Ｖｔｈ　（＝　Ｉ　ｘ８Ｒ）
だけ低下した時点で指示信号（ＶＦＬＧ）が輝度判定回
路（１７ａ）から発生され積分時間制御回路（１７ｂ）
へ供給される。積分時間制御回路（１７ｂ）は、この指
示信号（ＶＦＬＧ）を受けてバリアゲート信号（ＢＧ）
をローレベルになし、その時点までオン状態であったバ
リアゲート（２２）をオフ状態とする。これによって画
素ホトダイオード（ＰＤ）から蓄積部（２３）への電荷
流入をストップすると共に、システムコントローラ（５
３）へ積分完了信号（ＴＩＮＴ）を送出する。このよう
に高輝度積分モードでは低輝度積分モードでみられた画
素ホトダイオード（ＰＤ）から蓄積部（２３）への電荷
の転送は行なう必要はなく、単にバリアゲート（２２）
をオン状態からオフ状態へ切換えるだけで積分完了動作
を終了することができるため、指示信号（ＶＦＩＪ）に
対する積分完了は第１７図（ａ）にみられるように遅れ
をなくすことができる。これに対し低輝度積分モードで
は前述したように５０〜１００μｓの時間の遅れ（ｔ）
〔第１６図（ａ）参照〕が生じる。そして、バリアゲー
ト（２２）がオフ状態となると、信号（ＳＴ）をローレ
ベルにして蓄積部の電位を持ち上げて暗時電荷の発生を
少なくする。こうして電位の高くなった蓄積部（２３）
に蓄えられた適正積分レベルまで積分された電荷は低輝
度積分モード時と同様にシステムコントローラ（５３）
からのシフトパルス発生信号（ＳＨＭ）を入力してシフ
トパルス（ＳＨ）と転送りロック（φ１）（φ２）を形
成する転送りロック発生部（１６Ａ）の制御によってシ
フトレジスタ（２６）ヘシフトされ順次シフトレジスタ
（２６）の出力コンデンサ（Ｃ＋）へ転送される。上記
信号（ＳＴ）はシフトパルス（ＳＨ）の消滅と同期して
ハイレベルとなり、これによって蓄積部の電荷はもとの
状態に戻る。尚、色温度検出用ホトダイオード（１３）
　（１４）の出力の積分を制御する色温度検出ゲート信
号（ＰＤＳ）は、ここではバリアゲート信号（ＢＧ）と
同値の信号として出力されバリアゲート信号（ＢＧ）の
立下りで立下って画素ホトダイオード（ＰＤ）の積分完
了時点での色温度検出出力信号（ＯＳＲ）　（Ｏ５Ｙ）
の出力を保持する。

尚、上記高輝度積分モードにおいて被写体の輝度が極め
て低い場合は第１７図（ｂ）のタイムチャートに示しで
ある。この場合、システムコントローラ（５３）のタイ
マー回路による所定の計時時間内に積分完了信号が発生
しないので、第１６図（ｂ）の低輝度積分モードでの極
低輝度時と同様にシステムコントローラ側から（ＴＩＮ
Ｔ）の受信よりも先に（ＳＨ旧が発生し、積分動作を完
了させる。積分動作の完了の動作は第１７図（ａ）と同
じである。

以上において、光電変換部（１５）の積分動作について
低輝度積分モード時、高輝度積分モード時の各々につい
て説明したが、第１９図と第２０図は光電変換部の画素
ホトダイオード（ＰＤ）、バリアゲート（２２）、蓄積
部（２３）、シフトゲート（２５）、シフトレジスタ（
２６）の物理的動作を模式的に示している。

また、これらの図において画素ホトダイオード（ＰＤ）
以外の部分は印加信号の記号で示している。尚、（ＯＧ
）は画素ホトダイオード（ＰＤ）の端部に添設されたア
ウトゲートを示しており、必要な場合、例えば第２０図
（ｂ）　（ｃ）の如く画素ホトダイオード（ＰＤ）に不
要な電荷が著しく生じた場合に、このアウトゲート（Ｏ
Ｇ）を通して不要電荷を排出することができる。゛第１
９図は低輝度積分モード、第２０図は高輝度積分モード
の場合をそれぞれ表わす。

第１９図において、（ａ）は積分中。（ｂ）は積分完了
動作（ｉ）として画素ホトダイオード（ＰＤ）の電荷を
移送する前に蓄積部（２３）の電荷を蓄積部クリアゲー
ト（２４）を通して電源（Ｖｃｃ）へ排出する動作を示
している。（Ｃ）は積分完了動作（ｉｉ）として画素ホ
トダイオードの電荷を蓄積部（２３）へ移送する動作を
示す、（ｄ）は積分完了時点の状態を示すが、ここで蓄
積部の電位制御信号（ＳＴ）をハイレベルからローレベ
ルに変えて蓄積部のポテンシャル準位を上げているが、
これは次の理由による０画素ホトダイオード（ＰＤ）か
らの電荷を保持する状態では、蓄積部（２３）は深いポ
テンシャルはど蓄積部自身での暗時電荷が生じ易くなっ
て蓄積電荷量が変化するのでポテンシャルを浅くするこ
とによって、蓄積部自身での暗時電荷の発生を抑えるた
めである。この点に関しては第２０図の高輝度積分モー
ドの場合でも同じである。第１９図（ｅ）は初期化、即
ち積分のクリア動作を示す。

高輝度積分モードでは、第２０図（ａ）が積分中を、（
ｂ）が積分完了時を、そして（ｃ）がシフトレジスタへ
の電荷転送を示す、この場合でも、積分クリア動作につ
いては第１９図（ｅ）のように行なわれる。

次に第１４図に示すアナログ処理部（１８）について、
第１６図〜第１８図のタイムチャートを参照しながら説
明する。第７図に示すようにシフトレジスタ（２６）の
うち右から１番目〜５番目のセグメントは対応する画素
ホトダイオードを有しない、従って、バッファ（２７）
を通して出力される画素出力信号（Ｏ５）の最初の５個
はホトダイオードを有しないレジスタ・セグメントの出
力であり、続いて遮光画素ホトダイオード（ＯＰＤ）の
出力が６番目〜１０番目に出力され、しかる後、基準部
（Ｍ。）における画素ホトダイオードの出力、不要部（
Ｓ）に対応するレジスタ・セグメントの出力、参照部（
ｌのホトダイオードの出力、そして最後に左端側の遮光
画素ホトダイオード（ＯＰＤ）の出力、という順序で続
くようになっている。その出力波形を第１８図で（Ｏ５
）として示す。

画素出力信号（Ｏ８）の初期化は第７図においてコンデ
ンサ（Ｃ＋）をリセットすることにより行なう。

その際、リセットパルス（ＯＳＲＳＴ）をトランジスタ
（Ｑ、）のゲートに加え、該トランジスタ（Ｑｌ）を導
通させてコンデンサ（Ｃ１）を電源電圧（Ｖｃｃ）に充
電するが、そのリセットパルス（ＯＳＲＳＴ）の印加時
にＭＯＳ型のトランジスタ（Ｑ、）のクロックフィール
ドスルー効果により誘導を受けた信号が発生し、このリ
セットパルス（ＯＳＲＳＴ）が終わった時にコンデンサ
（Ｃυは略電源電圧まで充電され、本来の基準レベルを
示す。ただし、この基準レベルは前記リセットパルス（
ＯＳＲＳＴ）印加時の電源電圧変動により変動する。次
に、転送りロック（φ、）の立下りでシフトレジスタ（
２６）が１位相転送し、コンデンサ（Ｃ１）に次の画素
ホトダイオードの蓄積電荷が流入され、出力される。こ
のときの電圧降下量が、その画素ホトダイオードの入射
光量に比例した画素出力信号Ｖ　ｏｓ　（ｎ）である。

次に、またリセットパルス（ＯＳＲＳＴ）がトランジス
タ（Ｑｌ）に印加されてコンデンサ（Ｃ３）がリセット
され、次の転送りロック（φ、）で次の画素ホトダイオ
ードの画素出力信号Ｖ　ｏｓ　（ｎ　＋　１）が得られ
る。順次、斯様にして画素出力信号が出力されていく。

そして、このようにして出力された一連の画素出力信号
は第１サンプルホールド回路（６６）において第１８図
の（ＲＳＳ／Ｈ）のタイミングでサンプリング且つホー
ルドされた（　Ｖ　ａＳ）との差動を減算回路（６７）
でとることによって、その差動出力（ＯＳｄｉｒ）のリ
セットレベルが一定値に揃えられ、そのレベルからの電
圧低下が画素出力信号の値となる。この電源ノイズ除去
力は一般に２重すンプリング方式と呼ばれる。

次に、こうして得られた前記差動出力（ＯＳｄｉｒ）を
用いて同じ減算回路（６７）に設けられている第２サン
プルホールド回路（不図示）でサンプルホールドを行な
う、これは、後段のシステムコントローラ（５３）内の
Ａ／Ｄ変換部（５４）に対して入力アナログ量を一定に
保つ時間を確保するためである。前記減算回路（６７）
でサンプルホールドされた画素出力信号は第１８図（７
）　（ＶｏｓＳ／Ｈ）から、ツレぞれＶｏｓ（ｎ）　、
Ｖｏｓ（ｎ＋１）　、Ｖｏｓ（ｎ＋２）下がった値の信
号となる。

こうして処理された画素出力信号（Ｖｏｓ）のうち７番
目〜９番目に出力される暗時画素出力信号が次の第３サ
ンプルホールド回路（７０）でサンプルホールドされる
。このときのサンプリングパルス（ＯＢＳ／Ｈ）は第１
６図に示されるように、丁度画素出力信号（Ｖｏｓ）の
うち７番目〜９番目のアルミニウム膜によって遮光され
た遮光画素ホトダイオード（ＯＰＤ）の出力信号を抽出
するようなパルスとなっている。尚、６番目の信号はサ
ンプリングされず、従って使用されないことなるが、こ
れは次の理由による。即ち、６番目の画素出力信号は第
７図に示すように遮光画素ホトダイオード（ＯＰＤ）の
うち、最端部に位置するものであるため、外部からのノ
イズの影響を受は易く、従ってその出力は必ずしも正確
な暗時画素出力とならないからである。前記（ＯＢＳ／
Ｈ）によりサンプリングされた７番目〜９番目の暗時画
素出力は、少なくとも一連の画素ホトダイオードの出力
が終わるまで（シフトレジスタのセグメントでいう１２
８番目の出力が処理されるまで）保持されるものとする
。

このように、サンプルホールドされた暗時画素出力（■
。、）と前述の１１番目以降に出力される画素出力信号
（Ｖｏｓ）との差動を次段のＡＧＣ減算回路（７１）で
とることによって暗時出力の除去された光電荷出力のみ
による画素出力信号（Ｖｏｓ）を得ることができる。こ
の減算は先に第１５図に示したＡＧＣ減算回路（７１）
で行なわれる。第１５図において、（Ａ、）は端子（７
７）から入力される暗時画素出力（Ｖｏｗ）と端子（７
６）から入力される画素出力信号（Ｖｏｓ）との差動を
とる演算増幅器である。尚、この演算増幅器（Ａ、）の
出力端とマイナス入力端子（−）間に接続される抵抗（
ｒ、）　（ｒ−）　（ｒ３）　（ｒ４）及び基準電圧（
Ｖｒｅｆ）とプラス入力端子（＋）間に接続される抵抗
（ｒｓ）　（ｒａ）　（ｒ、ｔ）　（ｒｅ）を前述の利
得制御信号（ＡＧＣ）によりアナログスイッチ（Ｓ、）
〜（Ｓ、）を介して切換えることによって、低輝度時に
おける積分の強制停止に基づく画像出力信号のゲイン不
足分を補正する。このＡＧＣ減算回路（７１）を通った
信号は光電変換素子（１２）からシステムコントローラ
（５３）へ出力される。そのためシステムコントローラ
（５３）内のＡ／Ｄ変換部（５４）のダイナミックレン
ジ（１／３　Ｖ　ｒｅｆ≦Ｉ）Ｒ≦Ｖ　ｒｅｆ）に出力
レベルを調整し、暗時画素出力を（Ｖ　ｒｅｆ）とし、
画素出力（Ｖｏｓ）が増大すれば、Ｖｒｅｆ−Ｖｏｓと
する出力形態をとることができるように前記ＡＧＣ減算
回路（７１）は構成されている。即ち、端子（７７）に
入力される暗時出力電圧（Ｖ　ｏｎ）に等しい電圧の画
素出力電圧（Ｖｏｓ）が端子（７６）に入力された場合
には演算増幅器（Ａ、）の出力はＶｒｅｆとなり、入力
の（Ｖ。

Ｓ）が（■。、）よりも低くなると、演算増幅器（Ａ、
）の出力はＶｒｅｆ−Ｖｏｓとなる。

一方、色温度検出出力信号（ＯＳＲ）　（ＯＳＹ）は第
２、第３減算回路（６８）　（６９）で基準電圧出力と
して作用する色温度検出補償信号（ＰＤＤＯ３）との差
動をとる。

更に、その差動出力を暗時出力補償し、且つ適正なゲイ
ンになすと共に基準電圧に調整するために前述のＡＧＣ
減算回路（７１）に供給する。このときＡＧＣ減算回路
（７１）への供給タイミングは減算回路（６７）　（６
８）　（６９）に後続するアナログスイッチ（ＡＮＤ）
　（ａＮｔ）　（ａＮｓ）に対し、信号処理タイミング
発生部（１６Ｂ）から与えられる、第１６図、第１７図
に示す制御信号（ＡＮＳ＋）　（ＡＮＳｚ）　（八Ｎ５
３）によって行なわれる。

その結果、本実施例では第１６図及び第１７図の画素出
力信号（Ｖｏｓ）に示されるように、暗時出力のサンプ
リングが終わった直後の１０番目の画素出力信号の出力
中に、それに代わって黄色温度検出信号（ＯＳＹ）が、
１１番目の画素出力信号の出力中にそれに代わって赤色
温度検出信号（ＯＳＲ）がそれぞれＡＧＣ減算回路（７
１）へ供給される。尚、色温度検出信号（Ｏ３Ｉ？）　
（ＯＳＹ）を光電変換部（１５）において別設の出力バ
ッファを用いて出力させる方法でなく、第１３図に示し
たように遮光画素ホトダイオード（ＯＰＤ）を利用して
通常の画素出力信号と同一の経路で出力させるようにし
た場合には、１０番目及び１２７２７番目素出力信号と
してバッファ（２７）から出力される。そこで、これら
の出力は前述の２重サンプリングでノイズ成分の除去、
暗時出力サンプリング値との差をとるによって暗時出力
補償された後、前記Ａｃｃｌ算回路（７１）へ供給され
る。この場合には、第２、第ｉ減算回路（６８）　（６
９）やアナログスイッチ（ＡＮＤ）　（ＡＮｔ）　（Ａ
Ｎ３）は不要となる。

以上でアナログ処理部（１８）の説明を終え、次に温度
検出部（１９）について説明する。第２図に示すオート
フォーカス検出機構のうち、例えばレンズホルダ（９）
のアクリル材料部分や再結像レンズ（４ａ）　（４ｂ）
を保持する基板（５）等は温度によって膨張して所定部
分の寸法を微妙に変化させたりする。

これは温度によるオートフォーカス誤差を生じる。

このような点から、温度補償を電気的に行なうべく温度
検出部（１９）が設けられるが、この温度検出部（１９
）は第２１図に示すように電源（Ｖｃｃ）から所定電位
低い値の前記基準電圧（Ｖ　ｒｅｆ）とアース間に抵抗
（Ｒ１）　（Ｒｚ）を直列に接続し、その接続中点を演
算増幅器（Ａ、）のプラス入力端子（＋）に接続してい
る。マイナス入力端子（−）と出力端は直かに接続する
。ここで、抵抗（Ｒυは温度係数βＲＩ＝５０００ｐｐ
ｍのイオン注入型抵抗、（Ｒ２）は温度係数βＲ２＝　
５００ｐｐａ＋のポリシリコン抵抗であり、２５°Ｃに
おける抵抗値は（Ｒ１）（Ｉｈ）とも１０　ＫΩである
。そして、第２１図で電源電圧Ｖｃｃ＝１３Ｖ　、基準
電圧Ｖｒｅｆ　＝５ｖとしたときの温度検出部の出力特
性を第２２図に示す。検出出力は抵抗（Ｒ＋）の両端電
圧で表わされる。

第１６図及び第１７図のタイムチャートにおいて、ＡＧ
Ｃ減算回路（７１）から出力される画素出力信号（Ｖｏ
ｓ）のうち、９番目の出力までは、光電変換素子（１２
）の出力信号としてシステムコントローラ（５３）へ与
える必要は存しない、システムコントローラ（５３）へ
供給すべき信号としては１０番目に位置する赤色温度検
出信号（ＯＳＲ）からである。従って９番目までは画素
出力信号に代わって前記温度検出信号（Ｖｔ□）を同一
の出力ラインを通してシステムコントローラ（５３）へ
与える。このためＡＧＣ減算回路（７１）と温度検出回
路（１９）の結合点（イ）の手前にそれぞれアナログス
イッチ（ＡＮＡ）　（ＡＮ、）が設けられていて、これ
らのアナログスイッチ（ＡＮａ）　（ＡＮｓ）に信号処
理タイミング発生部（２０ａ）から、それぞれ第１６図
（及び第１７図）に示されるゲート信号（ＡＮＳａ）　
（ＡＮＳｓ）が供給される。

次に、転送りロック発生部（１６）の具体的構成を第２
６図（ａ）と第２６図（ｂ）に示す。そのうち、第２６
図（ａ）はシフトパルス（ＳＨ）を形成する部分を、第
２６図（ｂ）は転送りロック（φ、）（φ２）をはじめ
、（Ｏ３ＲＳＴ）　（Ｒ３Ｓ／■）　（Ｏ３Ｓ／Ｈ）　
（ＡＤＴ）等を発生する部分を示す、第２６図（ａ）に
おいて、（１６ａ）はシステムコントローラ（５３）か
らの基本クロック（ｃｐ）を分周する第１分周器であり
、その分周出力は（ＳＨＭ）　（ＩＣＧ）（ＴＩＮＴ）
のロジックによりシフトパルス（ＳＨ）を形成するシフ
トパルス形成部（１６ｂ）の出力でリセットされる第２
分周器（１６ｃ）で分周され、（［１００）　（ＱＤＩ
）（ＱＤ２）を発生する。これらの出力は第２６図（ｂ
）のデコーダ部（１６ｄ）でデコードされデコーダ部（
１６ｄ）に後続する回路を通して（φ１）（φｚ）　（
Ｏ５ＲＳＴ）等が作成される。

第２７図は信号処理タイミング発生部（２０ａ）の具体
例を示しており、（φｔ）　（ＳＨ）　（ＩＣ５）を入
力して、（ＡＮＳ　ｒ　）　〜（ＡＮＳｓ）と（０８５
／Ｈ）　（ＡＤＴ）を発生する。　（ＡｎＴ）はシステ
ムコントローラ（５３）のＡ／Ｄ　変換をトリガーする
制御信号である。

次に、システムコントローラ（５３）の説明を行なう、
システムコントローラ（５３）内のＡ／Ｄ変換部（５４
）は第２３図に示すように形成されており、端子（７８
）に前述の光電変換素子（１２）からの画素出力信号（
Ｖｏｕｔ）が入力され、端子（７９）に基準電圧（Ｖｒ
ｅｆ）、端子（８０）に（ＡＤＴ）が入力される。そし
て端子（０＋）（０□）・・・（Ｏｎ）からＡ／Ｄ変換
出力が導出される。

システムコントローラ（５３）は、こうしてＡ／Ｄ　ｉ
換した色温度検出信号（ＯＳＲ）　（Ｏ５Ｙ）のディジ
クル値（Ｖａｓｌｌ）　　（Ｖｏｓｙ　）の比Ｒを算出
することで被写体の色温度を検出し、その色温度に応じ
た補正を行なう訳であるが、そのフローチャートを第２
４図に示す、第２４図には合焦検出動作全体のフローを
、第２５図（ａ）　（ｂ）　（ｃ）　（ｄ）には、その
うちの特に色温度補正のフローを示す。

まず、第２４図を用いて合焦検出動作の概要を説明する
。カメラにおけるシャッター釦の押下により合焦検出動
作がスタートすると、システムコントローラ（５３）は
フラグをリセットしてレンズデータ出力部（６１）から
色温度補正データを含むレンズデータを入力する。シス
テムコントローラ（５３）は積分モードとして、蓄積部
に蓄積を行なわせる積分モード（ＳＴ）を設定しく信号
ＭＤＩ　＝ローレベル、Ｍｎ２−ハイレベル）、最大積
分時間を２０ａ＋ｓｅｃに設定する。そして、積分クリ
ア信号（ＩＣ５）を発生して積分を開始させる。その際
色温度検出用ホトダイオード（１３）　（１４）の積分
も同時に実行させる。そして、積分終了を示す積分終了
信号（ＴＩＮＴ）がローレベルになるのを待ち、ローレ
ベルになれば積分終了とし、それに要する時間を判定す
る。その時間が１ｍ５ｅｃ以内であれば次回の積分モー
ドを蓄積部への積分を行なうモード（ＳＴモード）とす
べく高鐸度フラブ（）ＩＬＰ）をセットし、時間が１ｔ
ｓｅｃ〜２０ｍ５ｅｃであれば次回の積分モードは、今
回と同じとし、２０ｎ＋ｓｅｃ以内に積分終了信号（Ｔ
ＩＮＴ）がローレベルにならなければ次回の積分モード
を受光部への積分を行なうモード（ＰＤモード）とすべ
（低輝度フラグ（ＬＬＦ）をセットする。そして、いず
れの場合にも、積分完了動作を示すべ（信号（ＳＨＭ）
を出力し、積分終了信号（Ｔ　Ｉ　ＮＴ）がローレベル
になるのを待つ、これによって低輝度積分モードで２０
秦ｓｅｃ以内に積分が終了しなかった場合だけ、積分終
了信号がローレベルになるのを待つことになり、それ以
外はすでにローレベルとなっている。尚、ハード的にシ
フトパルスにより、画素データはシフトレジスタに送ら
れる。そして、積分終了信号（ＴＩＮＴ）カローレベル
であるとシステムコントローラ（５３）は、データ入力
モードを設定し、ディジタル信号のＡＧＣデータを入力
する。次に温度データを入力するが、このアナログデー
タに対する＾／Ｄ変換が信号（ＡＤＴ）のパルスにより
開始され、この、Ａ／Ｄ変換が終了するのを待つ、　Ａ
／Ｄ変換が終了した時点で温度データ（ＳＢＴ）を入力
し、所定のレジスタに格納する。上述したように、この
温度データ入力は、シフトレジスタ（２６）の９番目の
データ入力のタイミング（タイムチャート参照）である
（シフトレジスタのデータは入力しない）。

次にシステムコントローラ（５３）は色温度検出用ホト
ダイオードの数、及び画素出力信号の数を含めた取込デ
ータの画素数をセットし、入力するアナログ信号（Ｖｏ
ｓ）のＡ／Ｄ変換を行ない、この終了によって生じる割
込み信号のたびに内部のメモリにデータを格納し、これ
を上記セットした数だけ繰り返す、こうして、メモリ（
５５）内に格納された基準部側。）並びに参照部（Ｍｌ
）のそれぞれの像に対応したディジタル信号は特開昭６
０−２４７２１１号に本出願人が開示しているような相
関演算を用いて両部（Ｍ。）（Ｍｌ）の像間隔を求める
ことによりディフォーカスｄｆ、を算出する。測距演算
でｄｆ、を算出した後に、温度検出部（１９）からの出
力に基づく温度補正も行なう。そこで、βはカメラ自体
の温度補正係数、ＳＢＴは温度情報、５ＢＴ６は２５°
Ｃのときの基本温度情報である。この温度補正を行なっ
たディフォーカスｄｆｏは被写体の光源が太陽光で与え
られた場合に真の値となるように設定されている。

このディフォーカス量ｄｆ、が所定値Ｔｄｆ（＝２〜３
ｍ）より大の場合は色温度補正値は、それ程大きな値と
はなっていない（約１００〜２００μ−以下）ため、そ
の補正値自体は大きな影響を持たず、レンズ駆動が行な
われ、再測定が行なわれるときに、所定値Ｔｄｆ以下の
ディフォー“カスが検出された場合に色温度補正値Δｄ
ｆが加えられることになる。こうして色温度補正値Δｄ
ｆが加えられた後、合焦判別が行なわれ、合焦範囲内に
あれば合焦表示を行ない、非合焦と判定されると色温度
補正値Δｄｆをディフォーカス量ｄｆｏに加えた検出デ
ィフォーカスｌｄｆに従いレンズ駆動を開始し、積分モ
ードの設定を経てＩＣ３発生による積分開始のステップ
以降のルーチンを繰り返す。

ここで色温度補正の内部での動作について説明を加える
。

先にも述べたようにフローチャートのトップ部分でレン
ズの色温度補正データｄＦＬが入力される。

この値は、例えばそれぞれのレンズの８００ｎｍ単色光
源時の５５０ｎｍ　（昼光）時に対する色収差量がレン
ズ内のメモリに格納されている。一方、各画素ホトダイ
オードと同時に積分制御され、アナログ処理を施された
色温度検出用ホトダイオードの出力信号（Ｏ５Ｒ）　（
ＯＳＹ）はシステムコントローラ（５３）のＡ／Ｄ変換
部（５４）でディジタル化され（Ｖｏｓ＊）（Ｖｏｓｖ
　）としてメモリ内（５５）内に格納されている。シス
テムコントローラ（５３）は第２５図（ａ）に示すよう
に、この（Ｖｏｓ＊　）　　（Ｖｏｓｖ　）の比Ｒを算
出する。この比Ｒが所定値、例えば１．８以上のときは
被写体からの入射光は長波長成分が多く、色温度が低い
と判別され、色温度補正データのｄＦＬに所定の係数ｋ
（０≦に１≦１）を乗算し、その色温度補正量Δｄｆと
する。また、逆に比Ｒが１．２以下のときは被写体から
の入射光は短波長成分が多く、色温度が低いと判別され
色温度補正データｄＦＬに所定の係数−ｋｔ（０≦に２
≦１）を乗算し、その色温度補正量をΔｄｆとする。比
Ｒが、１．２〜１．８の間にあるときは、被写体からの
入射光は白昼光に近い成分の光によって積分され、色温
度補正は必要なく、その色温度補正量ΔｄｆをΔｄｆ　
＝Ｏとする。このように被写体からの光によって、それ
ぞれ決定された色温度補正量Δｄｆを測距演算により求
めたディフォーカス量ｄｆ、に対して加算し、真の検出
ディフォーカス量ｄｆを算出する。

こうして色温度補正は行なわれるが、他の方法としてレ
ンズの種類に応じてレンズデータとして色温度補正の必
要性の有無をもたせておいて第２５図（ｂ）におけるフ
ローのように色温度補正を行なうか否かの判別を最初に
行なうことで色温度補正の必要のない場合、余分なフロ
ーを通ることなしに高速化できる。また、それぞれの補
正値を（ａ）（ｂ）の如くＭ数的に決定するのでなく、
Ｒの値に対して連続的に補正値を決定するフローを第２
５図（ｃ）に示す、ここで、Ｒは短い波長の単波長成分
の被写体に対し無限大を示す可能性があり、それに対し
て光学系の色収差では可視光である限り色収差は当然有
限の値となっている。そのための制限を加えるためにＲ
≧２．５の場合、Ｒの値を２．５までに制限し、その補
正量を前述のレンズの色温度ディフォーカス補正量と所
定の係数に、及び比Ｒとから基準となる昼光色時の１．
５を引いた値との積で決定する。

次に、第２５図（ａ）のように離散的に行なう場合に、
補正量Δｄｆの値をレンズ個々にもたせることが可能な
場合には、第２５図（ｄ）の如く補正量ΔｄｆはＲ≧１
．８のときはｄｆ、、Ｒ≦１．２のときはｄｆ８という
具合にレンズ個々にもたせた値ｄｆ、、ａｒｔになる。

いずれにしても、以上の実施例では可視光内での長波長
成分と短波長成分による色温度を検出して補正を施すの
で合焦検出の精度が高まる。

発明の効果 本発明によれば、２チツプでイメージセンシングシステ
ムを構成するので、それら相互を接続する外部接続線が
少なくなり、それに伴ってラインの容量が少なくなるの
で、消費電流の増大を招くことがなく高速制御が可能と
なる。また、光電変換素子内で信号処理をして充分なア
ナログ信号として外部へ（システムコントローラへ）供
給できるので、外部ノイズも少なくなる。更に、接続点
数の減少により生産性が向上するという効果もあり、本
発明は極めて有用である。

【図面の簡単な説明】

図はいずれも本発明に関するものであって、第１図は本
発明のイメージセンシングシステムをカメラの焦点検出
用として用いる場合の光学系の原理図である。第２図は
そのセンサーモジュールの分解斜視図であり、第３図は
光電変換素子の概略構成図である。第４図及び第５図は
色温度検出用ホトダイオードに関する分光感度を説明す
るための特性図である。第６図は光電変換素子のブロッ
ク回路図であり、第７図はその光電変換部の回路構成を
示す図である。第８図は第７図の一部についての拡大図
であり、第９図は第８図のＡ−Ａ　’線断面図である。 第１０図は画素ホトダイオードの物理的構造を示す構造
図である。第１１図は第７図におけるシフトレジスタの
出力部の構造を従来例と対比して示す図である。第１２
図は光電変換部の光入射方向からみた概略形状を示す図
である。第１３図は第８図に対応する他の実施例の図で
ある。 第１４図はイメージセンシングシステムの全体の構成を
示すブロック回路図であり、第１５図はその一部分の具
体的回路図である。第１６図、第１７図はそれぞれ低輝
度積分モード時と高輝度積分モード時における第１４図
の各部分信号のタイムチャートである。第１８図は第１
４図におけるアナログ処理部の動作を説明するための各
種信号波形図である。第１９図、第２０図はそれぞれ低
輝度積分モード時と高輝度積分モード時における光電変
換部の物理的動作を示す図である。第２１図は温度検出
部の具体的回路図であり、第２２図はその出力特性図で
ある。 第２３図はシステムコントローラのＡ／Ｄ変換部の回路
構成図である。第２４図はシステムコントローラの動作
を示すフローチャートであり、第２５図はその一部分を
詳細に示すフローチャートである。第２６図は転送りロ
ック発生部の具体的回路図であり、第２７図は信号処理
タイミング発生部の具体的■路図である。 （１２）・・・光電変換素子、（１５）・・・光電変換
部、（１６）・・・データ出力制御部、（１６Ａ）・・
・転送りロック発生部、（１６Ｂ）・・・信号処理タイ
ミング発生部、（５３）・・・システムコントローラ、
（５４）・・・Ａ／Ｄ　ｌｌｉ換部。

Claims (1)

【特許請求の範囲】
1. （１）１チップとして形成された光電変換素子と、該光
   電変換素子からのアナログ出力信号をＡ／Ｄ変換するＡ
   ／Ｄ変換機能を有する１チップで形成されたシステムコ
   ントローラとからなり、更に前記光電変換素子は光電変
   換部と、前記システムコントローラからの制御信号に基
   づいて前記光電変換部を制御する制御部と、前記光電変
   換部の出力をアナログ信号処理するアナログ処理部を有
   することを特徴とするイメージセンシングシステム。