JPS63175960A - システム制御テ−ブル生成方式 - Google Patents
システム制御テ−ブル生成方式Info
- Publication number
- JPS63175960A JPS63175960A JP62007632A JP763287A JPS63175960A JP S63175960 A JPS63175960 A JP S63175960A JP 62007632 A JP62007632 A JP 62007632A JP 763287 A JP763287 A JP 763287A JP S63175960 A JPS63175960 A JP S63175960A
- Authority
- JP
- Japan
- Prior art keywords
- control
- main body
- computer main
- computer
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はコンピュータシステムに関し、特にそのシステ
ム制御テーブルの生成方式に関する。
ム制御テーブルの生成方式に関する。
(従来の技術)
従来、この糧のシステム制御テーブルの生成方式は、コ
ンピュータシステムの構築時にシステムのオペレータが
システムの構成情報を手操作で入力し、入力された構成
情報に従2てコンピュータ本体によりシステム制御テー
ブルを作成し、磁気ディスクおよび磁気テープなどに出
力しておいて、利用者がシステムを起動する際に磁気デ
ィスクおよび磁気テープなどからコンピュータ本体ヘロ
ードすることにより行っていた。
ンピュータシステムの構築時にシステムのオペレータが
システムの構成情報を手操作で入力し、入力された構成
情報に従2てコンピュータ本体によりシステム制御テー
ブルを作成し、磁気ディスクおよび磁気テープなどに出
力しておいて、利用者がシステムを起動する際に磁気デ
ィスクおよび磁気テープなどからコンピュータ本体ヘロ
ードすることにより行っていた。
(発明が解決しようとする問題点)
上述した従来のシステム制御テーブル生成方式では、あ
らかじめ決定されたシステムの構成情報をオペレータが
入力しなければならないので、入力ミスが生じやすく、
システム制御テーブルが正常に生成されない危険性があ
り、システムが誤動作しやすいと云う欠点がある。
らかじめ決定されたシステムの構成情報をオペレータが
入力しなければならないので、入力ミスが生じやすく、
システム制御テーブルが正常に生成されない危険性があ
り、システムが誤動作しやすいと云う欠点がある。
また、あらかじめ構成が入力され、制御テーブルが生成
されている周辺装置以外では、単に接続しただけでは使
用できないと云う欠点があり、周辺装置の増設時に再度
オペレータによる構成情報の入力が必要になると云う欠
点がある。
されている周辺装置以外では、単に接続しただけでは使
用できないと云う欠点があり、周辺装置の増設時に再度
オペレータによる構成情報の入力が必要になると云う欠
点がある。
さらに、コンピュータ本体がI/O制御装置を通して周
辺装置を制御する場合には、コンピュータ本体は目的と
する周辺装置の制御テーブルのサーチを頻繁に行うが、
実際には動作していない周辺装置のテーブルもサーチす
るので、オーバーヘッドが大きくなると云う欠点がある
。
辺装置を制御する場合には、コンピュータ本体は目的と
する周辺装置の制御テーブルのサーチを頻繁に行うが、
実際には動作していない周辺装置のテーブルもサーチす
るので、オーバーヘッドが大きくなると云う欠点がある
。
本発明の目的は、各I/O制御装置と各周辺装置との電
源を投入した後に自らの制御情報をコンピュータ本体に
報告し、コンピュータ本体では報告された制御情報によ
って制御可能であるか、あるいは不能であるかを判定し
、制御が可能であれば制御テーブルを作成・追加し、ま
た判定結果全報告もとである各I/O制御装置とq!r
周辺装置とに通知し、各I/O制御装置と谷周辺装置と
は自らの状態を上記通知に従って決定することにより上
記欠点を除去し、オーバーヘッドの大きくなることがな
いように構成したシステム制御テーブル生成方式を提供
することにある。
源を投入した後に自らの制御情報をコンピュータ本体に
報告し、コンピュータ本体では報告された制御情報によ
って制御可能であるか、あるいは不能であるかを判定し
、制御が可能であれば制御テーブルを作成・追加し、ま
た判定結果全報告もとである各I/O制御装置とq!r
周辺装置とに通知し、各I/O制御装置と谷周辺装置と
は自らの状態を上記通知に従って決定することにより上
記欠点を除去し、オーバーヘッドの大きくなることがな
いように構成したシステム制御テーブル生成方式を提供
することにある。
(問題点を解決するための手段)
本発明によるシステム制御テーブル生成方式はコンピュ
ータ本体、複数のI/O制御装置、ならびに複数の1辺
装置より成るものである。
ータ本体、複数のI/O制御装置、ならびに複数の1辺
装置より成るものである。
コンピュータ本体は、I/O制御装置の制御情報の報告
にもとずいてI/O制御装置が制御可能であるか否かを
判定し、制御可能であればI/O制御装置に関する制御
テーブルを作成・追加してI/O制御装置に対して制御
可能である旨を通知し、制御不能であればI/O制御装
置に対して制御不能である旨を通知するためのものであ
る。
にもとずいてI/O制御装置が制御可能であるか否かを
判定し、制御可能であればI/O制御装置に関する制御
テーブルを作成・追加してI/O制御装置に対して制御
可能である旨を通知し、制御不能であればI/O制御装
置に対して制御不能である旨を通知するためのものであ
る。
各I/O制御装置は、電源投入時にコンピュータ本体へ
自身の状態を表わす制御情報を報告し、コンピュータ本
体から通知された制御可能か、あるいは制御不能かの通
知にもとずいて自身がI/O制御を行いうるか否かを決
定し、I/O制御が可能であ几はコンピュータ本体と周
辺装置との間で相互の情報を中継するためのものである
。
自身の状態を表わす制御情報を報告し、コンピュータ本
体から通知された制御可能か、あるいは制御不能かの通
知にもとずいて自身がI/O制御を行いうるか否かを決
定し、I/O制御が可能であ几はコンピュータ本体と周
辺装置との間で相互の情報を中継するためのものである
。
各周辺装置は、電源投入時にI/O制御装置を介してコ
ンピュータ本体へ自身の制御情報を報告シ、コンピュー
タ本体により制御可能であるか否かを判定せしめ、判定
の結果、制御可能であれば制御可能である旨を通知する
とともに動作可能状態であることを決定するためのもの
である。
ンピュータ本体へ自身の制御情報を報告シ、コンピュー
タ本体により制御可能であるか否かを判定せしめ、判定
の結果、制御可能であれば制御可能である旨を通知する
とともに動作可能状態であることを決定するためのもの
である。
(実 施 例)
次に、本発明について図面を参照して説明する。
第1図は1本発明によるシステム制御テーブル生成方式
を実現するための処理を示すフローチャートである。第
1図において% lは制御情報報告のステップ、2は応
答待ち状態のステップ、3は制御可能かの判定ステップ
、4は工/O制御装置制御テーブル作成・追カロのステ
ップ、5は制御可能通知のステップ、6は制御不可能通
知のステップ、7は制御可能通知の判定ステップ、8は
I/O制御可能状態のステップ% 9は動作不能状態の
ステップ、/Oは制御情報報告のステップ、11は応答
待ち状態のステップ、l2は制御可能かの判定ステップ
、13は周辺装置制御テーブル作成・追加のステップ、
14は制御可能通知のステップ% 15は制御可能通知
のステップ、16は制御可能通知の判定ステップ、17
は動作可能状態のステップ、18は動作不能状態のステ
ップである。
を実現するための処理を示すフローチャートである。第
1図において% lは制御情報報告のステップ、2は応
答待ち状態のステップ、3は制御可能かの判定ステップ
、4は工/O制御装置制御テーブル作成・追カロのステ
ップ、5は制御可能通知のステップ、6は制御不可能通
知のステップ、7は制御可能通知の判定ステップ、8は
I/O制御可能状態のステップ% 9は動作不能状態の
ステップ、/Oは制御情報報告のステップ、11は応答
待ち状態のステップ、l2は制御可能かの判定ステップ
、13は周辺装置制御テーブル作成・追加のステップ、
14は制御可能通知のステップ% 15は制御可能通知
のステップ、16は制御可能通知の判定ステップ、17
は動作可能状態のステップ、18は動作不能状態のステ
ップである。
第2図は、本発明によるシステム制御テーブル生成方式
を適用するシステムの一実施例を示すブロック図である
。第2図において%21はホストコンピュータ、22.
23はそれぞれ工/O制御装置、24〜33はそれぞれ
周辺装置である。
を適用するシステムの一実施例を示すブロック図である
。第2図において%21はホストコンピュータ、22.
23はそれぞれ工/O制御装置、24〜33はそれぞれ
周辺装置である。
電源が投入された後に、I/O制御装置22はステップ
1でコンピュータ本体21に自身の制御情報を報告し、
ステップ2でコンピュータ本体21からの応答待ち状態
に入る。I/O制御装置22の制御情報の報告を受けた
コンピュータ本体21は、ステップ3で制御可能か否か
を判定し、制御可能であると判定されればステップ4で
I/O制御装置22に関する制御テーブルを作成・追加
し、ステップ5でI/O制御装置22へ制御可能である
旨を通知する。ステップ3で制御不能であると判定され
た場合には、ステップ6でI/O制御装置22へ制御不
能を通知する。
1でコンピュータ本体21に自身の制御情報を報告し、
ステップ2でコンピュータ本体21からの応答待ち状態
に入る。I/O制御装置22の制御情報の報告を受けた
コンピュータ本体21は、ステップ3で制御可能か否か
を判定し、制御可能であると判定されればステップ4で
I/O制御装置22に関する制御テーブルを作成・追加
し、ステップ5でI/O制御装置22へ制御可能である
旨を通知する。ステップ3で制御不能であると判定され
た場合には、ステップ6でI/O制御装置22へ制御不
能を通知する。
ステップ2で、コンピュータ本体21からの応答待ち状
態に入っていたI/O制御装置22は、ステップ5.6
でコンピュータ本体21からの通知を受け、ステップ7
で制御可能の通知であるか否かを判定する。制御可能の
通知であれば、ステップ8でI/O制御可能の状態に入
り、制御不能の通知であればステップ9で動作不能状態
となる。
態に入っていたI/O制御装置22は、ステップ5.6
でコンピュータ本体21からの通知を受け、ステップ7
で制御可能の通知であるか否かを判定する。制御可能の
通知であれば、ステップ8でI/O制御可能の状態に入
り、制御不能の通知であればステップ9で動作不能状態
となる。
I/O制御装置22が゛I/O制御可能状態のときには
、電源を投入した後、周辺装置24はステップ/Oで周
辺装置24の制御情報を工/O制御装置22を通してコ
ンピュータ本体21へ報告し、ステップ11で応答待ち
状態に入る。
、電源を投入した後、周辺装置24はステップ/Oで周
辺装置24の制御情報を工/O制御装置22を通してコ
ンピュータ本体21へ報告し、ステップ11で応答待ち
状態に入る。
I/O制御装置22全通して周辺装置24からの制御情
報の報告を受けたコンピュータ本体21は、ステップ1
2で制御が可能であるか否かを判定する。制御が可能で
あれば、ステップ13で周辺装置24に関する制御テー
ブルを作成・追加し、ステップ14でI/O制御装置2
2全通して周辺装置24へ制御の可能である旨を通知す
る。ステップ12で制御不能であると判定されれば、ス
テップ15でl/OfltlJ御装置22t−通して周
辺装置24へ制御不能であることを通知する。ステップ
11で応答待ち状態に入っている周辺装置24は、ステ
ップ14.15でコンピュータ本体21の通知をI/O
制御装置22全通して受けると、ステップ16で制御可
能である旨の通知であるか否かを判定し、制御可能の通
知であればステップ17で動作可能状態に入る。制御不
能の通知であれば、ステップ18で動作不能状態に入る
。
報の報告を受けたコンピュータ本体21は、ステップ1
2で制御が可能であるか否かを判定する。制御が可能で
あれば、ステップ13で周辺装置24に関する制御テー
ブルを作成・追加し、ステップ14でI/O制御装置2
2全通して周辺装置24へ制御の可能である旨を通知す
る。ステップ12で制御不能であると判定されれば、ス
テップ15でl/OfltlJ御装置22t−通して周
辺装置24へ制御不能であることを通知する。ステップ
11で応答待ち状態に入っている周辺装置24は、ステ
ップ14.15でコンピュータ本体21の通知をI/O
制御装置22全通して受けると、ステップ16で制御可
能である旨の通知であるか否かを判定し、制御可能の通
知であればステップ17で動作可能状態に入る。制御不
能の通知であれば、ステップ18で動作不能状態に入る
。
以上記述した処理が、それぞれのI/O制御装置22.
23と周辺装置24〜33との電源を投入するごとに繰
返され、各I/O制御装置と周辺装置とに関する制御テ
ーブルがコンピュータ本体21の内部へ作成・追加され
る。また。
23と周辺装置24〜33との電源を投入するごとに繰
返され、各I/O制御装置と周辺装置とに関する制御テ
ーブルがコンピュータ本体21の内部へ作成・追加され
る。また。
各I/O制御装置22.23と各周辺装置24〜33と
がそれぞれの状態に遷移することによって、システムの
動作環境が決定される。
がそれぞれの状態に遷移することによって、システムの
動作環境が決定される。
(発明の効果)
以上説明したように本発明は、各I/O制御装置と各周
辺装置との電源を投入した後に、自らの制御情報をコン
ピュータ本体に報告し、コンピュータ本体は報告された
制御情報によって制御可能であるか否がを判定し、制御
が可能であれば制御テーブルを作成・追加し、また判定
結果を報告もとである各I/O制御装置と各周辺装置と
に通知し、各I/O制御装置と各周辺装置とは自らの状
態を決定することにより、システムの動作環境が決定さ
れてゆくので、オペレータによるシステム構成情報の入
力が不要であると云う効果がある。
辺装置との電源を投入した後に、自らの制御情報をコン
ピュータ本体に報告し、コンピュータ本体は報告された
制御情報によって制御可能であるか否がを判定し、制御
が可能であれば制御テーブルを作成・追加し、また判定
結果を報告もとである各I/O制御装置と各周辺装置と
に通知し、各I/O制御装置と各周辺装置とは自らの状
態を決定することにより、システムの動作環境が決定さ
れてゆくので、オペレータによるシステム構成情報の入
力が不要であると云う効果がある。
さらに、入力ミスもなくなるので誤った制御テーブルが
作成されてシステムが誤動作すると云う危険性が低くな
る効果がある。
作成されてシステムが誤動作すると云う危険性が低くな
る効果がある。
新たにI/O制御装置や周辺装置などを追加する場合も
構成情報の手操作入力が不要であり、機器間を相互接続
するだけでシステム上で使用できるため、システム構成
の変更が簡素化されると云う効果がある。
構成情報の手操作入力が不要であり、機器間を相互接続
するだけでシステム上で使用できるため、システム構成
の変更が簡素化されると云う効果がある。
また、実際に動作可能なI/O制御装置や周辺装置の制
御テーブルだけしかコンピュータ本体内には存在しない
ので、制御テーブルのサーチを必要とする処理のときに
負荷が最小限にとどめられると云う効果がある。
御テーブルだけしかコンピュータ本体内には存在しない
ので、制御テーブルのサーチを必要とする処理のときに
負荷が最小限にとどめられると云う効果がある。
第1図は、本発明によるシステム制御テーブル生成方式
を実現するための処理を示すフローチャートである。 第2図は、本発明によるシステム制御テーブル生成方式
を適用するシステムの一実施例を示すブロック図である
。 1〜18・・・処理ステップ 21・・・ホストコンピュータ 22.23・・・I/O制御装置 24〜33−・・周辺装置
を実現するための処理を示すフローチャートである。 第2図は、本発明によるシステム制御テーブル生成方式
を適用するシステムの一実施例を示すブロック図である
。 1〜18・・・処理ステップ 21・・・ホストコンピュータ 22.23・・・I/O制御装置 24〜33−・・周辺装置
Claims (1)
- コンピユータ本体、複数のI/O制御装置、ならびに複
数の周辺装置より成るコンピユータシステムのシステム
制御テーブル生成方式であつて、前記コンピユータ本体
は前記I/O制御装置の制御情報の報告にもとずいて前
記I/O制御装置が制御可能であるか否かを判定し、制
御可能であれば前記I/O制御装置に関する制御テーブ
ルを作成・追加して前記I/O制御装置に対して制御可
能である旨を通知し、制御不能であれば前記I/O制御
装置に対して制御不能である旨を通知するためのもので
あり、且つ、前記I/O制御装置はそれぞれ電源投入時
に前記コンピユータ本体へ自身の状態を表わす前記制御
情報を報告し、前記コンピユータ本体から通知された制
御可能か、あるいは制御不能かの通知にもとずいて自身
がI/O制御を行いうるか否かを決定し、前記I/O制
御が可能であれば前記コンピユータ本体と前記周辺装置
との間で相互の情報を中継するためのものであり、且つ
、前記周辺装置はそれぞれ前記電源投入時に前記I/O
制御装置を介して前記コンピユータ本体へ自身の制御情
報を報告し、前記コンピユータ本体により制御可能であ
るか否かを判定せしめ、前記判定の結果、制御可能であ
れば前記制御可能である旨を通知するとともに動作可能
状態であることを決定するためのものであるように構成
したことを特徴とするシステム制御テーブル生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007632A JPS63175960A (ja) | 1987-01-16 | 1987-01-16 | システム制御テ−ブル生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62007632A JPS63175960A (ja) | 1987-01-16 | 1987-01-16 | システム制御テ−ブル生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63175960A true JPS63175960A (ja) | 1988-07-20 |
Family
ID=11671201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62007632A Pending JPS63175960A (ja) | 1987-01-16 | 1987-01-16 | システム制御テ−ブル生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63175960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764772A (ja) * | 1993-08-27 | 1995-03-10 | Nec Corp | コンピュータシステムにおけるシステム構成変更及びosの動作環境設定変更方式 |
-
1987
- 1987-01-16 JP JP62007632A patent/JPS63175960A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0764772A (ja) * | 1993-08-27 | 1995-03-10 | Nec Corp | コンピュータシステムにおけるシステム構成変更及びosの動作環境設定変更方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60136833A (ja) | オペレ−テイングシステムの切替え方式 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| JPH1069470A (ja) | マルチプロセッサシステム | |
| JP3052595B2 (ja) | 計算機冗長制御方式 | |
| JPH02139630A (ja) | オンラインタスク入替え装置 | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JPH01155454A (ja) | ワークステーションバックアップシステム | |
| JPS63195725A (ja) | フアイル処理装置 | |
| JPS583249B2 (ja) | バツフア装置 | |
| JPS5870361A (ja) | 入力制御方式 | |
| JPH0253137A (ja) | オンラインプログラム変更方式 | |
| JPH0198047A (ja) | 割込み処理方式 | |
| JPS5991507A (ja) | プロセス制御システム | |
| JPS6256532B2 (ja) | ||
| JPH09152978A (ja) | 情報処理装置の再開処理システム | |
| JPH0133844B2 (ja) | ||
| JPS6238948A (ja) | 情報処理装置の試験実行方式 | |
| JPH096637A (ja) | 現用・予備切り換え方式 | |
| JP2000155674A (ja) | プログラム入替装置及びその入替方法 | |
| JPH0635516A (ja) | プログラマブル・コントローラにおける複数プログラムの一括イネーブル・ディセーブル処理方法 | |
| JPH0734296B2 (ja) | ハ−ドデイスクコントロ−ル回路 | |
| JPS58188350A (ja) | 磁気テ−プ装置の制御方式 | |
| JPS62286153A (ja) | 結合制御方式 | |
| JPH04220732A (ja) | ファイルアクセス管理方式 |