JPS631814B2 - - Google Patents
Info
- Publication number
- JPS631814B2 JPS631814B2 JP54153429A JP15342979A JPS631814B2 JP S631814 B2 JPS631814 B2 JP S631814B2 JP 54153429 A JP54153429 A JP 54153429A JP 15342979 A JP15342979 A JP 15342979A JP S631814 B2 JPS631814 B2 JP S631814B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- current
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】
本発明は電流制限機能を有する電子式電力量計
に関するものである。
に関するものである。
一般の配電システムにおいては、過負荷又は短
絡から配電路を保護するために電灯回路、コンセ
ント回路等の用途別に複数の配線用しや断信号が
使用され、これらの配線用しや断器の前段に、負
荷が契約した定格電流値を越えて使用されること
を防止するために従量契約需要家用のアンペア制
電流制限器が設けられる。一方、電子式電力量計
は過電流から自らを保護する機能を備えている
が、この機能を電流制限機能として用いることが
できれば、電流制限器を省くことができる。
絡から配電路を保護するために電灯回路、コンセ
ント回路等の用途別に複数の配線用しや断信号が
使用され、これらの配線用しや断器の前段に、負
荷が契約した定格電流値を越えて使用されること
を防止するために従量契約需要家用のアンペア制
電流制限器が設けられる。一方、電子式電力量計
は過電流から自らを保護する機能を備えている
が、この機能を電流制限機能として用いることが
できれば、電流制限器を省くことができる。
本発明の目的は、負荷電流が多段階の定格電流
値を越える毎に所定時限でその負荷電流の範囲に
応じて変調されたしや断信号を配線用しや断器へ
向けて出力することができる電流制限機能を有す
る電子式電力量を提供することである。
値を越える毎に所定時限でその負荷電流の範囲に
応じて変調されたしや断信号を配線用しや断器へ
向けて出力することができる電流制限機能を有す
る電子式電力量を提供することである。
第１図は本発明による配電システムを示すもの
で、本発明の電子式電力量計１が配線用しや断器
２の前段に設けられ、信号線３によつて配線用し
や断器２へしや断信号を送る。４は配電線であ
る。配線用しや断器３は過電流を検出してしや断
する機能の他に、予め設定された定格電流値に対
応したパルス幅のしや断信号を受けた時にしや断
する機能をあわせ持つものである。
で、本発明の電子式電力量計１が配線用しや断器
２の前段に設けられ、信号線３によつて配線用し
や断器２へしや断信号を送る。４は配電線であ
る。配線用しや断器３は過電流を検出してしや断
する機能の他に、予め設定された定格電流値に対
応したパルス幅のしや断信号を受けた時にしや断
する機能をあわせ持つものである。
第２図は本発明の一実施例の電子式電力量計の
ブロツク図を示す。電力検出回路５は負荷電圧Ｖ
と負荷電流Ｉの積に比例した出力を生じ、周波数
変換回路６は電力検出回路５の出力を該出力に比
例した周波数のパルスに変換し、該パルスは分周
回路７によつて分周される。カウンタ８は分周さ
れたパルスを計数し、計数値を電力量として表示
する。電流検出回路９は、負荷電流Ｉを半導体部
品に適した電流に低減するために電力検出回路５
に設けられた変流器の２次側又は分流器から直
接、或いはインターフエース回路を介して、負荷
電流Ｉに比例した電流或いは電圧を検出する。整
流回路１０は電流検出回路９から出力される交流
出力を整流してて直流電圧に変換する。電圧識別
回路１１は多段階、例えば５段階の定格電流値
５，10，15，20，30アンペアに相当する電圧によ
つて区切られた電圧範囲のどれに整流回路１０の
出力電圧が入つているかを指示する。１２〜１６
は５アンペア用時限回路、10アンペア用時限回
路、15アンペア用時限回路、20アンペア用時限回
路、30アンペア用時限回路で、整流回路１０の出
力電圧を積分し、その積分値が各時限回路１２〜
１６別に設定された基準電圧に等しくなつた時限
で出力を出す。電流制限器は例えば第３図に示さ
れるような時限特性が要求されている。例えば定
格電流値が５アンペアの場合は、7.5アンペアを
越えると、越える度合が大きい程短い時限でしや
断する。各時限回路１２〜１６はこのような時限
特性に合致するように積分器及び基準電圧がそれ
ぞれ定められる。例えば、負荷電流Ｉが20アンペ
アの場合について説明すると、時限t1で５アンペ
ア用時限回路１２が出力を出し、時限t2で10アン
ペア用時限回路１３が出力を出し、時限t3で15ア
ンペア用時限回路１４が出力を出す。各時限回路
１２〜１６の出力はオア回路１７を介してトリガ
ー回路１８に送られ、トリガー回路１８は入力が
ある毎に一定パルス幅のトリガー信号を変調回路
１９に送る。トリガー回路１８のトリガー信号は
電圧識別回路１１によつて指示される電圧範囲に
対応してパルス幅変調され、第４図に示されるし
や断信号P1〜P5を出力する。しや断信号P1〜P6
は定格電流値５，10，15，20，30アンペアにそれ
ぞれに対応したパルス幅を有する。出力回路２０
はしや断信号P1〜P6を増幅し、電気的に絶縁し
て、出力端子２１から配線用しや断器２へ信号線
３によつて送る。第１図において、その需要家の
契約した定格電流値が５アンペアだとすれば、配
線用しや断器２はしや断信号P1のみによつてし
や断動作するように予め配線用しや断器２のしや
断信号受信部が設定されている。したがつてしや
断信号P1を受信することによつて配線用しや断
器２は一斉にしや断する。
ブロツク図を示す。電力検出回路５は負荷電圧Ｖ
と負荷電流Ｉの積に比例した出力を生じ、周波数
変換回路６は電力検出回路５の出力を該出力に比
例した周波数のパルスに変換し、該パルスは分周
回路７によつて分周される。カウンタ８は分周さ
れたパルスを計数し、計数値を電力量として表示
する。電流検出回路９は、負荷電流Ｉを半導体部
品に適した電流に低減するために電力検出回路５
に設けられた変流器の２次側又は分流器から直
接、或いはインターフエース回路を介して、負荷
電流Ｉに比例した電流或いは電圧を検出する。整
流回路１０は電流検出回路９から出力される交流
出力を整流してて直流電圧に変換する。電圧識別
回路１１は多段階、例えば５段階の定格電流値
５，10，15，20，30アンペアに相当する電圧によ
つて区切られた電圧範囲のどれに整流回路１０の
出力電圧が入つているかを指示する。１２〜１６
は５アンペア用時限回路、10アンペア用時限回
路、15アンペア用時限回路、20アンペア用時限回
路、30アンペア用時限回路で、整流回路１０の出
力電圧を積分し、その積分値が各時限回路１２〜
１６別に設定された基準電圧に等しくなつた時限
で出力を出す。電流制限器は例えば第３図に示さ
れるような時限特性が要求されている。例えば定
格電流値が５アンペアの場合は、7.5アンペアを
越えると、越える度合が大きい程短い時限でしや
断する。各時限回路１２〜１６はこのような時限
特性に合致するように積分器及び基準電圧がそれ
ぞれ定められる。例えば、負荷電流Ｉが20アンペ
アの場合について説明すると、時限t1で５アンペ
ア用時限回路１２が出力を出し、時限t2で10アン
ペア用時限回路１３が出力を出し、時限t3で15ア
ンペア用時限回路１４が出力を出す。各時限回路
１２〜１６の出力はオア回路１７を介してトリガ
ー回路１８に送られ、トリガー回路１８は入力が
ある毎に一定パルス幅のトリガー信号を変調回路
１９に送る。トリガー回路１８のトリガー信号は
電圧識別回路１１によつて指示される電圧範囲に
対応してパルス幅変調され、第４図に示されるし
や断信号P1〜P5を出力する。しや断信号P1〜P6
は定格電流値５，10，15，20，30アンペアにそれ
ぞれに対応したパルス幅を有する。出力回路２０
はしや断信号P1〜P6を増幅し、電気的に絶縁し
て、出力端子２１から配線用しや断器２へ信号線
３によつて送る。第１図において、その需要家の
契約した定格電流値が５アンペアだとすれば、配
線用しや断器２はしや断信号P1のみによつてし
や断動作するように予め配線用しや断器２のしや
断信号受信部が設定されている。したがつてしや
断信号P1を受信することによつて配線用しや断
器２は一斉にしや断する。
第５図は電圧識別回路１１及び変調回路１９の
具体的一例を示す。E1，E2，E3，E4，E5は５，
10，15，20，30アンペアにそれぞれ相当する電圧
で、整流回路１０の出力電圧Ｅと比較器A1〜A5
によつて比較される。Io1〜Io5はインバータ回路、
G1〜G4はアンド回路で、負荷電流Ｉが５〜10ア
ンペアの時はアンド回路G1からハイレベルの出
力Paが、10〜15アンペアの時はアンド回路G2か
らハイレベルの出力Pbが、15〜20アンペアの時
はアンド回路G3からハイレベルの出力Pcが、20
〜30アンペアの時はアンド回路G4からハイレベ
ルの出力Pdが、30アンペア以上の時はインバー
タ回路Io5からハイレベルの出力Peが、それぞれ
ドライバーD1〜D5に送られ、スイツチS1〜S5を
閉じる。ワンシヨツトマルチバイブレータ２２に
トリガー回路１８のトリガー信号が与えられる
と、コンデンサC1及び電圧識別回路１１の出力
によつて選択された抵抗R1〜R5の時定数によつ
て定められるパルス幅のしや断信号P1〜P5がワ
ンシヨツトマルチバイブレータ２２の出力端子Ｑ
から出力される。
具体的一例を示す。E1，E2，E3，E4，E5は５，
10，15，20，30アンペアにそれぞれ相当する電圧
で、整流回路１０の出力電圧Ｅと比較器A1〜A5
によつて比較される。Io1〜Io5はインバータ回路、
G1〜G4はアンド回路で、負荷電流Ｉが５〜10ア
ンペアの時はアンド回路G1からハイレベルの出
力Paが、10〜15アンペアの時はアンド回路G2か
らハイレベルの出力Pbが、15〜20アンペアの時
はアンド回路G3からハイレベルの出力Pcが、20
〜30アンペアの時はアンド回路G4からハイレベ
ルの出力Pdが、30アンペア以上の時はインバー
タ回路Io5からハイレベルの出力Peが、それぞれ
ドライバーD1〜D5に送られ、スイツチS1〜S5を
閉じる。ワンシヨツトマルチバイブレータ２２に
トリガー回路１８のトリガー信号が与えられる
と、コンデンサC1及び電圧識別回路１１の出力
によつて選択された抵抗R1〜R5の時定数によつ
て定められるパルス幅のしや断信号P1〜P5がワ
ンシヨツトマルチバイブレータ２２の出力端子Ｑ
から出力される。
第６図は変調回路１９の他の例を示す。この動
作は第７図を参照しつつ説明する。第７図は負荷
電流Ｉが30アンペアを越えた場合の例である。ト
リガー回路１８からトリガー信号がRSフリツプ
フロツプFF1の入力端子Ｓに入力すると、その出
力端子Ｑの出力はハイレベルとなり、JKフリツ
プフロツプFF2の入力端子Ｊに与えられる。これ
につてクロツク発生回路２３からクロツク信号が
入力すると、その出力端子Ｑの出力はハイレベル
となる。出力端子Ｑの出力がしや断信号P1〜P5
となる。出力端子の出力がローレベルになるこ
とによつてバイナリーカウンタ２４のリセツト状
態が解け、バイナリーカウンタ２４はクロツク信
号を計数し、出力端子Q1〜Q5から出力を順次出
す。負荷電流Ｉが30アンペアを越えているので、
電圧識別回路１１からの出力は30アンペア以上を
示す出力Peのみがアンド回路G9に与えられて、
これを開いている。これによつてバイナリーカウ
ンタ２４の出力端子Q5からの出力はアンド回路
G9及びオア回路G10を通つてRSフリツプフロツ
プFF1とJKフリツプフロツプFF2をリセツトし、
それらの出力端子Ｑの出力をローレベルにする。
かくしてJKフリツプフロツプFF2の出力のパル
ス幅Tmは変調される。
作は第７図を参照しつつ説明する。第７図は負荷
電流Ｉが30アンペアを越えた場合の例である。ト
リガー回路１８からトリガー信号がRSフリツプ
フロツプFF1の入力端子Ｓに入力すると、その出
力端子Ｑの出力はハイレベルとなり、JKフリツ
プフロツプFF2の入力端子Ｊに与えられる。これ
につてクロツク発生回路２３からクロツク信号が
入力すると、その出力端子Ｑの出力はハイレベル
となる。出力端子Ｑの出力がしや断信号P1〜P5
となる。出力端子の出力がローレベルになるこ
とによつてバイナリーカウンタ２４のリセツト状
態が解け、バイナリーカウンタ２４はクロツク信
号を計数し、出力端子Q1〜Q5から出力を順次出
す。負荷電流Ｉが30アンペアを越えているので、
電圧識別回路１１からの出力は30アンペア以上を
示す出力Peのみがアンド回路G9に与えられて、
これを開いている。これによつてバイナリーカウ
ンタ２４の出力端子Q5からの出力はアンド回路
G9及びオア回路G10を通つてRSフリツプフロツ
プFF1とJKフリツプフロツプFF2をリセツトし、
それらの出力端子Ｑの出力をローレベルにする。
かくしてJKフリツプフロツプFF2の出力のパル
ス幅Tmは変調される。
第８図は変調回路１９の別の例を示す。この動
作を第９図を参照しつつ説明する。この例も30ア
ンペアを越えた場合である。トリガー回路１８か
らトリガー信号がRSフリツプフロツプFF3の入
力端子Ｓに入力すると、その出力端子Ｑの出力は
ハイレベルとなり、アンド回路G11が開いて、ク
ロツク発生回路２５のクロツク信号はデイケイド
カウンタ２６に与えられると同時に、ナンド回路
G12に与えられる。デイケイドカウンタ２６はク
ロツク信号をカウントし、０端子からｎ端子に向
つて順次ハイレベルを出力する端子が移つてい
く。クロツク信号がデイケイドカウンタ２６に入
力する以前はナンド回路G12の二つの入力はとも
にローレベルであるので、その出力はハイレベル
で、RSフリツプフロツプFF4はリセツト状態に
保たれているが、デイケイドカウンタ２６の０端
子の出力がローレベルに変わることによつてナン
ド回路G12の出力はローレベルに変わり、RSフリ
ツプフロツプはリセツト状態から解かれる。負荷
電流Ｉが30アンペアを越えているので、電圧識別
回路１１からの出力は30アンペア以上を指示する
出力Peのみがアンド回路G17に与えられて、これ
を開いている。これによつてデイケイドカウンタ
２６のｎ端子の出力がハイレベルに変わると、ア
ンド回路G17及びオア回路G18を経てRSフリツプ
フロツプFF4の入力端子Ｓに与えられ、出力端子
Ｑからハイレベルの出力がオア回路G19を経てデ
イケイドカウンタ２６に与えられ、これをリセツ
トする。このためデイケイドカウンタ２６の０端
子の出力はハイレベルになり、クロツク信号がロ
ーレベルの期間になるのを待つてナンド回路G12
の出力をハイレベルに変える。したがつてRSフ
リツプフロツプFF4はリセツトされる。このリセ
ツトによつてデイケイドカウンタ２６はクロツク
信号を１つ計数して、その０端子の出力をローレ
ベルに変える。ＴフリツプフロツプFF5はデイケ
イドカウンタ２６の０端子の出力がハイレベルか
らローレベルに変わる毎に出力を反転するもの
で、トリガー信号の入力によりデイケイドカウン
タ２６がカウントを開始した時に０端子の出力が
ハイレベルからローレベルに変わることによつて
ＴフリツプフロツプFF5の出力端子Ｑの出力はロ
ーレベルからハイレベルに変わり、RSフリツプ
フロツプFF4のハイレベルの出力によりリセツト
された後に０端子の出力がハイレベルからローレ
ベルに変わることによつてＴフリツプフロツプ
FF5の出力は反転する。ＴフリツプフロツプFF5
の出力端子Ｑの出力がしや断信号P5として出力
され、そのパルス幅Tmは変調されたものとな
る。ＴフリツプフロツプFF5の出力端子の出力
がハイレベルに反転することによつてコンデンサ
C2及び抵抗R6から成る微分回路はパルスを発生
し、このパルスは増幅回路２７によつて整形さ
れ、遅延回路２８によつてわずかに遅延され、リ
セツト信号Prとなり、RSフリツプフロツプFF3、
ＴフリツプフロツプFF5及びデイケイドカウンタ
２６をリセツトする。
作を第９図を参照しつつ説明する。この例も30ア
ンペアを越えた場合である。トリガー回路１８か
らトリガー信号がRSフリツプフロツプFF3の入
力端子Ｓに入力すると、その出力端子Ｑの出力は
ハイレベルとなり、アンド回路G11が開いて、ク
ロツク発生回路２５のクロツク信号はデイケイド
カウンタ２６に与えられると同時に、ナンド回路
G12に与えられる。デイケイドカウンタ２６はク
ロツク信号をカウントし、０端子からｎ端子に向
つて順次ハイレベルを出力する端子が移つてい
く。クロツク信号がデイケイドカウンタ２６に入
力する以前はナンド回路G12の二つの入力はとも
にローレベルであるので、その出力はハイレベル
で、RSフリツプフロツプFF4はリセツト状態に
保たれているが、デイケイドカウンタ２６の０端
子の出力がローレベルに変わることによつてナン
ド回路G12の出力はローレベルに変わり、RSフリ
ツプフロツプはリセツト状態から解かれる。負荷
電流Ｉが30アンペアを越えているので、電圧識別
回路１１からの出力は30アンペア以上を指示する
出力Peのみがアンド回路G17に与えられて、これ
を開いている。これによつてデイケイドカウンタ
２６のｎ端子の出力がハイレベルに変わると、ア
ンド回路G17及びオア回路G18を経てRSフリツプ
フロツプFF4の入力端子Ｓに与えられ、出力端子
Ｑからハイレベルの出力がオア回路G19を経てデ
イケイドカウンタ２６に与えられ、これをリセツ
トする。このためデイケイドカウンタ２６の０端
子の出力はハイレベルになり、クロツク信号がロ
ーレベルの期間になるのを待つてナンド回路G12
の出力をハイレベルに変える。したがつてRSフ
リツプフロツプFF4はリセツトされる。このリセ
ツトによつてデイケイドカウンタ２６はクロツク
信号を１つ計数して、その０端子の出力をローレ
ベルに変える。ＴフリツプフロツプFF5はデイケ
イドカウンタ２６の０端子の出力がハイレベルか
らローレベルに変わる毎に出力を反転するもの
で、トリガー信号の入力によりデイケイドカウン
タ２６がカウントを開始した時に０端子の出力が
ハイレベルからローレベルに変わることによつて
ＴフリツプフロツプFF5の出力端子Ｑの出力はロ
ーレベルからハイレベルに変わり、RSフリツプ
フロツプFF4のハイレベルの出力によりリセツト
された後に０端子の出力がハイレベルからローレ
ベルに変わることによつてＴフリツプフロツプ
FF5の出力は反転する。ＴフリツプフロツプFF5
の出力端子Ｑの出力がしや断信号P5として出力
され、そのパルス幅Tmは変調されたものとな
る。ＴフリツプフロツプFF5の出力端子の出力
がハイレベルに反転することによつてコンデンサ
C2及び抵抗R6から成る微分回路はパルスを発生
し、このパルスは増幅回路２７によつて整形さ
れ、遅延回路２８によつてわずかに遅延され、リ
セツト信号Prとなり、RSフリツプフロツプFF3、
ＴフリツプフロツプFF5及びデイケイドカウンタ
２６をリセツトする。
図示実施例では変調回路はしや断信号をパルス
幅変調しているが、その他の形式の変調でもよい
し、しや断信号をパルスでなく、正弦波にしても
よい。
幅変調しているが、その他の形式の変調でもよい
し、しや断信号をパルスでなく、正弦波にしても
よい。
本発明においては、負荷電流に比例した直流電
圧を得て、この直流電圧を電圧識別回路によつて
予め設定された多段階の定格電流値に相当する電
圧によつて区切られた電圧範囲のうちのどれに入
つているかを指示し、前記電圧範囲毎に設けけら
れた時限回路によつて各定格電流値毎に時限特性
に合致した時限で出力を出し、時限回路から出力
が出力される毎に電圧識別回路により指示される
電圧範囲に対応して変調したしや断信号を変調回
路から出力するようにしたから、負荷電流が多段
階の定格電流値を越え毎に所定時限でその負荷電
流の範囲に応じて変調されたしや断信号を配線用
しや断器へ向けて出力することができる。したが
つてしや断信号を受けた時にしや断する機能を有
する配線用しや断器と組み合わせることによつ
て、電流制限器と同じ働きをすることができ、電
流制限器を省くことができる。
圧を得て、この直流電圧を電圧識別回路によつて
予め設定された多段階の定格電流値に相当する電
圧によつて区切られた電圧範囲のうちのどれに入
つているかを指示し、前記電圧範囲毎に設けけら
れた時限回路によつて各定格電流値毎に時限特性
に合致した時限で出力を出し、時限回路から出力
が出力される毎に電圧識別回路により指示される
電圧範囲に対応して変調したしや断信号を変調回
路から出力するようにしたから、負荷電流が多段
階の定格電流値を越え毎に所定時限でその負荷電
流の範囲に応じて変調されたしや断信号を配線用
しや断器へ向けて出力することができる。したが
つてしや断信号を受けた時にしや断する機能を有
する配線用しや断器と組み合わせることによつ
て、電流制限器と同じ働きをすることができ、電
流制限器を省くことができる。
第１図は本発明による配電システムを示す配線
図、第２図は本発明の一実施例を示すブロツク
図、第３図は電流制限器の時限特性を示すグラ
フ、第４図はしや断信号の一例を示す波形図、第
５図は電圧識別回路及び変調回路の一例を示す回
路図、第６図は変調回路の他の一例を示す回路
図、第７図はそのタイムチヤート、第８図は変調
回路の別の一例を示す回路図、第９図はそのタイ
ムチヤートである。 １……電子式電力量計、２……配線用しや断
器、５……電力検出回路、６……周波数変換回
路、８……カウンタ、９……電流検出回路、１０
……整流回路、１１……電圧識別回路、１２〜１
６……時限回路、１８……トリガー回路、１９…
…変調回路、２０……出力回路、P1〜P5……し
や断信号。
図、第２図は本発明の一実施例を示すブロツク
図、第３図は電流制限器の時限特性を示すグラ
フ、第４図はしや断信号の一例を示す波形図、第
５図は電圧識別回路及び変調回路の一例を示す回
路図、第６図は変調回路の他の一例を示す回路
図、第７図はそのタイムチヤート、第８図は変調
回路の別の一例を示す回路図、第９図はそのタイ
ムチヤートである。 １……電子式電力量計、２……配線用しや断
器、５……電力検出回路、６……周波数変換回
路、８……カウンタ、９……電流検出回路、１０
……整流回路、１１……電圧識別回路、１２〜１
６……時限回路、１８……トリガー回路、１９…
…変調回路、２０……出力回路、P1〜P5……し
や断信号。
Claims (1)
- １ 負荷電圧と負荷電流の積に比例した出力を生
ずる電力検出回路と、電力検出回路の出力を該出
力に比例した周波数のパルスに変換する周波数変
換回路と、周波数変換回路からのパルスを計数し
て、電力量として表示するカウンタとを備えた電
子式電力量計において、電力検出回路より負荷電
流に比例した電流或いは電圧を検出する電流検出
回路と、電流検出回路から出力される交流出力を
整流して直流電圧に変換する整流回路と、整流回
路の出力電圧を識別し、予め設定された多段階の
定格電流値に相当する電圧によつて区切られた電
圧範囲のうちのどれに入つているかを指示する電
圧識別回路と、前記電圧範囲毎に設けられ、整流
回路の出力電圧を積分し、その積分値が該電圧範
囲別に設定された基準電圧に等しくなつた時限で
出力を出す複数の時限回路と、時限回路の出力が
入力される毎に動作するトリガー回路と、トリガ
ー回路の動作により駆動され、電圧識別回路によ
り指示される電圧範囲に対応して変調したしや断
信号を出力する変調回路と、変調回路から出力さ
れるしや断信号を電気的に絶縁して外部へ出力す
る出力回路とを設けたことを特徴とする電子式電
力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15342979A JPS5676055A (en) | 1979-11-27 | 1979-11-27 | Electronic type wattmeter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15342979A JPS5676055A (en) | 1979-11-27 | 1979-11-27 | Electronic type wattmeter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676055A JPS5676055A (en) | 1981-06-23 |
| JPS631814B2 true JPS631814B2 (ja) | 1988-01-14 |
Family
ID=15562314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15342979A Granted JPS5676055A (en) | 1979-11-27 | 1979-11-27 | Electronic type wattmeter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5676055A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986618U (ja) * | 1982-12-03 | 1984-06-12 | エヌオーケー株式会社 | 遮断回路選定型ブレ−カ |
-
1979
- 1979-11-27 JP JP15342979A patent/JPS5676055A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676055A (en) | 1981-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4589052A (en) | Digital I2 T pickup, time bands and timing control circuits for static trip circuit breakers | |
| JP3172166B2 (ja) | 瞬時トリップ機能を持つディジタル回路を使用した電子式遮断器 | |
| US4300182A (en) | Metering and protection system for an A.C. power system | |
| US4658323A (en) | RMS calculation circuit for digital circuit interrupters | |
| US3697813A (en) | Tripping circuit for static switches | |
| EP0469207A2 (en) | Solid state overload relay | |
| US3956670A (en) | Circuit interrupter circuit including improved control | |
| EP0746890B1 (en) | Method and apparatus for rms current approximation | |
| US4288828A (en) | Protection system for electric motors | |
| US4571659A (en) | Static overcurrent trip device to operate a circuit breaker in response of fault conditions in an alternating current net system | |
| US5073724A (en) | Programmable inverse time delay circuit | |
| US4741002A (en) | RMS calculation circuit | |
| US5929663A (en) | Control circuit for distributed electrical equipment | |
| US3467890A (en) | Electrical circuit protection devices utilizing capacitor discharge | |
| WO1989001254A1 (en) | I2t MONITORING CIRCUIT | |
| EP0495302B1 (en) | Integrated circuit with analog and digital portions and including thermal modeling | |
| EP0465567B1 (en) | Voltage-to-frequency squared circuit | |
| JPS631814B2 (ja) | ||
| KR100434662B1 (ko) | 과부하 검출 회로 차단기 | |
| US4224651A (en) | Monitoring a signal | |
| NZ194200A (en) | Three phase circuit breaker tripped by single phase fault | |
| EP0999629A1 (en) | Device for the thermal overload protection of an electric motor and related method | |
| US4847723A (en) | Volt-per-hertz protection apparatus | |
| JPH0158736B2 (ja) | ||
| SU1265906A1 (ru) | Устройство дл максимальной токовой защиты с зависимой от тока выдержкой времени |