JPS6318421B2 - - Google Patents
Info
- Publication number
- JPS6318421B2 JPS6318421B2 JP56212623A JP21262381A JPS6318421B2 JP S6318421 B2 JPS6318421 B2 JP S6318421B2 JP 56212623 A JP56212623 A JP 56212623A JP 21262381 A JP21262381 A JP 21262381A JP S6318421 B2 JPS6318421 B2 JP S6318421B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- positive
- parallel
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000007493 shaping process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 101000576323 Homo sapiens Motor neuron and pancreas homeobox protein 1 Proteins 0.000 description 6
- 101000617017 Homo sapiens Protein scribble homolog Proteins 0.000 description 6
- 101000598783 Homo sapiens SCRIB overlapping open reading frame protein Proteins 0.000 description 6
- 102100025170 Motor neuron and pancreas homeobox protein 1 Human genes 0.000 description 6
- 102100021674 Protein scribble homolog Human genes 0.000 description 6
- 230000003068 static effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は位相追随機能をもつ静止型インバータ
装置のような交流電源の並列運転、特に横流の排
除に関するものである。
装置のような交流電源の並列運転、特に横流の排
除に関するものである。
交流電源においては並列運転時電源間に横流を
生じさせると損失を増し、また電流値が大きくな
ると機器の損傷を招くおそれがある。そこで周知
のように並列すべき電源の各出力電圧、周波数、
位相、更には波形などの横流の原因となる各因子
を一致させて並列同期を行い、また並列運転後に
おいては各電源の誘起電圧、回転数などの調節に
より、電源間に無効横流を生じさせないように出
力容量に応じて負荷の有効無効電力を分担させる
ように運転するのが原則である。
生じさせると損失を増し、また電流値が大きくな
ると機器の損傷を招くおそれがある。そこで周知
のように並列すべき電源の各出力電圧、周波数、
位相、更には波形などの横流の原因となる各因子
を一致させて並列同期を行い、また並列運転後に
おいては各電源の誘起電圧、回転数などの調節に
より、電源間に無効横流を生じさせないように出
力容量に応じて負荷の有効無効電力を分担させる
ように運転するのが原則である。
しかし例えば比較的小容量の静止型インバータ
などにあつては、並列運転の簡易化を考慮して、
起動後自動的にほゞ定格電圧、定格周波数で運転
されると同時に、位相が相手電源に自動的に追随
して一致するように形成し、例えば次の方法によ
り並列運転することが行われている。即ち第１図
に示す回路図のように、並列電源Ａ，Ｂの一方側
例えばＢにスイツチＳを接続して電源Ａに接続す
ると同時に、電源Ａ，Ｂ間の位相差検出器Ｐを設
けてこれが電源Ａ，Ｂの位相差が零となつたこと
を検出したとき、上記したスイツチＳをONする
ことにより多少の電圧や位相などにもとずく横流
を許して並列運転する。また入出力の急変などに
より、大きく電圧や位相の差を生じて所定置以上
の横流が流れたとき、これを電流検出器Ｒにより
検出して並列を解除する方法がとられている。
などにあつては、並列運転の簡易化を考慮して、
起動後自動的にほゞ定格電圧、定格周波数で運転
されると同時に、位相が相手電源に自動的に追随
して一致するように形成し、例えば次の方法によ
り並列運転することが行われている。即ち第１図
に示す回路図のように、並列電源Ａ，Ｂの一方側
例えばＢにスイツチＳを接続して電源Ａに接続す
ると同時に、電源Ａ，Ｂ間の位相差検出器Ｐを設
けてこれが電源Ａ，Ｂの位相差が零となつたこと
を検出したとき、上記したスイツチＳをONする
ことにより多少の電圧や位相などにもとずく横流
を許して並列運転する。また入出力の急変などに
より、大きく電圧や位相の差を生じて所定置以上
の横流が流れたとき、これを電流検出器Ｒにより
検出して並列を解除する方法がとられている。
しかしこの方法では電源Ａ，Ｂの容量、出力特
性などが異なると、負荷の大きさによつて生ずる
電源回路の電圧降下の相異などによる出力電圧の
大きな相異を生じて、横流を許される一定値内に
抑制できなくなる。このため結局出力容量、出力
特性などのの或る程度の一致が要求され、並列運
転できる電源が制限される難点がある。また入出
力の急変などにより、電源Ａ，Ｂ間に大きな電圧
や周波数の相異など、大きな横流の発生原因を生
じたときには、その都度並列運転が解除されるこ
とから、動作の不安定を招いて電源装置としての
信頼性を大きく低下する難点がある。また並列の
解除が遅れた場合には、機器に障害を及ぼすおそ
れがあるため、その防止のために電流容量を大と
する必要があり、電源装置が高価となる難点があ
る。
性などが異なると、負荷の大きさによつて生ずる
電源回路の電圧降下の相異などによる出力電圧の
大きな相異を生じて、横流を許される一定値内に
抑制できなくなる。このため結局出力容量、出力
特性などのの或る程度の一致が要求され、並列運
転できる電源が制限される難点がある。また入出
力の急変などにより、電源Ａ，Ｂ間に大きな電圧
や周波数の相異など、大きな横流の発生原因を生
じたときには、その都度並列運転が解除されるこ
とから、動作の不安定を招いて電源装置としての
信頼性を大きく低下する難点がある。また並列の
解除が遅れた場合には、機器に障害を及ぼすおそ
れがあるため、その防止のために電流容量を大と
する必要があり、電源装置が高価となる難点があ
る。
本発明は上記のような位相の追随性をもたせた
交流電源装置を、横流を生じさせることなく安定
に並列運転できる方法の提供を目的とするもの
で、次に図面を用いてその詳細を説明する。
交流電源装置を、横流を生じさせることなく安定
に並列運転できる方法の提供を目的とするもの
で、次に図面を用いてその詳細を説明する。
第２図は本発明の一実施例を示すブロツク回路
図であつて、図において１，２は並列運転される
交流電源、３は負荷、４，５はそれぞれ交流無接
点スイツチであつて、例えば図に示すように制御
整流素子SCRA１，SCRA２とSCRB１，SCRB
２（以下スイツチ素子と称す）の逆並列回路から
形成される。そして互に相手電源との横流を阻止
しうるような極性で電源１，２に直列接続され、
これらを介して負荷３に電力を供給する。６は負
荷電流検出器であつて、負荷電流をこれに比例す
ると電圧として検出する。７は交流無接点スイツ
チの制御回路であつて、次の各部から形成され
る。８ａ，８Ｂ，９Ａ，９Ｂは電圧極性選別整形
回路であつて、それぞれは例えばダイオードと増
幅器とから形成され、このうち８Ａ，９Ａは電源
１，２の電圧Va，Vbの正の半波のみを選択して、
その時間幅だけ継続する矩形波出力Va′，Vb′と
して取出す。また８Ｂ，９Ｂは電源電圧Va，Vb
の負の半波のみを矩形波出力Va″，Vb″として取
出す。１０Ａ，１０Ｂは電流極性選択整形回路で
あつて、電圧に変換された電流検出器６の出力
Vcから１０Ａは正の半波のみを選択してその継
続時間幅の矩形波Vc′として取出し、１０Ｂは負
の半波を矩形波出力Vc″として取出す。１１，１
２はそれぞれアンド回路（論理積回路）であつ
て、このうち１１には電圧極性選択整形回路８
Ａ，９Ａと電流極性選択整形回路１０Ａからの３
箇の正の半波出力が加えられて論理積を求める。
また１２は電圧極性選択整形回路８Ｂ，９Ｂと、
電流極性選択整形回路１０Ｂからの３箇の負の半
波出力が加えられて論理積を求める。１３，１４
はそれぞれ増幅器、１５，１６はそれぞれ絶縁ト
ランスであつてこれらにより増幅絶縁されたアン
ド回路１１の出力は、無接点スイツチ４，５を形
成するスイツチ素子SCRA１，SCRB１のゲート
信号Ｇ１として加えられる。またアンド回路１２
の出力スイツチ素子SCRA２，SCRB２にゲート
信号Ｇ２として加えられるもので、本発明の特徴
とするところは次の点にある。即ちその第１は運
転開始後自動的に位相を一致させる追随機能をも
たせた電源１，２と直列に、互に相手電源との横
流を阻止しうる極性となるように接続され、かつ
それぞれ正負交互にスイツチ素子を導通制御され
る交流無接点スイツチ４，５を接続し、これを介
して負荷３に並列接続して、第３図ａに示す電源
電圧Va，Vbの合成により第３図ｂの負荷電圧VL
を負荷３に供給して、例えば誘導分を含む第３図
ｃの負荷電流Ｉを流すようにしたものである。そ
して例えば電源電圧１の電圧Vaが電源２の電圧
Vbより高いことにより、第１図中に点線によつ
て示すように流れようとする横流Icを、交流無接
点スイツチ４，５により阻止して、横流の存在を
皆無としたことを特徴とするものである。
図であつて、図において１，２は並列運転される
交流電源、３は負荷、４，５はそれぞれ交流無接
点スイツチであつて、例えば図に示すように制御
整流素子SCRA１，SCRA２とSCRB１，SCRB
２（以下スイツチ素子と称す）の逆並列回路から
形成される。そして互に相手電源との横流を阻止
しうるような極性で電源１，２に直列接続され、
これらを介して負荷３に電力を供給する。６は負
荷電流検出器であつて、負荷電流をこれに比例す
ると電圧として検出する。７は交流無接点スイツ
チの制御回路であつて、次の各部から形成され
る。８ａ，８Ｂ，９Ａ，９Ｂは電圧極性選別整形
回路であつて、それぞれは例えばダイオードと増
幅器とから形成され、このうち８Ａ，９Ａは電源
１，２の電圧Va，Vbの正の半波のみを選択して、
その時間幅だけ継続する矩形波出力Va′，Vb′と
して取出す。また８Ｂ，９Ｂは電源電圧Va，Vb
の負の半波のみを矩形波出力Va″，Vb″として取
出す。１０Ａ，１０Ｂは電流極性選択整形回路で
あつて、電圧に変換された電流検出器６の出力
Vcから１０Ａは正の半波のみを選択してその継
続時間幅の矩形波Vc′として取出し、１０Ｂは負
の半波を矩形波出力Vc″として取出す。１１，１
２はそれぞれアンド回路（論理積回路）であつ
て、このうち１１には電圧極性選択整形回路８
Ａ，９Ａと電流極性選択整形回路１０Ａからの３
箇の正の半波出力が加えられて論理積を求める。
また１２は電圧極性選択整形回路８Ｂ，９Ｂと、
電流極性選択整形回路１０Ｂからの３箇の負の半
波出力が加えられて論理積を求める。１３，１４
はそれぞれ増幅器、１５，１６はそれぞれ絶縁ト
ランスであつてこれらにより増幅絶縁されたアン
ド回路１１の出力は、無接点スイツチ４，５を形
成するスイツチ素子SCRA１，SCRB１のゲート
信号Ｇ１として加えられる。またアンド回路１２
の出力スイツチ素子SCRA２，SCRB２にゲート
信号Ｇ２として加えられるもので、本発明の特徴
とするところは次の点にある。即ちその第１は運
転開始後自動的に位相を一致させる追随機能をも
たせた電源１，２と直列に、互に相手電源との横
流を阻止しうる極性となるように接続され、かつ
それぞれ正負交互にスイツチ素子を導通制御され
る交流無接点スイツチ４，５を接続し、これを介
して負荷３に並列接続して、第３図ａに示す電源
電圧Va，Vbの合成により第３図ｂの負荷電圧VL
を負荷３に供給して、例えば誘導分を含む第３図
ｃの負荷電流Ｉを流すようにしたものである。そ
して例えば電源電圧１の電圧Vaが電源２の電圧
Vbより高いことにより、第１図中に点線によつ
て示すように流れようとする横流Icを、交流無接
点スイツチ４，５により阻止して、横流の存在を
皆無としたことを特徴とするものである。
またその第２は第２図によつて前記した電圧極
性選別整形回路８Ａ，９Ａおよび電流極性選別整
形回路１０Ａにより得られた、第３図ａの電源電
圧Va，Vbの正の半波に相当する、第３図ｄ，ｅ
の矩形波出力Va′，Vb′と、第３図ｆに示す負荷
電流Ｉの正の半波に相当する矩形波出力Vc′の３
箇の入力が同時に存在する期間だけ、アンド回路
１１から送出される第３図ｇのゲート信号Ｇ１に
より、交流無接点スイツチ１，２のスイツチ素子
SCRA１，SCRB１を導通制御する。また上記と
同一要領により８Ｂ，９Ｂ，１０Ｂによつて作ら
れる電源電圧Va，Vbの負の半波電圧に相当する
第３図d′，e′の矩形波出力Va″，Vb″と、負荷電
流Ｉの負の半波に相当する第３図f′の矩形波出力
Vc″の３箇の入力が同時に存在する期間だけ、ア
ンド回路１２から送出される第３図g′のゲート信
号Ｇ２により、交流無接点スイツチ１，２のスイ
ツチ素子SCRA２，SCRB２を導通制御するよう
にして、第３図ｃのように遅れの負荷電流Ｉが流
れたときにも、横流を生ずることなく並列運転で
きるようにしたことを特徴とするものである。
性選別整形回路８Ａ，９Ａおよび電流極性選別整
形回路１０Ａにより得られた、第３図ａの電源電
圧Va，Vbの正の半波に相当する、第３図ｄ，ｅ
の矩形波出力Va′，Vb′と、第３図ｆに示す負荷
電流Ｉの正の半波に相当する矩形波出力Vc′の３
箇の入力が同時に存在する期間だけ、アンド回路
１１から送出される第３図ｇのゲート信号Ｇ１に
より、交流無接点スイツチ１，２のスイツチ素子
SCRA１，SCRB１を導通制御する。また上記と
同一要領により８Ｂ，９Ｂ，１０Ｂによつて作ら
れる電源電圧Va，Vbの負の半波電圧に相当する
第３図d′，e′の矩形波出力Va″，Vb″と、負荷電
流Ｉの負の半波に相当する第３図f′の矩形波出力
Vc″の３箇の入力が同時に存在する期間だけ、ア
ンド回路１２から送出される第３図g′のゲート信
号Ｇ２により、交流無接点スイツチ１，２のスイ
ツチ素子SCRA２，SCRB２を導通制御するよう
にして、第３図ｃのように遅れの負荷電流Ｉが流
れたときにも、横流を生ずることなく並列運転で
きるようにしたことを特徴とするものである。
即ち第３図ｄ，ｅに示す電源電圧の正の半波に
相当する矩形波出力Va′，Vb′の論理積出力と、
第３図d′，e′に示す電源電圧の負の半波に相当す
る矩形波出力Va″，Vb″の論理積出力のみにより、
交流無接点スイツチ４，５の正逆スイツチ素子の
導通制御を行つた場合には、第３図ｃのように負
荷電流Ｉが遅れ位相のときには、電源電圧の極性
の正から負への反転後も負荷電流が流れ続けて、
正側のスイツチ素子SCRA１，SCRB１が導通状
態のまゝ、負側のスイツチ素子SCRA２，SCRB
２２が導通状態となる。従つて電源１，２の電圧
差にもとずいて横流を生ずることになる。
相当する矩形波出力Va′，Vb′の論理積出力と、
第３図d′，e′に示す電源電圧の負の半波に相当す
る矩形波出力Va″，Vb″の論理積出力のみにより、
交流無接点スイツチ４，５の正逆スイツチ素子の
導通制御を行つた場合には、第３図ｃのように負
荷電流Ｉが遅れ位相のときには、電源電圧の極性
の正から負への反転後も負荷電流が流れ続けて、
正側のスイツチ素子SCRA１，SCRB１が導通状
態のまゝ、負側のスイツチ素子SCRA２，SCRB
２２が導通状態となる。従つて電源１，２の電圧
差にもとずいて横流を生ずることになる。
しかし本発明では負荷電流Ｉの正の半波および
負の半波の矩形波出力Vc′，Vc″をもそれぞれ加
えて論理積を求めるようにして、ゲート信号Ｇ
１，Ｇ２を作るようにしているため、例えば第３
図の時刻t1からt2の期間のように正極性の電圧
Va，Vbおよび負荷電流Ｉが同時に存在する期間
だけ第３図ｇのゲート信号Ｇ１が送出されて、交
流無接点スイツチ１，２の正側のスイツチ素子
SCRA１，SCRB１を導通とする。しかし時刻t2
からt3の期間のように、Va，VbおよびＩが同時
に存在しない期間、即ちVaまたはVaとVbの極性
が負極性に反転したにもかゝわらず、負荷電流Ｉ
が正側に流れている状態では、交流無接点スイツ
チ４，５の負側のスイツチ素子SCRA２とSCRB
２は導通となることがない。従つて負荷電流Ｉが
遅れ位相であつても、横流が流れるのを確実に阻
止できる。
負の半波の矩形波出力Vc′，Vc″をもそれぞれ加
えて論理積を求めるようにして、ゲート信号Ｇ
１，Ｇ２を作るようにしているため、例えば第３
図の時刻t1からt2の期間のように正極性の電圧
Va，Vbおよび負荷電流Ｉが同時に存在する期間
だけ第３図ｇのゲート信号Ｇ１が送出されて、交
流無接点スイツチ１，２の正側のスイツチ素子
SCRA１，SCRB１を導通とする。しかし時刻t2
からt3の期間のように、Va，VbおよびＩが同時
に存在しない期間、即ちVaまたはVaとVbの極性
が負極性に反転したにもかゝわらず、負荷電流Ｉ
が正側に流れている状態では、交流無接点スイツ
チ４，５の負側のスイツチ素子SCRA２とSCRB
２は導通となることがない。従つて負荷電流Ｉが
遅れ位相であつても、横流が流れるのを確実に阻
止できる。
以上から本発明によれば、電源電圧に差があつ
ても横流による損失を生ずることなく並列運転で
きる。従つてまた出力容量、出力特性を一致させ
る必要がないことから、並列運転の自由度を大き
くすることができる。また横流がないので電源保
護のために並列運転が解除されて運転が不安定と
なることがなく、また機器保護のために機器の電
流容量を大にする必要がないので価額を低下でき
る。また本発明では前記の説明から容易に判るよ
うに、例えば電源１，２の電圧Va，Vbの間に第
３図ａのような位相差がある場合にも並列運転で
きる。従つて入出力の急変による衝撃によつて、
位相が少しずれたまゝ運転が継続された場合に
も、何等支障を生ずることなく運転できる。
ても横流による損失を生ずることなく並列運転で
きる。従つてまた出力容量、出力特性を一致させ
る必要がないことから、並列運転の自由度を大き
くすることができる。また横流がないので電源保
護のために並列運転が解除されて運転が不安定と
なることがなく、また機器保護のために機器の電
流容量を大にする必要がないので価額を低下でき
る。また本発明では前記の説明から容易に判るよ
うに、例えば電源１，２の電圧Va，Vbの間に第
３図ａのような位相差がある場合にも並列運転で
きる。従つて入出力の急変による衝撃によつて、
位相が少しずれたまゝ運転が継続された場合に
も、何等支障を生ずることなく運転できる。
以上本発明を一実施例によつて説明したが、電
源が任意のＮ箇の場合には、第４図に示す回路図
のように各電源１，２…Ｎを前記と同一要領によ
り、それぞれ交流無接点スイツチ４，５…ｎを介
して負荷３に接続すると共に、制御回路７により
各電源電圧と負荷交流の正の半波と負の半波の論
理積を求め、これをゲート信号として各交流無接
点スイツチ４，５…ｎの正逆スイツチ素子を制御
するようにすればよい。また以上においては静止
型インバータ装置について説明したが、追随機能
をもたせた電源装置であれば、例えばエンジン駆
動発電機の並列運転にも適用できる。
源が任意のＮ箇の場合には、第４図に示す回路図
のように各電源１，２…Ｎを前記と同一要領によ
り、それぞれ交流無接点スイツチ４，５…ｎを介
して負荷３に接続すると共に、制御回路７により
各電源電圧と負荷交流の正の半波と負の半波の論
理積を求め、これをゲート信号として各交流無接
点スイツチ４，５…ｎの正逆スイツチ素子を制御
するようにすればよい。また以上においては静止
型インバータ装置について説明したが、追随機能
をもたせた電源装置であれば、例えばエンジン駆
動発電機の並列運転にも適用できる。
以上の説明から明らかなように、本発明によれ
ば位相の追随機能を備えた交流電源の並列運転
を、横流を生ずることなく行つて、効率の向上、
安定な並列運転を可能とすることができるもの
で、実用上の効果は大きい。
ば位相の追随機能を備えた交流電源の並列運転
を、横流を生ずることなく行つて、効率の向上、
安定な並列運転を可能とすることができるもの
で、実用上の効果は大きい。
第１図は従来の並列運転方法を示す回路図、第
２図、第３図は本発明の一実施例ブロツク回路図
およびその回路各部の波形図、第４図は任意Ｎ箇
の電源の並列運転における本発明の実施例回路図
である。 １，２…Ｎ……交流電源、３……負荷、４，５
…ｎ……交流無接点スイツチ、SCRA１，SCRA
２，SCRB１，SCRB２……スイツチ素子、６…
…負荷電流検出器、７……交流無接点スイツチの
制御回路、８Ａ，９Ａ……正の電圧極性選別整形
回路、８Ｂ，９Ｂ……負の電圧極性選別整形回
路、１０Ａ……正の電流極性選別整形回路、１０
Ｂ……負の電流極性選別整形回路、１１，１２…
…アンド回路、１３，１４……増幅器、１５，１
６……絶縁トランス。
２図、第３図は本発明の一実施例ブロツク回路図
およびその回路各部の波形図、第４図は任意Ｎ箇
の電源の並列運転における本発明の実施例回路図
である。 １，２…Ｎ……交流電源、３……負荷、４，５
…ｎ……交流無接点スイツチ、SCRA１，SCRA
２，SCRB１，SCRB２……スイツチ素子、６…
…負荷電流検出器、７……交流無接点スイツチの
制御回路、８Ａ，９Ａ……正の電圧極性選別整形
回路、８Ｂ，９Ｂ……負の電圧極性選別整形回
路、１０Ａ……正の電流極性選別整形回路、１０
Ｂ……負の電流極性選別整形回路、１１，１２…
…アンド回路、１３，１４……増幅器、１５，１
６……絶縁トランス。
Claims (1)
- １ 位相追随機能をもたせた交流電源装置の並列
運転において、相手電源からの送出電流に対して
阻止機能をもつように接続された正負スイツチ素
子からなる交流無接点スイツチを介して各電源を
負荷に並列接続すると共に、各電源電圧と負荷電
流の正の半波が同時に存在する期間だけ上記各交
流無接点スイツチの正スイツチ素子のゲート信号
を送出する回路と、各電源電圧と負荷電流の負の
半波が同時に存在する期間だけ前記各交流無接点
スイツチの負スイツチ素子のゲート信号を送出す
る回路とにより、上記各交流無接点スイツチの正
負スイツチ素子を独立に導通制御して並列運転を
行うようにしたことを特徴とする交流電源の並列
運転方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212623A JPS58112426A (ja) | 1981-12-24 | 1981-12-24 | 交流電源の並列運転方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212623A JPS58112426A (ja) | 1981-12-24 | 1981-12-24 | 交流電源の並列運転方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112426A JPS58112426A (ja) | 1983-07-04 |
| JPS6318421B2 true JPS6318421B2 (ja) | 1988-04-18 |
Family
ID=16625739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212623A Granted JPS58112426A (ja) | 1981-12-24 | 1981-12-24 | 交流電源の並列運転方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112426A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013290A1 (en) * | 1998-08-31 | 2000-03-09 | Nariisa Imoto | Parallel operation device |
-
1981
- 1981-12-24 JP JP56212623A patent/JPS58112426A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013290A1 (en) * | 1998-08-31 | 2000-03-09 | Nariisa Imoto | Parallel operation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58112426A (ja) | 1983-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| US3339107A (en) | Direct current power supply | |
| US3676766A (en) | Multiphase alternating current regulation system for transformer-coupled loads | |
| US4058738A (en) | Method and circuit arrangement for starting up a converter having forced commutation with the correct phase | |
| JP3550573B2 (ja) | 電力変換装置 | |
| JPS6132915B2 (ja) | ||
| JPS5937653B2 (ja) | 無停電電源装置 | |
| JPS58112426A (ja) | 交流電源の並列運転方法 | |
| JPS63206165A (ja) | 無停電電源装置 | |
| JPH0753035B2 (ja) | 整流された交流電流切換え装置 | |
| JPH0753390Y2 (ja) | 無停電電源装置 | |
| JPS6147079B2 (ja) | ||
| JPS59201697A (ja) | 同期切換装置 | |
| JPS6018174B2 (ja) | 無効電力供給装置 | |
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| CA1075768A (en) | Alternating current controlling system | |
| JPS63178770A (ja) | 電圧形パルス幅変調制御インバ−タの電流制限方式 | |
| SU851640A1 (ru) | Способ переключени двух фазныхСЕТЕй пЕРЕМЕННОгО TOKA | |
| JP3750799B2 (ja) | 直並列式電源装置の制御回路 | |
| JPH0613591Y2 (ja) | 瞬時電圧低下補償装置 | |
| JPH06261457A (ja) | 系統間電力融通制御装置 | |
| JPH0937552A (ja) | Ｐｗｍコンバータ | |
| TW202534988A (zh) | 雙電源切換系統及其操作方法 | |
| JPS6130967A (ja) | インバ−タの並列運転装置 | |
| JPS5831828B2 (ja) | 電力変換器の制御装置 |