JPS63187639A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63187639A
JPS63187639A JP62018367A JP1836787A JPS63187639A JP S63187639 A JPS63187639 A JP S63187639A JP 62018367 A JP62018367 A JP 62018367A JP 1836787 A JP1836787 A JP 1836787A JP S63187639 A JPS63187639 A JP S63187639A
Authority
JP
Japan
Prior art keywords
semiconductor chip
external terminal
semiconductor device
wire
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62018367A
Other languages
English (en)
Inventor
Michio Tanimoto
道夫 谷本
Masakazu Ozawa
小沢　正和
Michio Okamoto
道夫 岡本
Hajime Yasuda
元 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62018367A priority Critical patent/JPS63187639A/ja
Priority to EP88300399A priority patent/EP0276940A3/en
Priority to KR1019880000601A priority patent/KR880009433A/ko
Publication of JPS63187639A publication Critical patent/JPS63187639A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/555—Materials of bond wires of outermost layers of multilayered bond wires, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/543—Dispositions of bond wires of outermost layers of multilayered bond wires, e.g. coating being only on a part of a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/553—Materials of bond wires not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に、ボンディングワイヤを使
用する半導体装置に適用して有効な技術に関するもので
ある。
〔従来の技術〕
ＤＩＬＰ、ＬＣＣ等の樹脂封止型半導体装置は、半導体
チップの外部端子（ポンディングパッド）とインナーリ
ートとをワイヤで接続している。ワイヤは、ポールボン
ディング法或は超音波ボンディング法で形成される。前
記半導体チ・ツブ、インナーリート及びワイヤは、樹脂
封止部材（レジン）で封止されている。
なお、樹脂封止型半導体装置については、例えば、日経
マグロウヒル社、別冊ｒマイクロブへイセズＪＮｏ、２
．１９８４年６月１１日発行、ｐ８２〜ｐ’１２に記載
されている。
〔発明が解決しようとする問題点〕
しかしながら１本発明者は、前述の樹脂封止型半導体装
置について検討した結果、次の問題点が生じることを見
出した。
前述の樹脂封止型半導体装置は、半導体チップの外部端
子が配にされる近傍に、その外部端子の機能に対応する
インナーリートが配置されている。
例えば、半導体チップの基準電圧（接地電位）用外部端
子の近傍には、同一機能である基準電圧用リードが配置
されている。このように構成される樹脂封止型半導体装
置は、一つのリードの配置位置（機能）が変更された場
合に、簡単にプリント配線板へ実装することができない
。つまり、リートの配置位置の変更は、それに対応する
半導体チップの外部端子の位置の変更、それに接続され
る配線。
入力段回路及び出力段回路のレイアウトの変更を必要と
する。このリードの配置位置の変更は、多種少量化が進
むにつれて頻度が高くなっている。
このため、樹脂封止型半導体装ＩＮのリードの機能を必
要に応じて簡単に変更することができないという問題が
生じる。
また、マイクロコンピュータの半導体チップを有する樹
脂封止型半導体装には、半導体チップの所定周辺部にタ
イミング信号発生回路が配置されている。タイミング信
号発生回路は、その専用外部端子の近傍に配置さ九でい
る。タイミング信号発生回路は、各回路のタイミング信
号を出力するように構成されている。
しかしながら、タイミング発生回路が最適な位置に配置
されていないので、タイミング信号発生回路と各回路と
を接続する各配線の長さが異なる。
このため、タイミング信号にずれが生じたり、タイミン
グ信号のす九を補正する回路が必要になるという問題が
生じる。
本発明の目的は、半導体チップの外部端子とリード又は
半導体チップ塔載用基板の配線とをワイヤで接続する半
導体装置において、前記リード又は配線の機能を必要に
応じて簡単に変更することが可能な技術を提供すること
にある。
本発明の他の目的は、半導体装置の半導体チップに形成
される回路を最適な位置に配置することが可能な技術を
提供することにある。
本発明の他の目的は、半導体装置の半導体チップの電源
配線に発生するノイズを低減することが可能な技術を提
供することにある。
本発明の他の目的は、前記夫々の目的を達成すると共に
、前記ワイヤ間の短絡、半導体チップとワイヤとの短絡
を防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
半導体装置の半導体チップの外部端子とリート又は半導
体チップ塔載用基板の配線とを、被覆ワイヤをその他の
被覆ワイヤと交差させて接続する。
また、半導体装置の半導体チップの所定外部端子を半導
体チップの中央部に構成し、この中央部に構成された外
部端子に被覆ワイヤを接続すると共に、被覆ワイヤの他
端をリード又は半導体チップ塔載用基板の配線に接続す
る。
〔作　用〕
上記した手段によれば、前記半導体チップの外部端子の
配置を変更することなく、リード又は配線の機能を必要
に応じて簡単に変更できる。
また、半導体装置の半導体チップに形成される回路、例
えばタイミング発生回路を最適な位置に配置し、タイミ
ング発生回路と各回路とを接続する配線長を均一にする
ことができる。
以下、本発明の構成について、実施例とともに説明する
。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔発明の実施例Ｉ〕
本発明の実施例Ｉである樹脂封止型半導体装置の概略構
成を第１図（断面図）で示し、樹脂封止型半導体装置の
要部を第２図（第１図の要部拡大断面図）で示す。
第１図に示すように、樹脂封止型半導体装置１は、半導
体チップ２とリード３のインナーリード部３Ａとを被覆
ワイヤ４で接続し、これらを樹脂封止部材５で封止して
いる。
前記半導体チップ２は、第２図に示すように、接続金属
膜６を介在させてタブ部３Ｃの上部に塔載されている。
半導体チップ２のパッシベーション膜２Ｂの間口部から
露出する外部端子（ポンディングパッド）２Ａには、被
覆ワイヤ４の一端部が接続されている。被覆ワイヤ４の
他端部は、前述のようにインナーリード部３Ａに接続さ
れている。　前記外部端子２Ａは、例えばアルミニウム
膜或は所定の添加物が含有されたアルミニウム膜で形成
する。前記アウターリード部３Ｂは、樹脂封止部材５か
ら突出しており、プリント配線基板に形成される配ＬＡ
（端子）に半田等で接続されるように構成されている。
前記被覆ワイヤ４は、金属線４Ａの表面に絶縁体４Ｂを
被覆して構成されている。金属線４Ａは。
例えば金（Ａｕ）、銅（Ｃｕ）、アルミニウム（ＡＱ）
で形成する。絶縁体４Ｂは１例えばウレタン樹脂。
ポリイミド樹脂、全屈酸化膜（Ｃｕｂ、Ｃｕ２Ｏ。
Ａ　Ｑ　２０２　）で形成する。
このように構成される樹脂封止型半導体装置１は、第３
図（要部斜視図）で示すように１部分的に、半導体チッ
プ２の外部端子２Ａとインナーリー＋＜部３Ａとを、被
覆ワイヤ４をその他の被覆ワイヤ４と交差させて接続し
ている。基本的には、外部端子２Ａが配置される近傍に
、その機能に対応したインナーリード部３Ａを配置して
いる。このうち、例えば、基準電圧（接地電位ＧＮＤ）
用リード３の配置位置（機能）と電ｇ’ａ圧（回路の動
作電位Ｖｃｃ）用リート３の配置位置（４！ｉ能）とを
変更する場合に、前記被覆ワイヤ４を交差させて、基準
電圧用外部端子２Ａ、ｍ源電圧用外部端子２Ａの夫々に
接続している。この被覆ワイヤ４の交差は、外部端子２
Ａの配置位置を変更せずに行われている。
このように構成される樹脂封止型半導体装置１は、半導
体チップ２の外部端子２Δの配置を変更することなく、
リード３の配置（機能）を必要に応じて簡単に変更でき
る。つまり、リード３の配置の変更は、半導体チップ２
の外部端子２Ａの配置の変更や、外部端子２人に接続さ
れる配線（アルミニウム配線）、入力段回路又は出力段
回路のレイアウトを変更する必要がない。
被覆ワイヤ４をその他の被覆ワイヤ４と交差した場合１
表面に絶縁体４Ｂが設けられているので、両者間が短絡
することがない９また。被覆ワイヤ４は、表面に絶縁体
４Ｂが設けられているので。
半導体チップ２やタブ部３Ｃと短絡することがなり）。
また、樹脂封止型半導体装置１は、被覆ワイヤ４が他の
被覆ワイヤ４や半導体チップ２と短絡しないので、半導
体チップ２とインナーリート部３Ａとを充分に離隔する
ことができる。つまり、リード３のインナーリード部３
Ａの密度を低減することができるので、リード３の本数
を増加することができ、樹脂封止型半導体装置１の多ピ
ン化を図ることができる。
〔発明の実施例■〕
本実施例■は、マイクロコンピュータ機能の半導体チッ
プを有する樹脂封止型半導体装置に本発明を適用した２
本発明の他の実施例である。
本発明の実施例ｎである樹脂封止型半導体装置の概略構
成を第４図（要部平面図）で示す。
第４図に示すように５本実施例の樹脂封止型半導体装置
１の半導体チップ２は、マイクロコンピュータ機能を有
している。半導体チップ２は、主に、レジスタ（ＲＥＧ
ＩＳＴＥＲ）　２　ａ　、インターラブド（ＩＮＴＥＲ
ＲｌｌＰＴ）　２　ｂ　、マイクロコードＲＯＭ　（μ
ｍＲＯＭ）　２　ｃ　。
タイマー及びシリアルコミニケーションインターフェイ
ス（ＴＩＭＥＲ／５ＣＩ）　２　ｄ　、タイマー（ＴＩ
ＭＥＲ）　２　ｅ　。
ＲＡＭ（ＲＡＭ）２　ｆ　、　Ｅ　Ｐ　ＲＯＭ（ＥＦＲ
ＯＭ）２　ｇ　、タイミング信号発生回路（Ｏ５Ｃ）　
２　ｈで構成されている。
前記タイミング信号発生回路２ｈは、半導体チップ２の
実質的に中央部に配置されている。タイミング信号発生
回路２ｈは、半導体チップ２の外部の外部機器例えば水
晶発振器の信号によって駆動するように構成されている
。タイミング信号発生回路２ｈは、半導体チップ２の各
回路のタイミング信号を発生するように構成されている
。タイミング信号発生回路２ｈは、例えば、マイクロコ
ートＲＯＭ２ｅ、ＲＡＭ２ｆ、ＥＰＲＯＭ２ｇの夫々の
デコーダ回路やデータ出力回路のタイミング信号を発生
するように構成されている。
タイミング信号発生回路２ｈは、その近傍すなわち半導
体チップ２の中央部に設けられた外部端子２Ｃとリード
３のインナーリード部３Ａとを被覆ワイヤ４で接続する
ことで、外部機器と接続されている。この外部端子２Ｃ
とインナーリード部３Ａとを接続する被覆ワイヤ４は、
他の被覆ワイヤ４．外部端子２Ａ又は他の回路と短絡す
ることがない。
このように、樹脂封止型半導体装置１において、タイミ
ング信号発生回路２ｈの外部端子２Ｃを半導体チップ２
の中央部に構成し、この中央部に構成された外部端子２
Ｃに被覆ワイヤ４を接続すると共に、被覆ワイヤ４の他
端をインナーリード部３Ａに接続することにより、タイ
ミング信号発生回路２ｈを最適な位置に配置し、タイミ
ング信号発生回路２ｈと各回路とを接続する各配線（例
えばアルミニウム配りの長を均一にすることができる。
すなわち、各回路に入力するタイミング信号がずれたり
、又タイミング回路のずれを補正する回路が必要となら
ない。
また１本発明は、第４図の下側に示すように、外部端子
２Ａよりも半導体チップ２の内側の周辺部に、外部端子
２Ａに対向して配置された外部端子２Ｄとインナーリー
ド部３Ａとの接続が、外部端子２Ａとインナーリート部
３Ａとを接続する被覆ワイヤ４と短絡することなく、被
覆ワイヤ４で接続することができる。
〔発明の実施例■〕
本実施例■は、樹脂封止型半導体装置の半導体チップの
電源配線に発生するノイズを低減することが可能な、本
発明の他の実施例である。
本発明の実施例■である樹脂封止型半導体装置の概略構
成を第５図（要部平面図）で示す。
第５図に示すように、樹脂封止型半導体装置１の半導体
チップ２の周辺部には、電源配置２Ｅが延在している。
電源配線２Ｅは、詳細に図示していないが、基準電圧用
電源配線と電源電圧用電源配線とで構成されている。電
源配線２Ｅは、半導体チップ２の周辺部に設けられた入
力段回路や出力段回路（バッファ回路）、又は内部回路
の基準電圧、電源電圧の夫々を形成するように構成され
ている。電源配線２Ｅの延在する中央部分には、電源用
インナーリード部３Ａと接続される被覆ワイヤ４が接続
されている。
このように、電源配ｇ２Ｅの中央部分に被覆ワイヤ４を
接続することにより、ノイズの引き貫き経路を短縮する
ことができるので、電源配線２Ｅに生じるノイズを即座
に低減することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。
例えば１本発明は、半導体チップの外部端子とリードと
を接続するセラミック封止型半導体装置に適用すること
ができる。
また、本発明は、複数の半導体チップを半導体チップ塔
載用基板（マザーボード）に塔載し、半導体チップの外
部端子と半導体チップ塔級用基板の配線（端子）とをワ
イヤで接続する半導体装置に適用することができる。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得ることができる効果を簡単に説明すれば、次のと
おりである。
半導体装置のリート又は配線の機能を必要に応じて簡単
に変更することができる。
また、半導体装置の半導体チップに形成される回路、例
えばタイミング信号発生回路を最適な位置に配置し、タ
イミング信号発生回路と各回路とを接続する配線長を均
一にすることができる。
【図面の簡単な説明】
第１図は１本発明の実施例Ｉである樹脂封止型半導体装
置の概略構成を示す断面図、 第２図は、前記樹脂封止型半導体装置の要部を示す要部
拡大断面図、 第３図は、前記樹脂封止型半導体装置の要部斜視図、 第４図は、本発明の実施例■である樹脂封止型半導体装
置の概略構成を示す要部平面図。 第５図は、本発明の実施例ＩＩＩである樹脂封止型半導
体装置の概略構成を示す要部平面図である。 図中、ｌ・・・樹脂封止型半導体装置、２・・・半導体
チップ、２Ａ、２Ｃ，２Ｄ・・・外部端子、２ｈ・・タ
イミング信号発生回路、３・・・リード、３Ａ・・・イ
ンナーリード部、３Ｂ・・アウターリード部、４・・・
被覆ワイヤ、４Ａ・・・金属線、４Ｂ・・・絶縁体、５
・・・樹脂封止部材である。 代理人　弁理士　小川勝男　　パ≧＼ ＋−′ 第１図 第４図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップの外部端子とリード又は半導体チップ
    塔載用基板上に形成される配線とをワイヤで接続する半
    導体装置において、前記ワイヤを金属線表面に絶縁体を
    被覆した被覆ワイヤで構成し、該被覆ワイヤの少なくと
    も１本をそれに隣接する被覆ワイヤと交差させて、前記
    半導体チップの外部端子とリード又は配線とを接続した
    ことを特徴とする半導体装置。 ２、前記被覆ワイヤの交差は、前記半導体チップの外部
    端子の配置を変更することなく、前記リード又は配線の
    機能を変更できるように構成されていることを特徴とす
    る特許請求の範囲第１項に記載の半導体装置。 ３、半導体チップの外部端子とリード又は半導体チップ
    塔載用基板上に形成される配線とをワイヤで接続する半
    導体装置において、前記所定の外部端子を半導体チップ
    の中央部に構成し、前記ワイヤを金属線表面に絶縁体を
    被覆した被覆ワイヤで構成し、該被覆ワイヤの一端を前
    記半導体チップの中央部に構成された外部端子に接続す
    ると共に、他端を前記リード又は配線に接続したことを
    特徴とする半導体装置。 ４、前記半導体チップはマイクロコンピュータであり、
    前記中央部に配置される外部端子はタイミング発生回路
    に接続される外部端子であることを特徴とする特許請求
    の範囲第４項に記載の半導体装置。
JP62018367A 1987-01-30 1987-01-30 半導体装置 Pending JPS63187639A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62018367A JPS63187639A (ja) 1987-01-30 1987-01-30 半導体装置
EP88300399A EP0276940A3 (en) 1987-01-30 1988-01-19 Semiconductor chip having external terminals connected to corresponding leads by wires
KR1019880000601A KR880009433A (ko) 1987-01-30 1988-01-26 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62018367A JPS63187639A (ja) 1987-01-30 1987-01-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS63187639A true JPS63187639A (ja) 1988-08-03

Family

ID=11969732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62018367A Pending JPS63187639A (ja) 1987-01-30 1987-01-30 半導体装置

Country Status (3)

Country Link
EP (1) EP0276940A3 (ja)
JP (1) JPS63187639A (ja)
KR (1) KR880009433A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037023A (en) * 1988-11-28 1991-08-06 Hitachi, Ltd. Method and apparatus for wire bonding
US5176310A (en) * 1988-11-28 1993-01-05 Hitachi, Ltd. Method and apparatus for wire bond

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959706A (en) * 1988-05-23 1990-09-25 United Technologies Corporation Integrated circuit having an improved bond pad
JP2844558B2 (ja) * 1995-06-29 1999-01-06 信越ポリマー株式会社 チップ状半導体素子装着用の配線回路基板およびその製造方法
US20040124545A1 (en) * 1996-12-09 2004-07-01 Daniel Wang High density integrated circuits and the method of packaging the same
WO1998026452A1 (en) * 1996-12-09 1998-06-18 Microbonds, Inc. High density integrated circuits and the method of packaging the same
US6049136A (en) * 1998-06-03 2000-04-11 Hewlett-Packard Company Integrated circuit having unique lead configuration
US6894398B2 (en) 2001-03-30 2005-05-17 Intel Corporation Insulated bond wire assembly for integrated circuits
US20040119172A1 (en) 2002-12-18 2004-06-24 Downey Susan H. Packaged IC using insulated wire
US6992377B2 (en) 2004-02-26 2006-01-31 Freescale Semiconductor, Inc. Semiconductor package with crossing conductor assembly and method of manufacture
TWI503905B (zh) * 2013-05-09 2015-10-11 矽品精密工業股份有限公司 打線結構

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969752A (en) * 1973-12-03 1976-07-13 Power Hybrids, Inc. Hybrid transistor
JPS58137221A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd ワイヤボンデイング装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037023A (en) * 1988-11-28 1991-08-06 Hitachi, Ltd. Method and apparatus for wire bonding
US5110032A (en) * 1988-11-28 1992-05-05 Hitachi, Ltd., Method and apparatus for wire bonding
US5176310A (en) * 1988-11-28 1993-01-05 Hitachi, Ltd. Method and apparatus for wire bond

Also Published As

Publication number Publication date
EP0276940A2 (en) 1988-08-03
EP0276940A3 (en) 1990-05-30
KR880009433A (ko) 1988-09-15

Similar Documents

Publication Publication Date Title
US7482699B2 (en) Semiconductor device
US5646830A (en) Semiconductor device having an interconnecting circuit board
US5352632A (en) Multichip packaged semiconductor device and method for manufacturing the same
US6232148B1 (en) Method and apparatus leads-between-chips
US6630733B2 (en) Integrated circuit package electrical enhancement
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH04307943A (ja) 半導体装置
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
US5763945A (en) Integrated circuit package electrical enhancement with improved lead frame design
JPH061801B2 (ja) リ−ドフレ−ム
JPH05121632A (ja) 半導体装置
JP2002110889A (ja) 半導体装置及びその製造方法
KR930005487B1 (ko) 반도체 장치
JP2646988B2 (ja) 樹脂封止型半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
KR100337451B1 (ko) 반도체패키지
JP2990120B2 (ja) 半導体装置
JP2992408B2 (ja) Ｉｃパッケージとその実装構造
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
KR200154809Y1 (ko) 표면탄성파 필터의 리드프레임
JPH0595018A (ja) 半導体装置の製造方法
JP2725621B2 (ja) 半導体装置
JPH077037A (ja) 半導体集積回路装置
JP2949951B2 (ja) 半導体装置
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임