JPS63193396A - 記録媒体の再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に関し、特にディジタルオーデ
ィオテープレコーダ等のディジタル信号の再生装置等に
通用して好適なものである。

〔発明の概要〕

本発明は、データの書込みが可能な第１の領域と、上記
書込まれたデータの処理が可能な第２の領域と、上記デ
ータの読出しが可能な第３の領域とが設けられ、上記第
１、第２及び第３の領域が循環するように成された記憶
手段を動作させるのに際し、上記第１の領域に与えられ
るアドレス信号と上記第２の領域に与えられるアドレス
信号とを第１の比較手段で比較すると共に、上記第１の
領域に与えられるアドレス信号と上記第３の領域に与え
られるアドレス信号とを第２の比較手段で比較し、上記
第１及び第２の比較手段の少なくとも一方の比較手段で
比較される２つのアドレス信号の差が所定の大きさとな
ったとき、上記第１の領域への書込み動作を中止するよ
うにしたことにより、第１の領域に与えられるアドレス
信号の誤りにより、第２及び第３の領域におけるデータ
が破壊されることを防止するものである。

〔従来の技術〕

回転ヘッド型の記録再生装置として、例えばＲ−ＤＡＴ
方式と呼ばれる回転ヘッド型のディジタルオーディオテ
ープレコーダが開発されている。

次にこのＲ−ＤＡＴ方式によるテープレコーダのテープ
フォーマット及びデータフォーマットについて図面と共
に説明する。

第２図はテープフォーマットを示すもので、磁気テープ
１には第１の回転磁気ヘッドＡ（以下単にヘッドＡと云
う）によって記録されるトラック２Ａと、第２の回転磁
気ヘッド（以下単にヘッドＢと云う）によって記録され
るトラック２Ｂとが、このテープ１の長手方向に対して
斜めに交互に形成される。尚、ヘッドＡ、Ｂは互いにア
ジマス角の異るものが略１８０６の間隔を以ってドラム
に設けられている。そしてヘッドＡ、Ｂが１回転する間
に、各々略１／２回転でトラック２Ａ、２Ｂが形成され
る。

１本のトラック２Ａ　（２Ｂ）は１セグメントと称され
、１９６個のデータブロックに分割されている。そのう
ち両端部の３４個のブロック部分が夫々補助データ領域
となり、中央部の１２８ブロツクがＰＣＭｊｉ域となっ
ている。上記補助データ領域はさらに幾つかの区間に分
割されており、各区間には例えばサブコード、ＰＬＬラ
ン・イン信号等の所定の信号が記録されており、また無
信号区間も設けられている。また上記区間の一つには、
トラッキングサーボ用のパイロット信号となるＡＦＴ信
号が記録されている。

またＰ　ＣＭ　ＳＲ域には、オーディオ信号をＰＣＭ化
した信号が他の所定のデータと共に記録されている。こ
のＰ　ＣＭ　領域は１２８個のデータブロックから成り
、その１ブロツクは第３図のように構成されている。

第３図において、ｌブロックは２８８ビツトで構成され
、その先頭に８ビツト（１シンボル）のブロック同期信
号が付加され、次に８ビツトのＰＣＭ−ＩＤが付加され
る。このＰＣＭ−ＩＤの次に、ブロックアドレスが付加
される。このＰＣＭ−ＩＤ及びブロックアドレスの２シ
ンボル（ｗＩ及びＷｚ）に関して、単純パリティのエラ
ー検出符号化の処理が行われ、８ビツトのパリティがブ
ロックアドレスの次に付加される。ブロックアドレスは
、第４図に示すように、最上位ビット（ＭＳＢ）を除く
７ビツトにより構成され、上記最上位ビットが“０”と
されることにより、ＰＣＭブロックであることが示され
る。この７ビツトのブロックアドレスは（００）〜（７
Ｆ）（１６進表示）、即ち「０」〜ｒ１２７Ｊと順次変
化する。

またブロックアドレスの下位３ビツトが（０００）（０
１０）（１００）（１１０）（７）各ＥＶＥＮブロック
に記録されるＰＣＭ−ＩＤが定められている。またブロ
ックアドレスの下位３ビツトが（００１）　　（０１１
）　　（１０１）　　（１１１）の各ＯＤＤブロックア
ドレスは、ＰＣＭ−ＩＤのオプショナルコードが記録可
能とされている。

上記ＰＣＭ−Ｉ　Ｄ中には、夫々２ビツトの１０１〜１
０８と４ビツトのフレームアドレスとが含まれる。ＩＤ
Ｉ〜ＩＤ７は、夫々識別情報が定義されている。この識
別情報としては、例えばオーディオ用か他の用途かの識
別、プログラムスタート、プリエンファシスのオン／オ
フ、プリエンファシスの特性、サンプリング周波数の識
別等である。

上記フレームアドレスは４ビツトで構成されている。ト
ラック２Ａと２Ｂとに同一のフレームアドレスが与えら
れている。即ち、ヘッドＡ、Ｂの１回転で形成されるト
ランク２Ａ、２Ｂは同一のフレームアドレスを有してい
る。このフレームアドレスはＥＶＥＮブロックアドレス
のＰＣＭ−ＩＤ区間（Ｗ、）に「０」〜ｒＦＪとして順
次に繰り返し記録される。

而して、上述したテープフォーマット及びデータフォー
マントを有するディジタルオーディオテープレコーダに
おいては、再生時に上記ＡＦＴ信号に基いてトラッキン
グサーボを行うようにしている。即ち、ヘッドＡＳＢか
ら得られる再生信号に含まれるＡＦＴ信号に基いてトラ
ッキングエラーを検出し、このエラー信号に基いてキャ
プスタンモータの速度、即ちテープ速度を制御すること
により、トラッキングをとるようにしている。

このようにＡＦＴ信号を用いてトラッキングサーボを行
う方法は、ヘッドＡ、Ｂのドラムに対する取付は高さ及
び角度割り等の取付は精度に高精度を要求されると共に
、ドラムモータとキャプスタンモータとを共用すること
ができない等の理由により、コストが高くなると云う難
点がある。

そこでこれらの難点を解消するために、ノートラッキン
グ方式と称されるテープ速度の制御方法が提案されてい
る。このノートラッキング方式は、再生信号から得られ
る上記フレームアドレスを利用する方法であり、再生フ
レームアドレスと基準フレームアドレスとを比較するこ
とにより、テープ速度を制御するようにしたものである
。

第５図はノートラッキング方式を行うようにしたディジ
タルオーディオテープレコーダのサーボ回路の一例を示
し、第６図はそのタイミングチャートを示すものである
。尚１、この第５図の回路は、本発明の出願臼と略同時
に本出願人により出願されているが、ここでは本発明の
先行する従来技術として開示する。

第５図において、供給リール２から繰り出されたテープ
１はドラム３の周面に略９０°＠付けられた後、キャプ
スタン４及びピンチローラ５により矢印ａ方向に走行さ
れて巻取りリール６に巻取られる。ドラム３にはアジマ
ス角の異るヘッドＡ、Ｂが略１８０”間隔で設けられて
いる。

再生時には、ヘッドＡＳＢは記録時の例えば２０００ｒ
、ｐ、ｍから例えば２倍（２倍以上でもよい）の４００
　Ｏｒ、ｐ、ｍで回転される。このヘッドＡ。

Ｂから交互に得られる再生信号は再生アンプ７．８を通
じてスイッチ９の接点ａＳｂに加えられる。

スイッチ９はタイミング発生回路ＩＯから得られる第６
図に示すスイッチングパルスＳＷＰにより接点ａ、ｂを
切換えられる。このスイッチ９からは第６図に示す再生
波形が得られる。この再生波形のＡＳＢは夫々ヘッドＡ
ＳＢの再生信号（ＲＦ信号）のエンベロープを示す。こ
の再生波形を有する再生信号はイコライザ１１、リミッ
タ１２を通じて同期信号検出及び復調回路１３に供給さ
れ、ここで１シンボル１０ビツトから１シンボル８ビツ
トに復調される。記録時には１シンボルの８ビツトは、
低域成分をなるべく減少させるために１０ビツトの好ま
しいパターンに変換するようなディジタル変調の処理を
受けているので、これを１シンボル８ビツトの元の形に
復調する必要がある。

この復調された信号はＲＡＭから成るメモリ３゜に書込
まれると共に、再生フレームアドレス検出回路１４に供
給されることにより、第６図に示すように再生フレーム
アドレスＰＦＡＤが抽出される。この再生フレームアド
レスＰＦＡＤは、テープ速度に応じた間隔で順次に得ら
れ減算回路１５に供給される。

一方、タイミング発生回路１０からは第６図に示すよう
な上記パルスＳＷＰを１６分割するパルス１６ＸＳＷＰ
が得られ、このパルス１６ＸＳＷＰは１／１６分周器１
６で１６分周された後、基準フレームアドレスカウンタ
１７でカウントされる。このカウント値は第６図に示す
ように基準フレームアドレスＲＦＡＤとして減算回路１
５に供給され、上記再生フレームアドレスＰＦＡＤから
減算されることにより、第６図に示す減算値が得られる
。

従って、この減算値はテープ速度を反映した値となって
いる。本実施例においては、この減算値に応じてＰＷＭ
　（パルス巾変調）化を行うことにより、テープ速度制
御信号を形成するようにしている。

このために先ず加算回路１８において上記減算値に「＋
８」の値を加算し、この加算値をラッチ回路１９でラッ
チするようにしている。上記パルス１６ＸＳＷＰはカウ
ンタから成るクリア回路２０で１６個づつカウントされ
て第６図に示すラッチパルスが発生され、このラッチパ
ルスで上記加算値がラッチされる。またパルス１６×Ｓ
ＷＰはダウンカウンタ２１でカウントダウンされ、この
カウント値と上記ラッチされた加算値とが比較回路２２
で比較されることにより、この比較回路２２より第６図
に示すような上記減算値に応じてデユーティ比が変化す
るコントロールパルスを得ることができる。

第６図の例では、基準フレームアドレスＲＦＡＤ「０」
、「１」、「２」に対して再生フレームアドレスＰＦＡ
Ｄは「２」、「３」、「４」−・−曲となっているので
、上記減算値は「２」である。

従って、この例ではテープ速度を遅くする必要がある。

このために「＋８」を加算して、定常速度時におけるコ
ントロールパルス（デユーティ比５０％）のデユーティ
比をテープ速度を遅くする方向に決定するようにしてい
る。

上記コントロールパルスはローパスフィルタ２３を通じ
ることにより、速度制御信号となり、加算器２４及びド
ライブ回路２５を通じて上記キャプスタン４を駆動する
キャプスタンモータ２７の速度を制御する。このモータ
２７には別に通常の速度サーボループが設けられていて
、モータ２７の速度をＦＧ（周波数発電機）等の速度検
出器２８で検出し、この速度検出信号を周波数電圧変換
回路２９で電圧に変換し、この電圧を加算器２４で上記
速度制御信号から減算するようにしている。

以上説明したノートラッキング方式によれば、従来のＡ
ＦＴ信号を用いたトラッキングサーボ回路を省略するこ
とができる。またヘッドＡ、Ｂの取付は精度も特に高精
度である必要がない。さらにキャプスタンモータ２７と
ドラムモータとを共用することができる、等の利点を得
ることができる。

次に本発明に特に関連する上記メモリ３０について説明
する。

このメモリ３０は再生信号のデータを書込むと共に、書
込まれたデータに対してエラー訂正処理を行い、訂正処
理が成されたデータを読み出して後段のＤ／Ａ変換器に
供給する動作を行う、このためこのメモリ３０には書込
みを行っている領域（以下第１の領域と云う）と、エラ
ー訂正処理を行っている領域（以下第２の領域と云う）
と、読み出しを行っている領域（以下第３の領域と云う
）との３つの領域が常に存在している。そして上記第１
の領域に与えられるアドレスは、再生信号に含まれる再
生ブロックアドレスに基づいて生成している。また第２
及び第３の領域に与えられるアドレスは、基準発振器か
ら得られるパルスをカウントすることによって互いに同
期して生成している。従って、正常な状態においては、
３つの領域に与えられるアドレスは互いに重複すること
なく、所定の間隔を保持しながら循環することになる。

〔発明が解決しようとする問題点〕

しかしながら再生信号から再生ブロックアドレスを検出
する際に誤検°出があり、その誤検出されたアドレスか
ら作られた第１の領域に与えられるべきアドレスが第２
又は第３の領域のアドレスと重複することがある。また
前述したテープ速度制御の乱れによりテープ速度が変化
すると、再生プロ、クアドレスも正規のものが得られず
、これに基づいて作られたアドレスが第２疎び第３の領
域のアドレスと重複することがある。

このように第１の領域に与えられるべきアドレスが誤っ
て第２及び第３の領域のアドレスと重複すると、第２及
び第３の領域にデータが書込まれてしまうため、この第
２及び第３の領域の以前のデータが破壊されてしまう。

このため第２の領域においては訂正後のフラグやデータ
が破壊され、第３の領域においてはオーディオデータが
破壊され、このため再生音に異常なりリック音が発生す
ることになる。

〔問題点を解決するための手段〕

本発明においては、上記第１、第２及び第３の領域が設
けられ、それらが循環するように成された記憶手段と、
上記第１の領域に与えられるアドレス信号と上記第２の
領域に与えられるアドレス信号とを比較し上記両アドレ
ス信号の差が所定の値となったとき第１の検出信号を出
力する第１の比較手段と、上記第１の領域に与えられる
アドレス信号と上記第３の領域に与えられるアドレス信
号とを比較し上記両アドレス信号の差が所定の値となっ
たとき第２の検出信号を出力する第２の比較手段と、上
記第１及び第２の検出信号のうちの少なくとも一方が得
られたとき、上記第１の領域へのデータの書込みを中止
させる手段とを設けている。

〔作用〕

第１の領域に与えられるアドレスが第２又は第３の領域
のアドレスと重複したことが上記２つの比較手段により
検出することができるので、この検出に基づいて第１の
領域へのデータの書込みを°中止して、第２及び第３の
領域のデータの破壊を防止することができる。

〔実施例〕

第１図は前述した第５図のノートラッキング方式を行う
ようにしたディジタルオーディオテープレコーダに本発
明を適用した場合の第１の実施例を示すもので、第５図
と対応する部分には同一符号を付してその説明を省略す
る。

第１図において、前記同期信号検出及び復調回路１３か
らは再生信号が前記メモリ３０と再生ブロックアドレス
検出回路３１とに供給されると共に、書込み要求信号Ｗ
Ｒが１ブロツク毎に出力される。この信号ＷＲはアンド
ゲート３２を通じて制御回路３３に加えられ・る。上記
アドレス検出回路３１で検出された再生ブロックアドレ
スＰＢＡＤは２つの比較回路３４．３５に加えられると
共に、書込みアドレス生成回路３６に加えられる。

これに基づいて書込みアドレス生成回路３６は書込みア
ドレスを生成してメモリ３０に与え、メモ１Ｊ３０には
このアドレスに従って再生信号のデータが上記第１の領
域に書込まれる。

一方、上記制御回路３３はその内部の基準発振器から得
られるアドレス生成用パルスをエラー訂正用アドレス生
成回路３７と読出し用アドレス生成回路３８とに供給し
ている。これに基づいて上記アドレス生成回路３７はエ
ラー訂正用アドレスＥＡＤを生成して上記比較回路３４
に加えると共にメモリ３０の第２の領域に加える。これ
により、メモリ３０に書込まれたデータがエラー訂正回
路３９によって訂正される。

また上記アドレス生成回路３８は読出し用アドレスＲＡ
Ｄを生成して上記比較回路３５に加えると共にメモリ３
０の第３の領域に加える。これによって上記エラー訂正
されたデータが読み出しされ、この読み出されたデータ
は補間回路４０で必要に応じて前値補間等の補間が成さ
れた後、Ｄ／Ａ変換器４１に供給される。Ｄ／Ａ変換器
４１で変換されたアナログ信号は図示せずも後段のロー
パスフィルタを通じ再生オーディオ信号として出力され
る。

一方、上記２つの比較回路３４．３５において夫々比較
される各２つのアドレスが一致していないときは、この
比較回路３４．３５よりｒＨＪレベルの信号がアンドゲ
ート３２に加えられている。

従って、このアンドゲート３２は上記書込み要求信号Ｗ
Ｒを通過させて制御回路３３に加えている。

これに基づいて制御回路３３はメモリ３０に書込み信号
ＷＥを加えるようにしている。

比較回路３４において、上記アドレスＰＢＡＤとＥＡＤ
とが一致するとｒＬＪレベルの一致信号Ｓｔがアンドゲ
ート３２に加えられる。これによってアンドゲート３２
がＯＦＦになり、従って、メモリ３０への書込みが中止
される。また上記比較回路３５において、上記アドレス
ＰＢＡＤとＲＡＤとが一致するとｒＬＪレベルの一致信
号Ｓえがアンドゲート３２に加えられる。これによって
アンドゲート３２がＯＦＦになり、従って、メモＩＪ３
０への書込みが中止される。

以上によれば、再生ブロックアドレスＰＢＡＤが、テー
プ速度の変化やアドレスの誤検出等によってエラー訂正
用アドレスＥＡＤ、読出し用アドレスＲＡＤの少なくと
も一方と一敗したときは、メモリ３０への書込みが中止
されるので、第２及び第３の領域に誤ってデータが書込
まれることがなく、前に書込まれていたデータが破壊さ
れることを防止することができる。尚、上記信号Ｓ。、
Ｓ、ｌによって上記信号ＷＥを中止させるようにしても
よい。

〔発明の効果〕

本発明によれば、前述した３つの領域が設けられている
メモリにおいて、第１の領域に加えられる書込みアドレ
スが誤って第２、第３の領域のアドレスと重複したよう
な場合に、第２、第３の領域のデータが破壊されること
を有効に防止することができる。特にディジタルオーデ
ィオテープレコーダ等のディジタル再生装置の場合は、
テープ速度のｇ化やアドレスの誤検出によって書込みア
ドレスが誤った場合に、再生音にクリック音が発生する
ことを防止することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明を適用し得るテープフォーマットを示す図、第３図
は上記テープフォーマットにおけるＰＣＭデータブロッ
クフォーマットを示す図、第４図は上記ＰＣＭデータフ
ォーマットにおけるＷｌ、Ｗｔのフォーマットを示す図
、第５図は本発明を適用し得るツートランキング方式に
よるテープ速度制御回路のブロック図、第６図は第５図
のタイミングチャートである。 なお図面に用いた符号において、 １３・・・・・・−・・−・−・−・同期信号検出及び
復調回路３０−・・・・・−・−・・−・−−−−−メ
モリ、３１−・−・−・−・−・−・−・−再生ブロッ
クアドレス検出回路３２−・・−・・−・−・・−・−
・−アンドゲート３３−・・−−−〜−−・・・−・・
−制御回路３４．３５−−−−−−−−−−一比較回路
３Ｂ−−−−−−−・−・−−−−−一−−書込みアド
レス生成回路３７・・・・・・−・−・・−・−・−エ
ラー訂正用アドレス生成回路３８−・・・・−・・−・
−・−−−〜−−読出し用アドレス生成回路である。

Claims (1)

1. 【特許請求の範囲】 　データの書込みが可能な第１の領域と、上記書込まれ
   たデータの処理が可能な第２の領域と、上記データの読
   出しが可能な第３の領域とが設けられ、上記第１、第２
   及び第３の領域が循環するように成された記憶手段と、 上記第１の領域に与えられるアドレス信号と上記第２の
   領域に与えられるアドレス信号とを比較し、上記両アド
   レス信号の差が所定の値となったとき第１の検出信号を
   出力する第１の比較手段と、上記第１の領域に与えられ
   るアドレス信号と上記第３の領域に与えられるアドレス
   信号とを比較し、上記両アドレス信号の差が所定の値と
   なったとき第２の検出信号を出力する第２の比較手段と
   、上記第１及び第２の検出信号のうちの少なくとも一方
   が得られたとき、上記第１の領域へのデータの書込みを
   中止させる手段と、 を設けて成るデータ処理装置。