JPS63198431A - Method for transmitting auxiliary signal - Google Patents
Method for transmitting auxiliary signalInfo
- Publication number
- JPS63198431A JPS63198431A JP62030796A JP3079687A JPS63198431A JP S63198431 A JPS63198431 A JP S63198431A JP 62030796 A JP62030796 A JP 62030796A JP 3079687 A JP3079687 A JP 3079687A JP S63198431 A JPS63198431 A JP S63198431A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- auxiliary signal
- auxiliary
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000008054 signal transmission Effects 0.000 claims description 7
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000001747 exhibiting effect Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、伝送路符号として1B2B符号を用いたディ
ジタル伝送系で、補助信号を主信号に重畳、して伝送す
る補助信号伝送方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an auxiliary signal transmission method in which an auxiliary signal is superimposed on a main signal and transmitted in a digital transmission system using a 1B2B code as a transmission line code.
本発明は、1B2B符号を用いた主信号に重畳して補助
信号を伝送する方法において、補助信号の一方のレベル
に対応して符号化則を一定間隔で周期的に違反し、他方
のレベルに対し符号化則を順守することにより、
簡易な回路構成で、主信号上にフレームを構成して符号
則違反を利用して補助信号重畳を行う方法と同等の補助
信号伝送品質を確保することができるようにしたもので
ある。In a method of transmitting an auxiliary signal by superimposing it on a main signal using a 1B2B code, the present invention periodically violates the encoding rule at regular intervals corresponding to one level of the auxiliary signal, and On the other hand, by adhering to the coding rules, it is possible to secure the same auxiliary signal transmission quality with a simple circuit configuration as with the method of constructing a frame on the main signal and superimposing the auxiliary signal using violation of the coding rules. It has been made possible.
一般に、ディジタル伝送系では、本来伝送すべき主信号
の他に打合わせ電話回線や伝送路切替信号などの系の保
守や運用上に必要な主信号より低速度の信号を補助信号
として伝送することが要求される。このような補助信号
を伝送する方法としては、主信号とは別の回線を用いて
伝送する方法および主信号に重畳して伝送する方法とに
分類されるが、経済性や方式的柔軟性などの観点から、
後者の方法が用いられることが多い。一般に、補助信号
は主信号とは非同期の低速ディジタル信号であるので、
補助信号をいったん主信号に同期した信号で多点サンプ
ルした後に主信号への重畳が行われる。また、一般的に
主信号を適当な伝送路符号に変換してから伝送して安定
な伝送特性を確保することが多い。In general, in digital transmission systems, in addition to the main signals that should be transmitted, it is also possible to transmit signals at a lower speed than the main signals as auxiliary signals, such as meeting telephone lines and transmission line switching signals, which are necessary for maintenance and operation of the system. required. Methods for transmitting such auxiliary signals are classified into methods of transmitting using a line separate from the main signal and methods of transmitting by superimposing them on the main signal, but there are various methods such as economical efficiency and method flexibility. From the point of view,
The latter method is often used. Generally, the auxiliary signal is a low-speed digital signal that is asynchronous to the main signal, so
The auxiliary signal is once sampled at multiple points using a signal synchronized with the main signal, and then superimposed on the main signal. Furthermore, in general, the main signal is often converted into an appropriate transmission line code before being transmitted to ensure stable transmission characteristics.
補助信号を主信号に重畳する方法としては、補助信号を
主信号に対して時分割多重する方法および補助信号の情
報を主信号の符号則違反(CodeRule Viol
ation:以下CRVという。)として重畳する方法
などが知られている。特に伝送路符号としてCMlなど
の1B2B符号を採用した場合には、CRVによる補助
信号の重畳が回路規模などの面から優れているので一般
に広く用いられている。Methods for superimposing the auxiliary signal on the main signal include time-division multiplexing of the auxiliary signal on the main signal, and information on the auxiliary signal that violates the code rule of the main signal (Code Rule Violation).
ation: Hereinafter referred to as CRV. ) is known. In particular, when a 1B2B code such as CM1 is adopted as a transmission line code, it is generally widely used because the superimposition of auxiliary signals by CRV is superior in terms of circuit scale.
このような方式では、受信側でCRV検出を行うことに
よって補助信号情報の検出を行っているが、重畳されて
いる補助信号の時間的位置を特定するために、第3図に
示す一例のように、フレームを構成することが行われて
いる。すなわち、主信号上に周期的にCRVを起こすフ
レームビット(Fビット)を挿入してフレームを構成し
、そのフレーム内の特定のビットを補助信号ビットに割
り当てる。補助信号ビットでは補助信号が「1」の場合
はCRVあり、「0」の場合はCRVなしに制御するこ
とによって補助信号を主信号に重畳させる。In this type of system, auxiliary signal information is detected by performing CRV detection on the receiving side, but in order to specify the temporal position of the superimposed auxiliary signal, an example shown in Fig. 3 is used to detect auxiliary signal information. , the frame is constructed. That is, a frame is constructed by inserting a frame bit (F bit) that causes CRV periodically on the main signal, and a specific bit within the frame is assigned to the auxiliary signal bit. In the auxiliary signal bit, when the auxiliary signal is "1", there is a CRV, and when the auxiliary signal is "0", there is no CRV, so that the auxiliary signal is superimposed on the main signal.
第4図はこの方法による回路構成の一例であるが、送信
側のフレーム生成回路17で生成されたフレームは1B
2BB2化回路1のCRV制御人力14へ加えられて主
信号に重畳される。受信側では、フレーム同期回路18
でフレームビットの検出が行われ、補助信号ビットの位
置を特定し、読み出し回路19でそのビットのCRVの
有無を判定して補助信号情報の再生を行う。FIG. 4 shows an example of a circuit configuration using this method, and the frame generated by the frame generation circuit 17 on the transmitting side is 1B
It is added to the CRV control human power 14 of the 2BB duplication circuit 1 and superimposed on the main signal. On the receiving side, a frame synchronization circuit 18
The frame bit is detected, the position of the auxiliary signal bit is specified, and the reading circuit 19 determines whether there is a CRV for that bit and reproduces the auxiliary signal information.
このような従来のCRVによる補助信号重畳を行う方法
では、フレーム同期をとっているので、伝送路に誤りが
生じても比較的正確に補助信号の再生が可能であるが、
送信側ではフレーム生成回路を、また受信側ではフレー
ム同期回路などの回路を付加することが必要になる。こ
れらの回路はいずれも主信号の1B2BB2化・復号化
回路自体よりも回路規模が大きく、送受信回路の回路規
模がきわめて増大し、1B2B符号の長所が損なわれる
欠点がある。In this conventional method of superimposing auxiliary signals using CRV, frame synchronization is achieved, so even if an error occurs in the transmission path, it is possible to reproduce the auxiliary signal relatively accurately.
It is necessary to add a frame generation circuit on the transmitting side and a frame synchronization circuit on the receiving side. All of these circuits have a circuit scale larger than that of the main signal 1B2BB2 converting/decoding circuit itself, and have the disadvantage that the circuit scale of the transmitting/receiving circuit increases considerably, which impairs the advantages of the 1B2B code.
本発明は、このような欠点を除去するもので、簡単な回
路構成で高い補助信号伝送品質が維持できる補助信号伝
送方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention aims to eliminate such drawbacks and to provide an auxiliary signal transmission method that can maintain high auxiliary signal transmission quality with a simple circuit configuration.
本発明は、1B2B符号を用いた主信号に、この主信号
の速度に比し十分に低い速度の二値ディジタル信号を補
助信号として重畳し、この補助信号を伝送する方法にお
いて、上記二値ディジタル信号が一方のレベルを呈する
ときは、主信号の1B2B符号化則に対して一定間隔で
周期的な符号則違反を与え、他方のレベルを呈するとき
は、主信号の1B2B符号則を順守してこの二値ディジ
タル信号を補助信号として重畳することを特徴とする。The present invention provides a method of superimposing a binary digital signal having a speed sufficiently lower than the speed of the main signal as an auxiliary signal on a main signal using a 1B2B code, and transmitting the auxiliary signal. When the signal exhibits one level, periodic violations of the 1B2B encoding rule of the main signal are given at regular intervals, and when the signal exhibits the other level, the 1B2B encoding rule of the main signal is observed. A feature is that this binary digital signal is superimposed as an auxiliary signal.
主信号の1B2B符号化別に対し、例えば補助信号が「
1」である場合は一定間隔で周期的に符号則違反を与え
、補助信号が「0」である場合は符号則違反を与えない
よう制御することによって補助信号を主信号に重畳して
伝送する。For example, for the 1B2B encoding of the main signal, the auxiliary signal is
If the auxiliary signal is "1", a coding rule violation is given periodically at regular intervals, and if the auxiliary signal is "0", the auxiliary signal is superimposed on the main signal and transmitted by controlling so as not to give a coding rule violation. .
以下、本発明について図面を参照して説明する。 Hereinafter, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例の構成を示す回路構成図であ
る。第2図はこの実施例の各部の信号の波形を示す波形
図である。FIG. 1 is a circuit configuration diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a waveform diagram showing the waveforms of signals at various parts of this embodiment.
主信号クロックaは分周回路3で分周され、nビットの
周期を有する信号すになる。この信号すは入力補助信号
Cとともにアンドゲート4へ加えられ、その出力dは、
補助信号が「1」の場合はnビットごとに1ビツトのパ
ルスが発生し、補助信号が「0」の場合はパルスが発生
しない。この信号dを1B2BB2化回路1のCRV制
御入力端子14へ入力すれば、1B2BB2化回路1か
ら出力される主信号eは、補助信号が「1」の場合はn
ビア)ごとに周期的に符号則違反が与えられ、補助信号
が「0」の場合は符号則違反が与えられない、これによ
って、補助信号情報が主信号に重畳されるが、n >
lに選ぶことにより主信号の伝送特性に影響を与えるこ
となく補助信号の伝送が可能である。The main signal clock a is frequency-divided by a frequency divider circuit 3, resulting in a signal having a period of n bits. This signal S is applied to the AND gate 4 together with the input auxiliary signal C, and its output d is
When the auxiliary signal is "1", a 1-bit pulse is generated every n bits, and when the auxiliary signal is "0", no pulse is generated. If this signal d is input to the CRV control input terminal 14 of the 1B2BB dualization circuit 1, the main signal e output from the 1B2BB dualization circuit 1 will be n if the auxiliary signal is "1".
If the auxiliary signal is "0", the auxiliary signal information is superimposed on the main signal, but n >
By selecting 1, it is possible to transmit the auxiliary signal without affecting the transmission characteristics of the main signal.
受信側では、1B2B複号化復号2で主信号の復号と同
時にCRV検出が行われ、CRV検出出力端子15には
信号fが得られる。パルス幅伸長回路8でこの信号fの
パルス幅をnビットに伸長し、リタイミング回路9で主
信号クロックによって波形再生が行われ、補助信号gが
得られる。一方、伝送路1Gに誤りが生じた場合には、
補助信号gの波形にパルス幅nビットの余剰パルスが発
生する。On the receiving side, CRV detection is performed simultaneously with decoding of the main signal in 1B2B decoding/decoding 2, and a signal f is obtained at the CRV detection output terminal 15. A pulse width expansion circuit 8 expands the pulse width of this signal f to n bits, and a retiming circuit 9 performs waveform reproduction using the main signal clock to obtain an auxiliary signal g. On the other hand, if an error occurs in transmission line 1G,
An extra pulse with a pulse width of n bits is generated in the waveform of the auxiliary signal g.
一般に、補助信号の繰り返し周期はnビットのパルス幅
に比して十分に大きいので、低域通過フィルタ10の遮
断周波数を適切に設定することによって補助信号データ
に著しい劣化を与えることなく余剰パルスを抑圧するこ
とができる。したがって、補助信号出力端子13にはあ
る程度の伝送路誤りが生じても劣化の少ない補助信号g
が得られる。Generally, the repetition period of the auxiliary signal is sufficiently large compared to the n-bit pulse width, so by appropriately setting the cutoff frequency of the low-pass filter 10, surplus pulses can be removed without significantly deteriorating the auxiliary signal data. It can be suppressed. Therefore, the auxiliary signal output terminal 13 is supplied with the auxiliary signal g, which does not deteriorate even if a certain amount of transmission path error occurs.
is obtained.
このように、この実施例で用いられた補助信号伝送方法
によれば、従来用いられてきた非同期の低速ディジタル
信号を多点サンプルし、主信号上にフレームを構成して
CRVによる補助信号重畳を行う方法とほぼ同等の補助
信号伝送品質を確保することができる。また、回路構成
も従来のフレーム生成回路やフレーム同期回路などを付
加する場合にくらべ、きわめて簡易な回路で実現するこ
とができる。As described above, according to the auxiliary signal transmission method used in this embodiment, a conventionally used asynchronous low-speed digital signal is sampled at multiple points, a frame is constructed on the main signal, and the auxiliary signal is superimposed by CRV. It is possible to ensure almost the same auxiliary signal transmission quality as the method using this method. Further, the circuit configuration can be realized with an extremely simple circuit compared to the case where a conventional frame generation circuit, frame synchronization circuit, etc. are added.
本発明は、以上説明したように、補助信号が「1」 (
または「0」)の場合は主信号の1B2B符号化則に一
定間隔で周期的に符号則違反を与え、補助信号が「0」
(または「l」)の場合は符号則違反を与えないよう
に制御することにより、従来知られているフレームを構
成して補助信号を重畳する方式とほぼ同等の伝送品質を
維持し、かつ小さい回路規模で補助信号の重畳伝送を行
うことができる効果がある。As explained above, in the present invention, the auxiliary signal is "1" (
or "0"), the 1B2B coding rule of the main signal is periodically violated at regular intervals, and the auxiliary signal becomes "0".
(or "l"), by controlling so as not to violate the coding rules, it is possible to maintain almost the same transmission quality as the conventional method of configuring frames and superimposing auxiliary signals, and to maintain a small size. This has the effect of being able to perform superimposed transmission of auxiliary signals on a circuit scale.
第1図は本発明実施例の構成を示すブロック構成図。
第2図は第1図に示す各部の信号波形を示す波 ゛形図
。
第3図は従来例で用いられる信号のフレーム構成図。
第4図は従来例の構成を示すブロック構成図。
■・・・1B2BB2化回路、2・・・1B2B複号化
同号化回路・・分周回路、4・・・アンドゲート、5・
・・主信号入力端子、6・・・クロック入力端子、7・
・・補助信号入力端子、8・・・パルス幅伸長回路、9
・・・リタイミング回路、10・・・低域通過フィルタ
、11・・・主信号出力端子、12・・・クロック出力
端子、13・・・補助信号出力端子、14・・・CRV
制御入力端子、15・・・CRV検出出力端子、16・
・・伝送路、17・・・フレーム生成回路、18・・・
フレーム同期回路、19・・・読み出し回路。FIG. 1 is a block configuration diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a waveform diagram showing signal waveforms of each part shown in FIG. 1. FIG. 3 is a frame configuration diagram of a signal used in a conventional example. FIG. 4 is a block configuration diagram showing the configuration of a conventional example. ■...1B2BB 2nd circuit, 2...1B2B decoding/synthesizing circuit...frequency dividing circuit, 4...AND gate, 5...
...Main signal input terminal, 6...Clock input terminal, 7.
...Auxiliary signal input terminal, 8...Pulse width expansion circuit, 9
...Retiming circuit, 10...Low pass filter, 11...Main signal output terminal, 12...Clock output terminal, 13...Auxiliary signal output terminal, 14...CRV
Control input terminal, 15... CRV detection output terminal, 16.
...Transmission path, 17...Frame generation circuit, 18...
Frame synchronization circuit, 19...readout circuit.
Claims (1)
度に比し十分に低い速度の二値ディジタル信号を補助信
号として重畳し、この補助信号を伝送する方法において
、 上記二値ディジタル信号が一方のレベルを呈するときは
、主信号の1B2B符号化則に対して一定間隔で周期的
な符号則違反を与え、他方のレベルを呈するときは、主
信号の1B2B符号則を順守してこの二値ディジタル信
号を補助信号として重畳する ことを特徴とする補助信号伝送方法。(1) A method in which a binary digital signal having a speed sufficiently lower than the speed of the main signal is superimposed on a main signal using a 1B2B code as an auxiliary signal, and this auxiliary signal is transmitted. When exhibiting one level, periodic violations of the 1B2B encoding rule of the main signal are given at regular intervals, and when exhibiting the other level, the 1B2B encoding rule of the main signal is observed and this violation is applied. An auxiliary signal transmission method characterized by superimposing a binary digital signal as an auxiliary signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030796A JPS63198431A (en) | 1987-02-12 | 1987-02-12 | Method for transmitting auxiliary signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030796A JPS63198431A (en) | 1987-02-12 | 1987-02-12 | Method for transmitting auxiliary signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63198431A true JPS63198431A (en) | 1988-08-17 |
Family
ID=12313644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62030796A Pending JPS63198431A (en) | 1987-02-12 | 1987-02-12 | Method for transmitting auxiliary signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63198431A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018524899A (en) * | 2015-07-17 | 2018-08-30 | インスティテュート フューア ランドファンクテクニック ゲーエムベーハー | Transmitter for transmitting data transmission signal and receiver for receiving data transmission signal |
-
1987
- 1987-02-12 JP JP62030796A patent/JPS63198431A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018524899A (en) * | 2015-07-17 | 2018-08-30 | インスティテュート フューア ランドファンクテクニック ゲーエムベーハー | Transmitter for transmitting data transmission signal and receiver for receiving data transmission signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337457A (en) | Method for the serial transmission of binary data and devices for its implementation | |
| US4700357A (en) | Synchronizing stage for the acquisition of a synchronizing signal having low jitter from a biternary data sequence | |
| JPS61184941A (en) | Relay for triple clock distribution | |
| JPH0225576B2 (en) | ||
| JPS63198431A (en) | Method for transmitting auxiliary signal | |
| US4773084A (en) | Synchronizing pattern | |
| US5349585A (en) | Method for transmitting two digital signals which are independent of one another | |
| JP3035817B2 (en) | Clock recovery device | |
| DK7990D0 (en) | DIGITAL AUDIO SIGNAL CONNECTIONS | |
| JPS62274948A (en) | frame synchronizer | |
| JPS6320931A (en) | Data transmission equipment | |
| JP3063291B2 (en) | Line monitoring circuit | |
| JPH01292927A (en) | Data transmitting system | |
| RU2214061C2 (en) | Data transfer device | |
| JPH0123016B2 (en) | ||
| JPS5947504B2 (en) | Digital transmission method | |
| JPH0450777B2 (en) | ||
| JPH0697757B2 (en) | Multiplexing method | |
| JPH01101749A (en) | Method for transmitting auxiliary signal | |
| JPS61255140A (en) | Pulse generating circuit | |
| JPH0438174B2 (en) | ||
| JPS6190545A (en) | Pcm communication system | |
| JPS62181554A (en) | Data reproducing circuit | |
| JPS6336629A (en) | Auxiliary signal transmission system | |
| JPH0787438B2 (en) | Receive memory circuit |