JPS63198432A - 同期クロツク発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータ通信受信部の同期クロック発生回路に関
するものである。

従来の技術 従来、ＨＤＬＣ方式によ）データ通信を行う場合、受信
側のサンプル・タイミングを得るために同期クロックを
データに重畳して伝送する必要かあった。

発明が解決しようとする問題点 しかしながら上記した従来の方式では、データに同期ク
ロック成分を重畳することにより通信回線に要求される
変調速度が伝送速度の数倍となる問題点があった。

本発明は上記問題点に鑑み、変調速度と伝送速度が同一
の通信回線を使用してＨＤＬＣ方式での通信を実現でき
るように受信側で同期クロックを発生させることを目的
とする。

、問題点を解決するための手段 本発明は上記目的を達成する為に、受信側で基本クロッ
クを発振させ、その基本クロックを受信データに同期さ
せてカウントすることによシ受信データと同期した同期
クロックを発生する。

作　　用 本発明によシ同期クロック成分を伝送出来ない通信回線
においてもＨＤＬＣ方式による同期通信を行うことが可
能となる。

実施例 以下本発明の実施例について図面を参照しながら詳細に
説明する。

第１図は本発明を実施するのに適したデータ通信回線の
構成図である。第１図において、１は端末装置１，２は
端末装置１の送信部、３は端末装置１の受信部、４−ａ
、４−ｂはデータ通信回線、５は端末装置２，６は端末
装置２の受信部、７は端末装置２の送信部である。

第２図は本発明を適用した同期クロック発生回路のブロ
ック構成図である。第２図において、８は基本クロック
発振部、９は基本クロック数カウント部１ｏは受信デー
タの立ち下がり検出部、１１は同期クロック出力線、１
２は受信データ線、１３はデータ受信回路である。

第３図は本発明の回路の各部分のタイミング・チャート
である。第３図において（イ）は基本クロック発振部出
力信号、（ロ）は受信データ、（ハ）は立ち下が夛検出
部出力、に）は基本クロック数カウント部の出力である
。

ＨＤＬＣ方式の通信はビット同期方式であるので受信時
に各ビット毎に受信タイミングを示す同期クロックが必
要である。この同期クロックは一般には通信データに重
畳されて伝送される。ところが、通信に使用するモデム
の性能や伝送路の特性などによる制限から前記同期クロ
ックを通信データに重畳不可能な場合がある。この場合
基本的にはＨＤＬＣ方式による通信はできない。しかし
ＨＤＬＣ方式はビット誤シ検出機能やフロー制御機能な
ど多くの点で他の通信方式よシ格段に優れておシ前述し
た様な制限がある場合でもＨＤ　ＬＣ方式を採用したい
場合がある。このような場合に本発明の同期クロック発
生装置が必要となる。

以下、本発明の同期クロック発生装置の動作を詳細に説
明する。

まず、基本クロック発振部８で受信データの伝送速度よ
シ充分高い周波数（８倍程度以上）のクロックを発生す
る。基本クロック発生部８で発生したクロックを基本ク
ロック数カウント部ｅで基本クロックを受信データの伝
送速度に合う様にカウントするのであるがただ単にカウ
ントしても受信データと同期しない。ところがＨＤＬＣ
方式には以下のような特徴がある。

■　フレームの先頭と最終が”０１１１１１１０”の７
ラグである。

■　フラグ以外の部分では°１″が６個以上連続しない
。

そこで受信データが°゛１″から°０”に変化したタイ
ミングで基本クロック数のカウントをリセットし同時に
再スタートさせる。この動作を実施すれば前記■の特徴
によシフレームの先頭で必ず受信データを発生したクロ
ックを同期させることができる。また、前記■の特徴に
より７レーム内では最悪６ビツトに１回受信データとク
ロックとの同期を取シ直す事が可能であるので長電文の
フレームであってもフレームの後半で受信データをクロ
ックの同期がずれてくるということは発生しない。

上記した方法で受信用の同期クロックを発生させること
によシ前述したような制限のあるモデムや伝送路を使用
した場合でもＨＤＬＣ方式で通信をおこなう事が可能と
なる。

発明の効果 本発明を使用する事によシ通信データに同期クロック成
分を重畳して伝送することのできない伝送路においても
ＨＤＬＣ方式等のビット同期方式の通信を行うことが可
能となる。

【図面の簡単な説明】

第１図は本発明を実施するのに適したデータ通信回線の
構成図、第２図は本発明の一実施例の同期クロック発生
回路のブロック構成図、第３図は同期クロック発生回路
のタイミングチャートである。 １・・・・・・端末装置、１−２・・・・・・端末装置
１のデータ送信部、３・・・・・・端末装置１のデータ
受信部、４−ａ。 ４−ｂ・・・・・・データ通信回線、６・・・・・・端
末装置２．６・・・・・・端末装置２のデータ受信部、
７・・・・・・端末装置２のデータ送信部、８・・・・
・・基本クロック発振部、９・・・・・・基本クロック
数カウント部、１０・・・・・・受信データの立ち下が
シ検出部、１１・・・・・・同期クロック出力線、１２
・・・・・・受信データ線、１３・・・・・・データ受
信回路。

Claims (1)

【特許請求の範囲】
1. ＨＤＬＣ方式を使用したビット同期通信回線の伝送速度
   が限定されている単にビット同期用のクロック成分を伝
   送出来ない通信回線の受信側で、前期通信回線の伝送速
   度の数倍の基本クロック発振部と、基本クロック数カウ
   ント部と、受信データの立ち下がりで基本クロックのカ
   ウントをクリアする為のリセット部と、カウントした基
   本クロックを受信データに同期させて出力する同期クロ
   ック出力部から構成され同期クロック成分のない受信デ
   ータから同期クロックを発生することを特徴とする同期
   クロック発生回路。