JPS6320050B2 - - Google Patents
Info
- Publication number
- JPS6320050B2 JPS6320050B2 JP54162325A JP16232579A JPS6320050B2 JP S6320050 B2 JPS6320050 B2 JP S6320050B2 JP 54162325 A JP54162325 A JP 54162325A JP 16232579 A JP16232579 A JP 16232579A JP S6320050 B2 JPS6320050 B2 JP S6320050B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- present
- multiplier
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明は、阻止周波数を自由に調整できると共
に、帯域阻止フイルタを容易に実現できるように
なつたデイジタル・フイルタに関するものであ
る。
に、帯域阻止フイルタを容易に実現できるように
なつたデイジタル・フイルタに関するものであ
る。
第１図は本発明の基礎となつたデイジタル・フ
イルタのブロツク図であつて、１は信号入力端
子、２は信号出力端子、３は遅延回路、４は加算
器をそれぞれ示している。第１図のデイジタル・
フイルタにおいて、遅延回路の遅延時間をNTと
仮定する。たゞし、Ｎは零以外の正の整数であ
り、Ｔは標本化周期である。入力信号をｘ（ｔ）
を ｘ（ｔ）＝Asin（ωt＋θ） (1) （たゞし、Ａは振幅、θは位相、ωは角周波数）
とすると、出力信号ｙ（ｔ）は ｙ（ｔ）＝ｘ（ｔ）＋ｘ（ｔ−NT） ＝Asin（ωt＋θ） ＋Asin（ωt＋θ−NωT） ＝2Acos（Ｎ／２ωT）sin（ωt ＋θ−Ｎ／２ωT） (2) となる。阻止周波数は cos（Ｎ／２ωT）＝０ となる角周波数ωで与えられ ω＝（2k−１）π／NT (3) （たゞし、ｋ＝１、２、……） となる。こゝで、標本化周期Ｔは固定であり、Ｎ
は整数しかとり得ないので、第１図のデイジタ
ル・フイルタでは阻止周波数はＮおよびＴで定ま
る飛び飛びの点でしか得ることが出来ず、任意の
阻止周波数を設定することが出来なかつた。ま
た、第１図のものは阻止周波数と帯域として与え
ることが出来なかつた。
イルタのブロツク図であつて、１は信号入力端
子、２は信号出力端子、３は遅延回路、４は加算
器をそれぞれ示している。第１図のデイジタル・
フイルタにおいて、遅延回路の遅延時間をNTと
仮定する。たゞし、Ｎは零以外の正の整数であ
り、Ｔは標本化周期である。入力信号をｘ（ｔ）
を ｘ（ｔ）＝Asin（ωt＋θ） (1) （たゞし、Ａは振幅、θは位相、ωは角周波数）
とすると、出力信号ｙ（ｔ）は ｙ（ｔ）＝ｘ（ｔ）＋ｘ（ｔ−NT） ＝Asin（ωt＋θ） ＋Asin（ωt＋θ−NωT） ＝2Acos（Ｎ／２ωT）sin（ωt ＋θ−Ｎ／２ωT） (2) となる。阻止周波数は cos（Ｎ／２ωT）＝０ となる角周波数ωで与えられ ω＝（2k−１）π／NT (3) （たゞし、ｋ＝１、２、……） となる。こゝで、標本化周期Ｔは固定であり、Ｎ
は整数しかとり得ないので、第１図のデイジタ
ル・フイルタでは阻止周波数はＮおよびＴで定ま
る飛び飛びの点でしか得ることが出来ず、任意の
阻止周波数を設定することが出来なかつた。ま
た、第１図のものは阻止周波数と帯域として与え
ることが出来なかつた。
本発明は、上記の欠点を解決するものであつ
て、阻止周波数の設定を任意に行うことが出来る
ばかりでなく、阻止周波数を帯域として与えるこ
との出来るデイジタル・フイルタを提供すること
を目的としている。そしてそのため、本発明のデ
イジタル・フイルタは、 入力信号を2NT時間（但し、Ｎは零以外の整
数、Ｔは標本化周期）遅延させて得られる第１の
信号を生成する手段３−１，３−２と、 上記入力信号をNT時間遅延させて得られる第
２の信号を生成する手段３−１と、 上記第２の信号が被乗数として入力され且つ乗
数を外部より設定可能な乗算器５と、 上記入力信号、第１の信号および乗算器５の出
力を加算処理する手段４，６と を具備することを特徴とするものである。以下、
本発明を図面を参照しつつ説明する。
て、阻止周波数の設定を任意に行うことが出来る
ばかりでなく、阻止周波数を帯域として与えるこ
との出来るデイジタル・フイルタを提供すること
を目的としている。そしてそのため、本発明のデ
イジタル・フイルタは、 入力信号を2NT時間（但し、Ｎは零以外の整
数、Ｔは標本化周期）遅延させて得られる第１の
信号を生成する手段３−１，３−２と、 上記入力信号をNT時間遅延させて得られる第
２の信号を生成する手段３−１と、 上記第２の信号が被乗数として入力され且つ乗
数を外部より設定可能な乗算器５と、 上記入力信号、第１の信号および乗算器５の出
力を加算処理する手段４，６と を具備することを特徴とするものである。以下、
本発明を図面を参照しつつ説明する。
第２図は本発明のデイジタル・フイルタで実現
できる振幅−周波数特性の１例を示す図、第３図
は本発明の１実施例のブロツク図である。
できる振幅−周波数特性の１例を示す図、第３図
は本発明の１実施例のブロツク図である。
第３図において、３−１と３−２は遅延回路、
４は加算器、５は定数±αの乗算器、６は加算器
もしくは減算器である。遅延回路３−１と３−２
のそれぞれは、NTの遅延時間を有するものであ
る。入力信号として式(1)の信号を入力すると、加
算器４の出力y1（ｔ）は y1（ｔ）＝ｘ（ｔ）＋ｘ（ｔ−2NT） ＝2AcosNωTsin（ωt＋θ−ωNT） (4) となる。また、乗算器５の出力をy2（ｔ）とする
と、 y2（ｔ）＝±αx（ｔ−NT） ＝±αAsin（ωt＋θ−ωNT） (5) したがつて、加算器６の出力ｙ（ｔ）は ｙ（ｔ）＝y1（ｔ）＋y2（ｔ） ＝Ａ（2cosNωT±α）sin（ωt ＋θ−ωNT） (6) となり、第３図のデイジタル・フイルタの周波数
特性は、 Ｆ（ω）＝2cosNωT±α (7) で与えられる。式(7)から判るように、αを零近く
に選択して調整すれば、式(3)で定められる阻止周
波数を高周波側もしくは低周波側に微調整するこ
とが出来る。また、αを２近くに選べば第２図に
示した阻止帯域にリプル（ripple）をもつた帯域
周波数フイルタを容易に実現することが出来る。
例えば本発明のデイジタル・フイルタを多周波信
号受信器に適用する場合、本発明のデイジタル・
フイルタで得られる阻止帯域を多周波信号の高群
あるいは低群周波数帯域に一致するように上記
α、Ｎを選択すれば、本発明のデイジタル・フイ
ルタで以て容易に多周波信号受信器の帯域阻止フ
イルタを構成できる。
４は加算器、５は定数±αの乗算器、６は加算器
もしくは減算器である。遅延回路３−１と３−２
のそれぞれは、NTの遅延時間を有するものであ
る。入力信号として式(1)の信号を入力すると、加
算器４の出力y1（ｔ）は y1（ｔ）＝ｘ（ｔ）＋ｘ（ｔ−2NT） ＝2AcosNωTsin（ωt＋θ−ωNT） (4) となる。また、乗算器５の出力をy2（ｔ）とする
と、 y2（ｔ）＝±αx（ｔ−NT） ＝±αAsin（ωt＋θ−ωNT） (5) したがつて、加算器６の出力ｙ（ｔ）は ｙ（ｔ）＝y1（ｔ）＋y2（ｔ） ＝Ａ（2cosNωT±α）sin（ωt ＋θ−ωNT） (6) となり、第３図のデイジタル・フイルタの周波数
特性は、 Ｆ（ω）＝2cosNωT±α (7) で与えられる。式(7)から判るように、αを零近く
に選択して調整すれば、式(3)で定められる阻止周
波数を高周波側もしくは低周波側に微調整するこ
とが出来る。また、αを２近くに選べば第２図に
示した阻止帯域にリプル（ripple）をもつた帯域
周波数フイルタを容易に実現することが出来る。
例えば本発明のデイジタル・フイルタを多周波信
号受信器に適用する場合、本発明のデイジタル・
フイルタで得られる阻止帯域を多周波信号の高群
あるいは低群周波数帯域に一致するように上記
α、Ｎを選択すれば、本発明のデイジタル・フイ
ルタで以て容易に多周波信号受信器の帯域阻止フ
イルタを構成できる。
以上の説明から明らかなように、本発明によれ
ば、αの値によつて阻止周波数を任意に選択する
ことが出来、さらに阻止帯域幅および阻止帯域内
のリプルを任意の値に設定することが出来る。ま
た、本発明のデイジタル・フイルタをフイルタの
伝達関数において極をもつ（構造的にはフイード
バツク・ループをもつ）フイルタと組合せて種々
の周波数特性のフイルタを構成できることは勿論
であり、第３図は本発明の単なる１実施例にすぎ
ず、加算器６と加算器４の挿入順序、或は加算器
の構成は任意に選ぶことが出来る。なお、第３図
においては遅延回路３−１と３−２の連結点から
の出力を乗算器５に入力しているが、遅延回路３
−１，３−２とは別の遅延時間NTの遅延回路を
設け、この遅延回路の出力を乗算器に入力するよ
うにしても良い。
ば、αの値によつて阻止周波数を任意に選択する
ことが出来、さらに阻止帯域幅および阻止帯域内
のリプルを任意の値に設定することが出来る。ま
た、本発明のデイジタル・フイルタをフイルタの
伝達関数において極をもつ（構造的にはフイード
バツク・ループをもつ）フイルタと組合せて種々
の周波数特性のフイルタを構成できることは勿論
であり、第３図は本発明の単なる１実施例にすぎ
ず、加算器６と加算器４の挿入順序、或は加算器
の構成は任意に選ぶことが出来る。なお、第３図
においては遅延回路３−１と３−２の連結点から
の出力を乗算器５に入力しているが、遅延回路３
−１，３−２とは別の遅延時間NTの遅延回路を
設け、この遅延回路の出力を乗算器に入力するよ
うにしても良い。
第１図は本発明のデイジタル・フイルタのブロ
ツク図、第２図は本発明のデイジタル・フイルタ
で実現できる振幅−周波数特性の１例を示す図、
第３図は本発明の１実施例のブロツク図である。 １……信号入力端子、２……信号出力端子、３
−１と３−２……遅延回路、４……加算器、５…
…定数±αの乗算器、６……加算器もしくは減算
器。
ツク図、第２図は本発明のデイジタル・フイルタ
で実現できる振幅−周波数特性の１例を示す図、
第３図は本発明の１実施例のブロツク図である。 １……信号入力端子、２……信号出力端子、３
−１と３−２……遅延回路、４……加算器、５…
…定数±αの乗算器、６……加算器もしくは減算
器。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を2NT時間（但し、Ｎは零以外の
整数、Ｔは標本化周期）遅延させて得られる第１
の信号を生成する手段３−１，３−２と、 上記入力信号をNT時間遅延させて得られる第
２の信号を生成する手段３−１と、 上記第２の信号が被乗数として入力され且つ乗
数を外部より設定可能な乗算器５と、 上記入力信号、第１の信号および乗算器５の出
力を加算処理する手段４，６と を具備することを特徴とするデイジタル・フイル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16232579A JPS5685926A (en) | 1979-12-13 | 1979-12-13 | Digital filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16232579A JPS5685926A (en) | 1979-12-13 | 1979-12-13 | Digital filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5685926A JPS5685926A (en) | 1981-07-13 |
| JPS6320050B2 true JPS6320050B2 (ja) | 1988-04-26 |
Family
ID=15752382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16232579A Granted JPS5685926A (en) | 1979-12-13 | 1979-12-13 | Digital filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5685926A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946370A (ja) * | 1982-09-08 | 1984-03-15 | Daihatsu Motor Co Ltd | 圧縮比可変式内燃機関 |
| EP0105072B1 (de) * | 1982-10-06 | 1987-05-06 | Deutsche ITT Industries GmbH | Integrierte Schaltung eines Digitalfilters für den Chrominanzkanal von Farbfernsehgeräten |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051813B2 (ja) * | 1977-11-30 | 1985-11-15 | 日本電気株式会社 | 非巡回形可変フイルター |
-
1979
- 1979-12-13 JP JP16232579A patent/JPS5685926A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5685926A (en) | 1981-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518935A (en) | Band-rejection filter of the switched capacitor type | |
| KR100379048B1 (ko) | 직교신호변환장치 | |
| US4649507A (en) | Segmented transversal filter | |
| US4488251A (en) | Digital filter | |
| US4156851A (en) | Constant-phase delay network | |
| JPS59158110A (ja) | Ｆｍ復調器 | |
| JPS6320050B2 (ja) | ||
| US5175510A (en) | Loop filter for a frequency synthesizer | |
| CA2079422C (en) | Phase-locked circuit capable of being quickly put in a phase-locked state | |
| US5258716A (en) | All-pass filter | |
| US3701037A (en) | Active filter | |
| US5394118A (en) | Digital circuit for the extraction of the phase and envelope signals of a single sideband signal | |
| US4617588A (en) | Feedback type comb filter | |
| JP2514955B2 (ja) | 位相同期回路 | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| GB2335810A (en) | Frequency demodulator circuits | |
| Schlereth | Digital algorithms for suppression of adjacent channel interference in FM receivers | |
| SU1100735A1 (ru) | Устройство компенсации узкополосной помехи | |
| SU1501305A1 (ru) | Устройство низкочастотной коррекции сигнала цветности | |
| JPS5478053A (en) | Filter circuit | |
| JPS6387019A (ja) | 位相同期回路 | |
| JPH0691371B2 (ja) | 信号処理装置 | |
| JP2789601B2 (ja) | 非線形信号処理装置 | |
| JPS5929968B2 (ja) | 周波数特性調整回路 |