JPS63203034A - 暗号化・復号化装置 - Google Patents
暗号化・復号化装置Info
- Publication number
- JPS63203034A JPS63203034A JP62034503A JP3450387A JPS63203034A JP S63203034 A JPS63203034 A JP S63203034A JP 62034503 A JP62034503 A JP 62034503A JP 3450387 A JP3450387 A JP 3450387A JP S63203034 A JPS63203034 A JP S63203034A
- Authority
- JP
- Japan
- Prior art keywords
- encryption
- circuit
- switch
- data
- decryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信データを傍受から保護するための暗号化
・復号化装置に関する。
・復号化装置に関する。
この種の装置は、第３図（ａｌに示すよう、送信側では
スクランブル回路１をＰＮパターン回路２と排他的論理
和ゲート３とにより構成し、また受信側のデスクランブ
ル回路４も第３図（ｂｌに示すように、ＰＮパターン回
路５と排他的論理和ゲート６により構成していた。ＰＮ
パターン回路２．５は複数のシフトレジスタと排他的論
理和ゲートにより構成され、これらと排他的論理和ゲー
ト３．６とにより伝送データの符号列がランダム化され
、或いはその逆変換が行われる。
スクランブル回路１をＰＮパターン回路２と排他的論理
和ゲート３とにより構成し、また受信側のデスクランブ
ル回路４も第３図（ｂｌに示すように、ＰＮパターン回
路５と排他的論理和ゲート６により構成していた。ＰＮ
パターン回路２．５は複数のシフトレジスタと排他的論
理和ゲートにより構成され、これらと排他的論理和ゲー
ト３．６とにより伝送データの符号列がランダム化され
、或いはその逆変換が行われる。
ところが、この装置では解読が容易であり、それを防止
するために更にＰＮパターンのシフトレジスタの段数を
増したり、或いはＧＯＬＤ符号のように２組のＰＮパタ
ーンを乗算してより組合せを複雑化する方法があるが、
やはり解読は時間の問題となっている。
するために更にＰＮパターンのシフトレジスタの段数を
増したり、或いはＧＯＬＤ符号のように２組のＰＮパタ
ーンを乗算してより組合せを複雑化する方法があるが、
やはり解読は時間の問題となっている。
本発明の目的は、スクランブル回路の内容が解読できて
も現在の送信内容を解読するは不可能に近い暗号化・復
号化装置を提供することである。
も現在の送信内容を解読するは不可能に近い暗号化・復
号化装置を提供することである。
このために本発明は、複数個の相互に異なるスクランブ
ル回路の内の１個が暗号化スイッチにより選択されるよ
うにした暗号化装置と、上記スクランブル回路に対応す
る数のデスクランブル回路の内の１個が復号化スイッチ
により選択されるようにした復号化装置とで構成した。
ル回路の内の１個が暗号化スイッチにより選択されるよ
うにした暗号化装置と、上記スクランブル回路に対応す
る数のデスクランブル回路の内の１個が復号化スイッチ
により選択されるようにした復号化装置とで構成した。
以下、本発明の実施例について説明する。第１図はその
一実施例を示す図である。本実施例では、送信側の暗号
化装置Ａを、ｎ個の相互に異なるスクランブル内容を持
つスクランブル回路１０．〜Ｉｏｎと、それらスクラン
ブル回路１０＋〜Ｉｏｎの入力側と出力側を同期的に切
り換える暗号化スイッチ１１と、その暗号化スイッチ１
１の切換タイミング（特定のスイッチの選択されている
時間及びスイッチの切換順序）のデータを格納したメモ
リ１２とで構成している。
一実施例を示す図である。本実施例では、送信側の暗号
化装置Ａを、ｎ個の相互に異なるスクランブル内容を持
つスクランブル回路１０．〜Ｉｏｎと、それらスクラン
ブル回路１０＋〜Ｉｏｎの入力側と出力側を同期的に切
り換える暗号化スイッチ１１と、その暗号化スイッチ１
１の切換タイミング（特定のスイッチの選択されている
時間及びスイッチの切換順序）のデータを格納したメモ
リ１２とで構成している。
一方、受信側の復号化装置Ｂは、ｎ個の相互に異なり、
且つ上記スクランブル回路１０．〜Ｉｏｎでスクランブ
ルされた内容を復号するデスクランブル内容を持つデス
クランブル回路２０、〜２０ｎと、それらでスクランブ
ル回路２０１〜２Ｏｎの入力側と出力側を同期的に切り
換える復号化スイッチ２Ｊと、その復号化スイッチ２１
の切換タイミングを制御するスイッチ制御回路２２とで
構成している。
且つ上記スクランブル回路１０．〜Ｉｏｎでスクランブ
ルされた内容を復号するデスクランブル内容を持つデス
クランブル回路２０、〜２０ｎと、それらでスクランブ
ル回路２０１〜２Ｏｎの入力側と出力側を同期的に切り
換える復号化スイッチ２Ｊと、その復号化スイッチ２１
の切換タイミングを制御するスイッチ制御回路２２とで
構成している。
さて、本実施例では、送信データを第２図に示すフォー
マットに決めて、「スイッチアドレス」に暗号化装置Ａ
のメモリ１２のアドレスデータを入れ、また「スイッチ
切換信号」に復号化袋？＆Ｂのスイッチ制御回路２２の
制御用のデータを入れておく。この場合、「スイッチア
ドレス」は暗号化装置Ａのスクランブル回路の選択デー
タであり、゛また「スイッチ切換信号」は復号化回路Ｂ
のデスクランブル回路（暗号化回路Ａで選択したスクラ
ンブル回路に対応する）を選択するデータである。
マットに決めて、「スイッチアドレス」に暗号化装置Ａ
のメモリ１２のアドレスデータを入れ、また「スイッチ
切換信号」に復号化袋？＆Ｂのスイッチ制御回路２２の
制御用のデータを入れておく。この場合、「スイッチア
ドレス」は暗号化装置Ａのスクランブル回路の選択デー
タであり、゛また「スイッチ切換信号」は復号化回路Ｂ
のデスクランブル回路（暗号化回路Ａで選択したスクラ
ンブル回路に対応する）を選択するデータである。
よって、本実施例では、暗号化装置Ａに送信データを入
力すると、メモリ１２によりスクランブル回路１０．〜
Ｉｏｎの内のいずれか１個が選択されて、その選択され
たスクランブル回路により第２図に示したフォーマット
内の「入力データｊがスクランブルされる。
力すると、メモリ１２によりスクランブル回路１０．〜
Ｉｏｎの内のいずれか１個が選択されて、その選択され
たスクランブル回路により第２図に示したフォーマット
内の「入力データｊがスクランブルされる。
そして、復号化装置Ｂでは、暗号化回路Ａの選択された
スクランブル回路と逆変換を行う対応したデスクランブ
ル回路が選択されて、そのデスクランブル回路により上
記した「入力データｊが逆変換されて、元のデータに戻
る。
スクランブル回路と逆変換を行う対応したデスクランブ
ル回路が選択されて、そのデスクランブル回路により上
記した「入力データｊが逆変換されて、元のデータに戻
る。
以上から本発明によれば、スクランブル回路のスクラン
ブル内容のみならず、どのスクランブル回路がどのタイ
ミングで使用されるかが分からない限り、データの解読
を行うことができないので、秘話機能が飛躍的に向上す
るようになる。
ブル内容のみならず、どのスクランブル回路がどのタイ
ミングで使用されるかが分からない限り、データの解読
を行うことができないので、秘話機能が飛躍的に向上す
るようになる。
第１図（ａ）は本発明の一実施例の暗号化装置のブロッ
ク図、（ｂ）は復号化装置のブロック図、第２図第１図
の回路で使用する通信データのフォーマントの説明図、
第３図（ａ）は従来のスクランブル回路の回路図、（ｂ
）はデスクランブル回路の回路図である。 代理人 弁理士 長 尾 常 明 ｉ ３ １ 珈と÷；ぐぺ炉 （ｂ） 受信
ク図、（ｂ）は復号化装置のブロック図、第２図第１図
の回路で使用する通信データのフォーマントの説明図、
第３図（ａ）は従来のスクランブル回路の回路図、（ｂ
）はデスクランブル回路の回路図である。 代理人 弁理士 長 尾 常 明 ｉ ３ １ 珈と÷；ぐぺ炉 （ｂ） 受信
Claims (2)
- （１）、複数個の相互に異なるスクランブル回路の内の
１個が暗号化スイッチにより選択されるようにした暗号
化装置と、上記スクランブル回路に対応する数のデスク
ランブル回路の内の１個が復号化スイッチにより選択さ
れるようにした復号化装置とで構成したことを特徴とす
る暗号化・復号化装置。 - （２）、上記暗号化スイッチと上記復号化スイッチを制
御するデータを送信データに含せるようにしたことを特
徴とする特許請求の範囲第１項記載の暗号化・復号化装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034503A JPS63203034A (ja) | 1987-02-19 | 1987-02-19 | 暗号化・復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034503A JPS63203034A (ja) | 1987-02-19 | 1987-02-19 | 暗号化・復号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63203034A true JPS63203034A (ja) | 1988-08-22 |
Family
ID=12416057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62034503A Pending JPS63203034A (ja) | 1987-02-19 | 1987-02-19 | 暗号化・復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63203034A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295041A (ja) * | 1988-09-30 | 1990-04-05 | Nec Corp | 機密保護方式 |
| JPH05316103A (ja) * | 1992-05-08 | 1993-11-26 | Mitsubishi Electric Corp | 暗号化された制御信号の通信システム |
| JPH07250059A (ja) * | 1994-02-23 | 1995-09-26 | Internatl Business Mach Corp <Ibm> | 機密通信方法および装置 |
| JPH07336328A (ja) * | 1994-06-07 | 1995-12-22 | Nec Corp | 秘匿装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131637A (ja) * | 1984-11-29 | 1986-06-19 | Sony Corp | スクランブル装置 |
-
1987
- 1987-02-19 JP JP62034503A patent/JPS63203034A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131637A (ja) * | 1984-11-29 | 1986-06-19 | Sony Corp | スクランブル装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0295041A (ja) * | 1988-09-30 | 1990-04-05 | Nec Corp | 機密保護方式 |
| JPH05316103A (ja) * | 1992-05-08 | 1993-11-26 | Mitsubishi Electric Corp | 暗号化された制御信号の通信システム |
| JPH07250059A (ja) * | 1994-02-23 | 1995-09-26 | Internatl Business Mach Corp <Ibm> | 機密通信方法および装置 |
| JPH07336328A (ja) * | 1994-06-07 | 1995-12-22 | Nec Corp | 秘匿装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4668103A (en) | Polygraphic encryption-decryption communications system | |
| Ehrsam et al. | A cryptographic key management scheme for implementing the Data Encryption Standard | |
| US4078152A (en) | Block-cipher cryptographic system with chaining | |
| US4202051A (en) | Digital data enciphering and deciphering circuit and method | |
| US6014446A (en) | Apparatus for providing improved encryption protection in a communication system | |
| US4520232A (en) | Polygraphic encryption-decryption system | |
| CA1331789C (en) | Dynamic feedback arrangement scrambling technique keystream generator | |
| US8311222B2 (en) | Hardware based multi-dimensional encryption | |
| JPS5832380B2 (ja) | 暗号処理装置 | |
| JPH01122227A (ja) | 伝送装置 | |
| KR100291798B1 (ko) | 소프트웨어 암호화 방법 및 소프트웨어 암호화 시스템 | |
| RU2130641C1 (ru) | Способ и устройство защиты информации от несанкционированного доступа | |
| WO2002086846A1 (en) | Enciphering / deciphering device, enciphering / deciphering method, data enciphering method, and ic card | |
| JPS62214744A (ja) | パケツト伝送方式 | |
| KR20040038777A (ko) | 데이터 암호화 방법 | |
| GB2124808A (en) | Security system | |
| US6327654B1 (en) | Semiconductor integrated circuit for cryptographic process and encryption algorithm alternating method | |
| EP0035048B1 (en) | Cipher system using a variant key matrix | |
| JPS63105545A (ja) | 復号化装置 | |
| JPH0417422A (ja) | Ａｔｍ信号伝送装置 | |
| JP2655082B2 (ja) | 暗号化システム | |
| JPS6373289A (ja) | 暗号装置 | |
| JPS59219050A (ja) | 秘匿制御端子付符号変換器 | |
| JPS58213544A (ja) | 通信制御処理装置 | |
| JPS60164787A (ja) | 転置暗号方式 |