JPS63204353A - バス結合装置 - Google Patents
バス結合装置Info
- Publication number
- JPS63204353A JPS63204353A JP3633587A JP3633587A JPS63204353A JP S63204353 A JPS63204353 A JP S63204353A JP 3633587 A JP3633587 A JP 3633587A JP 3633587 A JP3633587 A JP 3633587A JP S63204353 A JPS63204353 A JP S63204353A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- threshold value
- buses
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
共通バス結合方式であって、複数の異種の共通バスを結
合装置で結合し、異種の共通バスに接続されたモジュー
ル間でデータの送受をする時、共通バスの占有が長くな
り、そのスループ・ノドが低下することを解決するため
に、結合装置のバス使用状況に応じてバス占有要求の優
先順位を上下させ、予め定められた結合装置のバス占有
率の範囲内でデータ転送を加速するように構成すること
により、簡易な構成でバス結合時のデータ転送を少ない
遅れで効率良く行うことが可能となる。
合装置で結合し、異種の共通バスに接続されたモジュー
ル間でデータの送受をする時、共通バスの占有が長くな
り、そのスループ・ノドが低下することを解決するため
に、結合装置のバス使用状況に応じてバス占有要求の優
先順位を上下させ、予め定められた結合装置のバス占有
率の範囲内でデータ転送を加速するように構成すること
により、簡易な構成でバス結合時のデータ転送を少ない
遅れで効率良く行うことが可能となる。
本発明は、結合装置にて複数の異種共通バスを結合する
共通バス結合方式に関する。
共通バス結合方式に関する。
それぞれ異なる複数の共用バスを結合装置（以下バスカ
プラと称する）を介してデータを転送する場合、より効
率的に行うことが要求される。
プラと称する）を介してデータを転送する場合、より効
率的に行うことが要求される。
第３図は従来例を説明するブロック図を示す。
第３図（Ａ）は共通バス結合方式の一例を示し、第３図
（Ｂ）は他の例を示す。
（Ｂ）は他の例を示す。
又、第３図では異種の共通バス（ａ）、 （ｂ）間をそ
れぞれバスカプラＨ１）、１（２）を介して結合してお
り、それぞれの共通バス（ａ）、 （ｂ）にはそのバス
を使用するための制御を行うバス占有制御部２ａ、２ｂ
を備えている。
れぞれバスカプラＨ１）、１（２）を介して結合してお
り、それぞれの共通バス（ａ）、 （ｂ）にはそのバス
を使用するための制御を行うバス占有制御部２ａ、２ｂ
を備えている。
第３図（Ａ）、（Ｂ）共に中央処理装置（以下ｃｐｕと
称する）３と、大容量記憶装置（以下ＭＳと称する）４
間のデータ転送を行う場合を例にしている。
称する）３と、大容量記憶装置（以下ＭＳと称する）４
間のデータ転送を行う場合を例にしている。
第３図（Ａ）に示すバスカプラ１（１）は、ＣＰＵ３か
らＭＳ４にデータを転送する場合には、ドライバ１１を
介して転送し、ＭＳ４からＣＰＵ３にデータを転送する
場合には、ドライバ１２を介して転送する。
らＭＳ４にデータを転送する場合には、ドライバ１１を
介して転送し、ＭＳ４からＣＰＵ３にデータを転送する
場合には、ドライバ１２を介して転送する。
例えば、ＣＰＵ３からのアクセスにてデータの送受を行
う場合、まずＣＰＵ３はバス（ａ）の占有をバス占有制
御部２ａに対して要求し受は付けられると、次はバス（
ｂ）の占有をバス占有制御部２ｂに対して要求する。
う場合、まずＣＰＵ３はバス（ａ）の占有をバス占有制
御部２ａに対して要求し受は付けられると、次はバス（
ｂ）の占有をバス占有制御部２ｂに対して要求する。
この要求も承認されると、ＭＳ４のアドレスを送出し、
引き続きデータの転送を開始する。この方法は、バスの
信号線をバスカプラ１（１）を介して直接結合し、デー
タを直接送受する方式（尚、これを（１１方式と称する
）である。
引き続きデータの転送を開始する。この方法は、バスの
信号線をバスカプラ１（１）を介して直接結合し、デー
タを直接送受する方式（尚、これを（１１方式と称する
）である。
一方、バスカプラにバッファを設け、アドレスやデータ
を一時的に蓄えて送受する方法が第３図（Ｂ）に示す方
式（尚、これを（２）方式と称する）である。
を一時的に蓄えて送受する方法が第３図（Ｂ）に示す方
式（尚、これを（２）方式と称する）である。
即ち、例えばバッファ１３をＭＳ４からＣＰＵ３にデー
タを転送する場合、バッファ１４をＣＰＵ３からＭＳ４
にデータを転送する場合に使用し、相互に相手側のバス
占有制御部２ａ、２ｂへのバス（ａ）、 （ｂｌの占有
要求及びアドレス、データの転送もバッファ１３．１４
を介して行われることになる。
タを転送する場合、バッファ１４をＣＰＵ３からＭＳ４
にデータを転送する場合に使用し、相互に相手側のバス
占有制御部２ａ、２ｂへのバス（ａ）、 （ｂｌの占有
要求及びアドレス、データの転送もバッファ１３．１４
を介して行われることになる。
尚、第３図（Ｂ）に示すの、■、■はバス占有要求／受
付、■は他バスアクセス（メモリアドレスセット）、■
、■はアドレス及びデータの転送をそれぞれ示す。
付、■は他バスアクセス（メモリアドレスセット）、■
、■はアドレス及びデータの転送をそれぞれ示す。
第３図（Ａ）に示す（１）方式の場合、データ転送を行
う時には、両バス（ａ）、 （ｂ）を同時に占有する必
要があり、バス占有を同期するためにその占有時間が長
くなり、スループットが低下する。
う時には、両バス（ａ）、 （ｂ）を同時に占有する必
要があり、バス占有を同期するためにその占有時間が長
くなり、スループットが低下する。
一方、第３図（Ｂ）に示す（２）方式の場合は、両バス
（ａ）、 （ｂ）を同時に占有する必要はないが、デー
タ受付側のバスｔａ）、 （ｂ）が遅れた時のために、
大きなバッファ１３．１４が必要となり、その分コスト
アップや伝播時間が増大することになる。
（ａ）、 （ｂ）を同時に占有する必要はないが、デー
タ受付側のバスｔａ）、 （ｂ）が遅れた時のために、
大きなバッファ１３．１４が必要となり、その分コスト
アップや伝播時間が増大することになる。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の原理ブロック図は、単位時間当た
りの到着データを計数する計数手段（カウンタ）１５と
、 予め設定した閾値を保持する閾値保持手段（閾値レジス
タ）１６と、 計数手段（カウンタ）１５の計数値と閾値保持手段（閾
値レジスタ）１６の値とを比較する比較手段（比較回路
）１７とを具備するバスカプラ１０ａ、１０ｂで両バス
（ａ）、 （ｂ）を結合するように構成される。
りの到着データを計数する計数手段（カウンタ）１５と
、 予め設定した閾値を保持する閾値保持手段（閾値レジス
タ）１６と、 計数手段（カウンタ）１５の計数値と閾値保持手段（閾
値レジスタ）１６の値とを比較する比較手段（比較回路
）１７とを具備するバスカプラ１０ａ、１０ｂで両バス
（ａ）、 （ｂ）を結合するように構成される。
バスカプラ１０ａ、１０ｂのバス使用状況に応じてバス
占有要求の優先順位を高位から下位に変え、予め定めら
れたバスカプラ１０ａ、 １０ｂのバス占有率の範囲（
例えば、最大１０ＭＢ／Ｓ）内でデータ転送を加速する
ように構成することにより、簡易な構成でバス結合時の
データ転送を少ない遅れで効率良く行うことが可能とな
る。
占有要求の優先順位を高位から下位に変え、予め定めら
れたバスカプラ１０ａ、 １０ｂのバス占有率の範囲（
例えば、最大１０ＭＢ／Ｓ）内でデータ転送を加速する
ように構成することにより、簡易な構成でバス結合時の
データ転送を少ない遅れで効率良く行うことが可能とな
る。
以下本発明の要旨を第２図に示す実施例により具体的に
説明する。
説明する。
第２図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。
、全図を通じて同一符号は同一対象物を示す。
本実施例を、第３図で説明したＣＰＵ３とＭＳ４間のデ
ータ送受をバスカプラ１０ａ、１０ｂを介して行う場合
を例に取り説明する。
ータ送受をバスカプラ１０ａ、１０ｂを介して行う場合
を例に取り説明する。
尚、バスカブラ１０ａはＣＰＵ３からＭＳ４ヘデータを
転送する場合、バスカブラ１０ｂはＭＳ４からＣＰＵ３
ヘデータを転送する場合に使用され、その構成は同一の
構成とする。
転送する場合、バスカブラ１０ｂはＭＳ４からＣＰＵ３
ヘデータを転送する場合に使用され、その構成は同一の
構成とする。
又、バスカブラ１０ａ、 １０ｂは、第１図で説明した
カウンタ１５．閾値レジスタ１６．比較回路１７と、単
位時間当たりの到着データを所定信号に変換するデコー
ダ１８と、 バス（ａ）、 （ｂ）からのデータを受は付けるバスバ
ッファ１９と、 バスバッファ１９からのデータをＦＩＦＯ方式で格納す
る６段のＦＩＦＯデータバフファ２０と、所定クロック
信号を発生するクロック発生部２１と、 比較回路１７でカウンタ１５の値を比較した時、閾値を
越えている場合オーバ（ＯＶＥＲ）信号を発生するバス
占有要求信号発生部２２とを具備して構成されている。
カウンタ１５．閾値レジスタ１６．比較回路１７と、単
位時間当たりの到着データを所定信号に変換するデコー
ダ１８と、 バス（ａ）、 （ｂ）からのデータを受は付けるバスバ
ッファ１９と、 バスバッファ１９からのデータをＦＩＦＯ方式で格納す
る６段のＦＩＦＯデータバフファ２０と、所定クロック
信号を発生するクロック発生部２１と、 比較回路１７でカウンタ１５の値を比較した時、閾値を
越えている場合オーバ（ＯＶＥＲ）信号を発生するバス
占有要求信号発生部２２とを具備して構成されている。
次に、本実施例の動作をバス（ａ）からバス（ｂ）へデ
ータを転送する場合を例に取り説明する。
ータを転送する場合を例に取り説明する。
バス（ａ）からのデータをバスカプラ１０ａ内パスバツ
フア１９で受付け、６段構成のＦＩＦＯデータバッファ
２０に順次大れる。この時、受は付けたデータの単位時
間当たりの到着データ数をデコーダ１８を介してカウン
タ１５で計数する。
フア１９で受付け、６段構成のＦＩＦＯデータバッファ
２０に順次大れる。この時、受は付けたデータの単位時
間当たりの到着データ数をデコーダ１８を介してカウン
タ１５で計数する。
この計数値は、バス（′ｂ）の転送能力を割当てる資源
管理モジュール（図示してない）から閾値レジスタ１６
にプリセットした閾値と比較され、計数値が閾値より越
えた時には比較回路１７からオーバ（ＯＶＥＲ）信号を
バス占有要求信号発生部２２へ送出させるようにする。
管理モジュール（図示してない）から閾値レジスタ１６
にプリセットした閾値と比較され、計数値が閾値より越
えた時には比較回路１７からオーバ（ＯＶＥＲ）信号を
バス占有要求信号発生部２２へ送出させるようにする。
バス占有要求信号発生部２２はこれにより、バス占有制
御部２ｂに対してバス（ｂ）の占有要求の優先順位を低
位に変えて要求する。尚、通常バスの占有要求の優先順
位レベルは複数あるものとする。
御部２ｂに対してバス（ｂ）の占有要求の優先順位を低
位に変えて要求する。尚、通常バスの占有要求の優先順
位レベルは複数あるものとする。
尚、カウンタ１５の値は、バス（ｂ）からのアクセスで
発生するクロック発生部２１のクロックにより一定時間
でリセットされる。
発生するクロック発生部２１のクロックにより一定時間
でリセットされる。
例えば、閾値レジスタ１６にブリセントされた閾値が“
３”の時、バス（ａ）からのデータが単位時間内に３つ
到着している時は、オーバ（０ＶＥＲ）信号は送出され
ず、高い優先順位でバスを占有してもバス山）側の割り
当てられた転送能力内で遅延の少ない転送が可能となる
。
３”の時、バス（ａ）からのデータが単位時間内に３つ
到着している時は、オーバ（０ＶＥＲ）信号は送出され
ず、高い優先順位でバスを占有してもバス山）側の割り
当てられた転送能力内で遅延の少ない転送が可能となる
。
一方、バス（ａ）からのデータが単位時間内に４つ到着
している時は、そのまま転送すればバス（ｂｌ側の割り
当てられた転送能力以上を使用してしまうので、オーバ
（０ＶＥＲ）信号によりバス（ｂｌの占有要求を低い優
先度に変えて処理する。
している時は、そのまま転送すればバス（ｂｌ側の割り
当てられた転送能力以上を使用してしまうので、オーバ
（０ＶＥＲ）信号によりバス（ｂｌの占有要求を低い優
先度に変えて処理する。
この時、ＦＩＦＯデータバッファ２０が一杯になった時
には、バス（ａ）側の転送がＢＵＳＹ応答により抑止さ
れる。
には、バス（ａ）側の転送がＢＵＳＹ応答により抑止さ
れる。
尚、閾値の設定はバス（ａ）とバス伽）の資源管理モジ
ュール（図示してない）が、お互いに通信しあうことで
各データの方向毎に転送能力の調整をする。
ュール（図示してない）が、お互いに通信しあうことで
各データの方向毎に転送能力の調整をする。
このように、閾値をバスの転送能力を割当てる資源管理
モジュール（図示してない）により設定することにより
、動的に変化させることが出来、バスシステムの能力を
損なうことはない。
モジュール（図示してない）により設定することにより
、動的に変化させることが出来、バスシステムの能力を
損なうことはない。
以上のような本発明によれば、簡易な構成でバス結合時
のデータ転送を少ない遅れで、効率良く行うことが出来
る。
のデータ転送を少ない遅れで、効率良く行うことが出来
る。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説′明するブロック図、をそれぞれ示す。 図において、 １ （１） 、 １ （２） 、 １０ａ、 １０ｂは
バスカブラ、２ａ、２ｂはバス占有制御部、 ３はＣＰＵ 、 ４はＭＳ。 １１．１２はドライバ、 １３．１４はバッファ、
１５はカウンタ、 １６は閾値レジスタ、１
７は比較回路、 １８はデコーダ、１９はパス
バッファ、 ２０はＦＩＦＯデータバッファ、２１はクロック発生部
、２２はバス占を要求信号発生部、 をそれぞれ示す。 オ（有声８の房３髪Σ言弛明するブロックプロ １５０
本発明の詳細な説明するブロック図、第３図は従来例を
説′明するブロック図、をそれぞれ示す。 図において、 １ （１） 、 １ （２） 、 １０ａ、 １０ｂは
バスカブラ、２ａ、２ｂはバス占有制御部、 ３はＣＰＵ 、 ４はＭＳ。 １１．１２はドライバ、 １３．１４はバッファ、
１５はカウンタ、 １６は閾値レジスタ、１
７は比較回路、 １８はデコーダ、１９はパス
バッファ、 ２０はＦＩＦＯデータバッファ、２１はクロック発生部
、２２はバス占を要求信号発生部、 をそれぞれ示す。 オ（有声８の房３髪Σ言弛明するブロックプロ １５０
Claims (1)
- 【特許請求の範囲】 少なくとも２つのバス占有優先制御機能を備えている複
数の共通バス（（ａ）、（ｂ））の結合装置（１０ａ、
１０ｂ）において、 単位時間当たりの到着データを計数する計数手段（１５
）と、 予め設定した閾値を保持する閾値保持手段（１６）と、 前記計数手段（１５）の計数値と前記閾値保持手段（１
６）の値とを比較する比較手段（１７）とを設け、前記
計数手段（１５）の計数値と前記閾値保持手段（１６）
に設定されている閾値とを比較し、該計数値が閾値を越
えた時、データ転送のためのバス占有要求を高位の優先
度から低位へ変えることを特徴とする共通バス結合方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036335A JP2538901B2 (ja) | 1987-02-19 | 1987-02-19 | バス結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036335A JP2538901B2 (ja) | 1987-02-19 | 1987-02-19 | バス結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204353A true JPS63204353A (ja) | 1988-08-24 |
| JP2538901B2 JP2538901B2 (ja) | 1996-10-02 |
Family
ID=12466958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036335A Expired - Lifetime JP2538901B2 (ja) | 1987-02-19 | 1987-02-19 | バス結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538901B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474838B2 (en) | 1998-07-17 | 2009-01-06 | Sony Corporation | Signal processing apparatus, control method for signal processing apparatus, imaging apparatus and recording/reproducing apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575138A (en) * | 1980-06-11 | 1982-01-11 | Hitachi Ltd | Data transfer controlling system |
| JPS57111623A (en) * | 1980-12-27 | 1982-07-12 | Fujitsu Ltd | Channel service equalizing system |
-
1987
- 1987-02-19 JP JP62036335A patent/JP2538901B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575138A (en) * | 1980-06-11 | 1982-01-11 | Hitachi Ltd | Data transfer controlling system |
| JPS57111623A (en) * | 1980-12-27 | 1982-07-12 | Fujitsu Ltd | Channel service equalizing system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474838B2 (en) | 1998-07-17 | 2009-01-06 | Sony Corporation | Signal processing apparatus, control method for signal processing apparatus, imaging apparatus and recording/reproducing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538901B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458314A (en) | Circuitry for allocating access to a demand shared bus | |
| US4744023A (en) | Processor access control arrangement in a multiprocessor system | |
| US4719621A (en) | Packet fastbus | |
| US5546543A (en) | Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress | |
| EP0082683B1 (en) | Computer memory system | |
| US4470114A (en) | High speed interconnection network for a cluster of processors | |
| US6813249B1 (en) | System and method for prefetching data | |
| JPH11513158A (ja) | 並列パケット化されたモジュール間調停高速制御およびデータバス | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| US5793994A (en) | Synchronous event posting by a high throughput bus | |
| US7506081B2 (en) | System and method of maintaining high bandwidth requirement of a data pipe from low bandwidth memories | |
| US6131114A (en) | System for interchanging data between data processor units having processors interconnected by a common bus | |
| US4796022A (en) | Double transit bus system | |
| US6363461B1 (en) | Apparatus for memory resource arbitration based on dedicated time slot allocation | |
| US6061748A (en) | Method and apparatus for moving data packets between networks while minimizing CPU intervention using a multi-bus architecture having DMA bus | |
| US6412049B1 (en) | Method for minimizing CPU memory latency while transferring streaming data | |
| US5999969A (en) | Interrupt handling system for message transfers in network having mixed hardware and software emulated modules | |
| JPS63204353A (ja) | バス結合装置 | |
| JP2000276437A (ja) | Ｄｍａ制御装置 | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| JP3240863B2 (ja) | 調停回路 | |
| CA1235229A (en) | Double transit bus system | |
| US7177997B2 (en) | Communication bus system | |
| JPS61182158A (ja) | コモンバス占有方式 | |
| JPS5848135A (ja) | デ−タバス制御方式 |