JPS63207193A - ハイブリツドｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は各種電気機器や自動車の各種制御装置などに
使用される厚膜ハイブリッドＩＣ（厚膜混成集積回路）
に関し、特に基板上に接点部分（被ｌ習動接点部）を形
成したハイブリッドＩＣに関するものである。

従来の技術 一般に厚膜ハイブリッドＩＣの製造に必たっては、アル
ミナ、ＳｉＣあるいはｌ’Ｎなどからなる基板上に、導
体ペーストをスクリーン印刷等によって予め定められた
パターンに従って印刷した後、その導体ペーストを焼成
して厚膜導体回路を形成し、その後はんだペーストを所
定のはんだ付は位置記印刷してから機能部品を実装し、
基板を例えば２００〜３００°Ｃに２〜１０秒間加熱し
てはんだペーストを溶融させ、そのはんだにより機能部
品と厚膜導体回路とを接合することが行なわれている。

ここで、厚膜導体回路を形成するための導体ペーストは
、樹脂を有機溶媒に溶かした分散媒に、導電成分である
金属粉末と、そのほか低融点カラスフリットなどを分散
混練したもので必って、その導体金属粉末としては種々
のものが使用されているが、一般にはＡｇ／Ｐｄ系のも
のを使用することが多く、またそのメタル比か、八〇８
５：Ｐｄ１５〜Ａｇ７０：Ｐｄ３０程度のものを使用す
るのが一般的である。

ところでハイブリッドＩＣにおいては、集積密度を上げ
るために基板上に接点部分（被摺動接点部）を形成する
必要が生じることがある。このような場合、接点部分を
も厚膜導体回路の一部として形成すれば、すなわち厚膜
導体回路形成のための導体ペーストを用いてスクリーン
印刷により接点部分をも直接形成すれば、接点部分の形
成を簡単かつ低コストで行なうことができ、そこでこの
ような手法が従来から接点部形成に用いられている。し
かしながら次項で改めて説明するように、待に厚膜導体
回路形成用の導体ペーストを用いた場合、接点部分には
シリコーン樹脂等の有機物に起因する接点障害が生じ易
いことから、このような接点障害を防止するため、基板
上の厚膜導体回路のうち、接点部分となるべき部分に、
Ａｕ等のめっきを施すことも行なわれている。

発明が解決すべき問題点 前述のようにハイブリッドＩＣの基板上に接点部を形成
する場合に問題となるのが、有機物特にシリコーン樹脂
による接点障害であり、とりわけ厚膜導体回路形成用の
導体ペーストとして広く用いられているＡｇ／Ｐｄ系の
導体ペーストにより接点部分を形成した場合にシリコー
ン樹脂に起因する接点障害が大きな問題となる。

すなわち、ハイブリッドＩＣＩ、：おいては、封止など
のためにシリコーン樹脂やシリコーン樹脂含有物質を使
用することが多いが、この場合シリコーン樹脂の蒸気が
接点部の開閉による電気的エネルギによって分解反応を
起こして、その反応生成物、例えばＳｉＯ２やＳｉＣが
接点部表面に吸着・堆積し、絶縁被膜の形成や摩耗の促
進により接点障害を起こすことがある。接点部の材料と
してＡｑＺＰｄ系のものが用いられている場合、ＡＱが
多いほど反応生成物が少なくなって接点障害が生じにく
いが、Ｐｄが多ければ反応生成物が多くなって接点障害
が生じ易く、通常使用されているＰｄ／　（ＡＱ＋Ｐｄ
）比率１５〜３０％のＡｑ／Ｐｄ系ペーストを用いた接
点部ではシリコーン樹脂に起因する接点障害の発生を確
実に防止することは困難でおった。

このような接点障害の発生を未然に防止するため、既述
のようにＡｇ／Ｐｄ系導体ペーストにより形成された厚
膜導体回路のうち、接点となるべき部分を、接点障害発
生のおそれの少ない金属、例えばＡＵ（金）によりめっ
きすることも従来から行なわれているが、この場合は厚
膜回路形成工程中にめっき工程を入れる必要があり、そ
のため工程が複雑となって製造コストの上昇を招くとい
う問題がある。

また前述のようにＡｑ比率が高＜Ｐｄ比率が低ければシ
リコーン樹脂に起因する接点障害が生じにくくなるとこ
ろから、Ａｑ／Ｐｄ系導体ペーストでおっても通常使用
されているものよりもＡｇ比率の高い導体ペーストを用
いて接点障害の発生を防止することが考えられる。しか
しながらこの場合には厚膜導体回路の耐マイグレーショ
ン性が低下してしまうという問題がある。すなわちマイ
グレーションは、使用時（電圧印加時）における基板表
面の導体回路の金属の電気化学的な溶解→析出による移
行現象、具体的には■極側の導体中のＡＯがＡＣＩ＋イ
オンとなってｅ極側へ移行し、ｅ極側で電荷を受取って
Ａｇとして析出する現象であって、このようなマイグレ
ーションが生じれは基板上の導体回路間がショートする
おそれがおり、一般にこのようなマイグレーションによ
る回路間ショートに対する耐久性能を耐マイグレーショ
ン性と称しているが、マイグレーションの発生のしやす
さは■極側の導体回路からのＡＱ＋イオンの発生のしや
すさに依存しているから、その導体回路におけるＡｇ比
率が高いほど耐マイグレーション性が劣化することが知
られている。したがってＡｇ比率が高い導体ペーストを
用いて接点部を含む厚膜導体回路を形成することは、接
点障害の問題に対しては有効であるが、耐マイグレーシ
ヨン性低下の不都合を招くから実用的ではなかった。

この発明は以上の事情を背景としてなされたもので、特
にめっきの如き複雑な工程を適用することなく、しかも
耐マイグレーション性を低下させることなく、シリコー
ン樹脂等の有機物に起因する接点障害発生を有効に防止
した、接点部分（被摺動接点部）を含む厚膜導体回路を
形成したハイブリッドＩＣを提供することを目的とする
ものである。

問題点を解決するための手段 この発明は、基板上に接点部分を備え、かつその接点部
分を含む基板上の厚膜導体回路を導体ペーストのスクリ
ーン印刷により形成したハイブリッドＩＣにおいて、接
点部分の少なくとも表面層は、ＡＱペーストもしくは導
電成分中のＰｄ比率の低いＡｇ／Ｐｄ系ペーストを用い
て形成され、それ以外の部分の厚膜導体回路は導電成分
中のＰｄ比率が相対的に高いＡｃａ／Ｐｄ系ペーストを
用いて形成されていることを特徴とするものでおる。

作　　用 この発明のハイブリッドＩＣにおいては、前述のように
接点部分（被摺動接点部）も含めて基板上に厚膜導体回
路を導体ペーストのスクリーン印刷により形成している
が、特にその厚膜導体回路のうち、接点部分の少なくと
も表面層は、Ｐｄを実質的に含まないＡ（］系の導体ペ
ースト、あるいは導電成分（Ａｇ＋Ｐｄ）中のＰｄ比の
低いＡＱ／Ｐｄ系導体ペースト（゛すなわち通常使用さ
れているＡｑ／Ｐｄ系導体ペーストよりＰｄ比の少ない
ペースト）を用いている。したがって接点部分の少なく
とも表面層はＡｇ成分が極めて多い構成となっているか
ら、シリコーン樹脂等の有機物による接点障害が発生し
にくくなっている。

一方基板上の厚膜導体回路のうち、接点部分を除いた部
分、すなわち通常の回路パターンを形成している部分、
あるいはそれに接点部分の下層を加えた部分は、導電成
分（Ａｇ十Ｐｄ）中のＰｄ比が相対的に高いＡｑ／Ｐｄ
系ペースト（すなわち従来から汎用使用されているＡｑ
／Ｐｄ系ペースト）を用いて形成されている。このよう
に通常の回路パターンを形成している部分にはＰｄ比が
相対的に高いＡｇ／Ｐｄ系導体ペーストを用いているか
ら、高い耐マイグレーション性を確保することができる
。すなわち、接点部分は基板上に形成されている厚ＩＩ
！導体回路の一部を占めているに過ぎず、接点部分を除
いた通常の回路パターン部分は、基板上に形成されてい
る厚膜導体回路の大部分を占めているが、その部分で耐
マイグレーション性の優れたＰｄ比の高いＡｑ／Ｐｄ系
導体ペーストを用いることによってハイブリッドＩＣ全
体としての耐マイグレーション性を優れたものとするこ
とができるのである。

以上のように、接点部分の少なくとも表面層と、それ以
外の部分とで導体ペーストを使い分けることにより、優
れた耐マイグレーション性を確保すると同時に、接点部
分における接点障害の問題を回避することが可能となっ
たのである。

さらに、一般にＡｑ／Ｐｄ合金と比較してＡｑの方が耐
溶着性能が優れ、また電流負荷時における接点消耗量も
少ないため接点材料としての耐久性に優れており、また
Ａｇ／Ｐｄ合金でもＡＱ比率が高いほどすなわちＰｄ比
率が低いほど上記同様な理由により接点材料としての耐
久性に優れているが、この発明のハイブリッドＩＣでは
接点部分の少なくとも表面層をＡｇペーストもしくはＰ
ｄ比率が低いＡｑ／Ｐｄ系ペーストを用いて形成してい
ることから、接点部の耐久性が優れていると言うことが
できる。

なおこの発明のハイブリッドＩＣの製造においては、通
常のハイブリッドＩＣにおける厚膜導体回路形成工程と
同様に、導体ペーストのスクリーン印刷→乾燥→焼成の
工程をそのまま用いることができ、特にめっき等の別工
程を組入れる必要はない。

なおまた、この発明のハイブリッドＩＣにおいて接点部
分の少なくとも表面層には、導電成分として実質的にＡ
ＣＩのみを含有するＡｇペーストを用いることが最も望
ましいが、Ｐｄ含有量の少ないＡ（Ｊ／Ｐｄ系ペースト
を用いることもでき、その場合導電成分中のＰｄ比、す
なわちＰｄ／　（Ａにｌ＋Ｐｄ）は、重ｑ％で５％以下
であることが接点障害の発生防止の点およびコスト而か
ら望まれる。一方、接点部分の表面層を除いた部分に用
いられる相対的にＰｄ比の高いＡｇ／Ｐｄ系ペーストと
しては、良好な耐マイグレートヨンを生を得るためにＰ
ｄ／　（ＡＱ＋Ｐｄ）が重量％で１０％以上、好ましく
は１５〜３０％のものを用いることが適当でおる。

実施例 第１図にこの発明の第１実施例のハイブリッドＩＣを示
す。

第１図において、基板１は例えば厚さ０．６３５ｓ〜１
ｍ程度の９６％アルミナからなるものであり、この基板
１上には導体ペーストを印刷・乾燥・焼成してなる厚膜
導体回路２が形成されている。この厚膜導体回路２は、
図示しない相手材接片との間で機械的接離による電気的
開閉が行われる接点部分（被１習動接点部分）２Ａと、
それ以外の部分すなわち通常の回路パターンを形成する
部分２Ｂとに分けられる。前者の接点部分２Ａは、その
表面層２１ＡがＡｇペーストもしくはＰｄ／　（Ａｇ十
Ｐｄ）が好ましくは５％以下の低Ｐｄ比のＡｇ／Ｐｄ系
ペーストを用いて形成され、その接点部分２Ａの下層２
２Ａと、接点部分以外の部分２Ｂは、好ましくはＰｄ／
　（Ａｇ＋Ｐｄ）比が１０％以上のＱ−Ｐ　ｄ比のＡｇ
／Ｐｄ系ペーストを用いて形成されている。なお接点部
分２Ａにおける表面層２１Ａと下層２２Ａとは、実際に
は後述するように拡散により一体化しており、したがっ
て表面層２１ＡにもわずかにＰｄがｉ昆入することもあ
るが、その但は少ない。なおまた、基板１としては前述
のようなアルミナのほか、ＳｉＣやＡＩＮなどのセラミ
ック基板や、ホーロー基板を用いても良いことは勿論で
ある。

次に第１図に示した第１実施例のハイブリッドＩＣの厚
膜導体回路を形成する方法について第２図（Ａ）〜（Ｄ
）を参照して説明する。

先ず第２図（Ａ＞に示すようなアルミナ、５ｔｃＳＡＩ
Ｎ、あるいはホーロー板などからなる基板１を用意する
。次いで第２図（Ｂ）に示すように、基板１の上に、Ｐ
ｄ／　（Ａｑ＋Ｐｄ）比が好ましくは１０％以上の高Ｐ
ｄ比のＡｇ／Ｐｄ系導体ペースト３を所定のパターンに
従ってスクリーン印刷法により印刷する。次いで約１２
０℃に１０分間程度加熱して基板上の高Ｐｄ比のＡｇ／
Ｐｄ系導体ペースト３を乾燥させる。この時の導体ペー
ストの印刷厚みは、焼成工程後に１０ｕｍ程度以上の膜
厚が得られるように、２０〜３０７ｍ程度とすることが
好ましい。

次いで第２図（Ｃ）に示すように、印刷・乾燥後の高Ｐ
ｄ比ＡＯ／Ｐｄ系導体ペースト３のパターンのうち、接
点部分となるべき部分の上に、ＡＣ７ペーストもしくは
Ｐｄ　（Ａｇ／Ｐｄ）比が好ましくは５％以下の低ｐｄ
比のＡｑ／Ｐｄ系ペースト４をスクリーン印刷法にて印
刷する。この時の印刷厚みは、５〜ＩＯＡ／ｍ程度とす
る。その後約１２０’Ｃで１０分間程度加熱して乾燥さ
せる。

上述のようにしてＡＣＩペーストもしくは低Ｐｄ比のＡ
ｇ／Ｐｄ系ペースト４を接点部分に印刷して乾燥させた
後、８００〜８５０℃に加熱して、各導体ペースト３．
４を同時に焼成する。この時、高Ｐｄ比のＡｇ／Ｐｄ系
ペースト３とＡｇペーストもしくは低Ｐｄ比Ａ（Ｊ／Ｐ
ｄ系ペースト４との界面では相互拡散が生じて一体化し
、これによって第２図（Ｄ＞に示すように接点部分２Ａ
を含む厚膜導体回路２が一体に形成されることになる。

そしてこのようにして得られた厚膜導体回路２の接点部
分２Ａにおいては、その表面層２１Ａは実質的にＡｇも
しくはｐｄ比の低いＡｇ／Ｐｄ合金で偶成され、下層２
２ＡはＰｄ比の高いＡｇ／Ｐｄ合金で偶成されることに
なり、また接点部分２Ａ以外の部分２ＢもＰｄ比の高い
Ａｑ／Ｐｄ合金で偶成されることになる。

第３図にこの発明の第２実施例のハイブリッドＩＣを示
す。

この第２実施例においては、基板１上の厚膜導体回路２
のうち、接点部分２ＡはＡｇペーストもしくは低Ｐｄ比
のＡｑ／Ｐｄ系ペーストのみを用いて形成され、接点部
分２Ａ以外の部分２Ｂは高Ｐｄ比のＡｇ／Ｐｄ系ペース
トを用いて形成されている。

第４図には上記第２実施例のハイブリッドＩＣの厚膜回
路形成工程を示す。この場合は第４図（Ａ＞に示すよう
に予め用意した基板１に対し、第４図（Ｂ）に示すよう
に、形成すべき厚膜導体回路パターンのうち接点部分と
なる部分に相当する基板１上の位置に、Ａｇペーストも
しくはＰｄ比の低いＡＣｔ／Ｐｄ系ペースト４をスクリ
ーン印刷法で印刷し、乾燥、焼成させる。なおこれらの
印刷、乾燥、焼成の条件は第１実施例の場合と同様であ
れば良い。次いで第４図（Ｃ）に示すように、形成すべ
き厚膜導体回路パターンのうち接点部分以外の部分に相
当する基板１上の位置に、Ｐｄ比の高いＡｇ／Ｐｄ系ペ
ースト３をスクリーン印刷法により印刷し、乾燥および
焼成させる。

このようにして、接点部分２ＡはＡｇペーストもしくは
Ｐｄ比の低いＡｑ／Ｐｄ系ペーストで形成され、それ以
外の部分２ＢはＰｄ比の高いＡｇ／Ｐｄ系ペーストで形
成された厚膜導体回路２を得ることができる。なおこの
場合、接点部分以外の部分２Ｂを形成するためのペース
ト３は、その一部が接点部分２Ａを形成するためのペー
スト４に歪なるように形成することが望ましく、このよ
うにすることによって接点部分２Ａとそれ以外の部分２
Ｂとの間に良好な導通を得ることができる。

この第２実施例の場合には、接点部分２ＡにＰｄ比の高
いＡｑ／Ｐｄ系ペーストを用いなくて済むため、使用導
体ペーストのコストを下げることができる。すなわちＡ
ｑとＰｄとの地金コストは、ＰｄがＡｃｘの２０倍以上
でおるから、ＡｇのみのペーストやＰｄ　５％程度以下
のＰｄ比の低いＡｇ／Ｐｄ系ペーストと比較して、Ｐｄ
ｌＯ％以上の高Ｐｃｔ比のＡｇ／Ｐｄ系ペーストのコス
トは格段に高く、そのため高Ｐｄ比のＡｑ／Ｐｄ系ペー
ストを接点部に使用しないことによって、トータルとし
ての地金コストを低減することができるのである。

なお以上の第１実施例および第２実施例の説明において
は、厚膜導体回路の形成についてのみ述べたが、ハイブ
リッドＩＣの他の製造工程、すなわち抵抗体ペーストに
よる厚膜抵抗体の形成、オーバーガラスやクロスオーバ
ーガラスの形成、レーザトリミング、部品実装、はんだ
付け、封止用樹脂による封止なとは、従来の通常の技術
による工程と同様に実施でき、その詳細は省略する。

発明の効果 この発明のハイブリッドＩＣは、その厚膜導体回路のう
ち接点部分（被１習動接点部）の少なくとも表面層は、
Ａｇ成分が著しく多い構成となっているため、シリコー
ン樹脂などの有機物に起因する接点障害の影響を受けに
くく、そのため接点部分の信頼性が高く、また接点部分
以外の導体回路はＰｄ比の高いＡｑ／Ｐｄ系合金で構成
されているため耐マイグレーション性にも優れ、また接
点部分自体の耐久性についても、その接点部分の少なく
とも表面層のＡｇ成分が多いため接点耐久性能が優れて
おり、ざらにこの発明のハイブリッドＩＣにおける厚膜
導体回路形成にあたっては、めっき等の異なる工程を組
入れる必要がないため、製造コストの大きな上昇を招く
ことなく前述のような効果を有するハイブリッドＩＣを
得ることができる。

【図面の簡単な説明】 第１図はこの発明の第１実施例のハイブリッドＩＣを示
す略解的な断面図、第２図（Ａ）〜（Ｄ＞は第１実施例
のハイブリッドＩＣの厚膜導体回路形成工程を段階的に
示す略解的な断面図、第３図はこの発明の第２実施例の
ハイブリッドＩＣを示す略解的な断面図、第４図（Ａ）
〜（Ｃ）は第２実施例のハイブリッドＩＣの厚膜導体回
路形成工程を段階的に示す略解的な断面図である。 １・・・基板、　２・・・厚膜導体回路、　２△・・・
接点部分、　２Ｂ・・・接点部分以外の部分、３・・・
高Ｐｄ比のＡｇ／Ｐｄ系ペースト、　４・・・Ａｇペー
ストもしくは低Ｐｄ比のＡｇ／Ｐｄ系ペースト。

Claims (1)

1. 【特許請求の範囲】 　基板上に接点部分を備え、かつその接点部分を含む基
   板上の厚膜導体回路を導体ペーストのスクリーン印刷に
   より形成したハイブリッドＩＣにおいて、 接点部分の少なくとも表面層は、Ａｇペーストもしくは
   導電成分中のＰｄ比率の低いＡｇ／Ｐｄ系ペーストを用
   いて形成され、それ以外の部分の厚膜導体回路は導電成
   分中のＰｄ比率が相対的に高いＡｇ／Ｐｄ系ペーストを
   用いて形成されていることを特徴とするハイブリッドＩ
   Ｃ。