JPS6320951A - イメ−ジ・センサ - Google Patents
イメ−ジ・センサInfo
- Publication number
- JPS6320951A JPS6320951A JP61164764A JP16476486A JPS6320951A JP S6320951 A JPS6320951 A JP S6320951A JP 61164764 A JP61164764 A JP 61164764A JP 16476486 A JP16476486 A JP 16476486A JP S6320951 A JPS6320951 A JP S6320951A
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- read
- element blocks
- pixel
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Image Input (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
所定数の画素量を読取るための画素ブロックが複数個設
けられ、各画素ブロックにスタート・パルスの印加をオ
ン、オフするための選択スイッチが設けられ、この選択
スイッチを制御する選択信号によって所望の画素ブロッ
クのみを活、用してイメージの検出を行なうことができ
るようにした。
けられ、各画素ブロックにスタート・パルスの印加をオ
ン、オフするための選択スイッチが設けられ、この選択
スイッチを制御する選択信号によって所望の画素ブロッ
クのみを活、用してイメージの検出を行なうことができ
るようにした。
複数の画素ブロックは互いに並列的に設けられているか
ら各画素ブロックから読取りデータが得られるる 発明の背景 この発明は２文字、記号、数字、模様その他のパターン
を読取るためのイメージ・センサに関する。
ら各画素ブロックから読取りデータが得られるる 発明の背景 この発明は２文字、記号、数字、模様その他のパターン
を読取るためのイメージ・センサに関する。
従来のイメージ・センサにはＣＣＤ、ＭＯＳイメージ・
センサ、アモルファス・シリコン・イメージ・センサな
どがあるが、これらのイメージ・センサはいずれも相当
数の画素量をもつもの（たとえば１０２４ビツトとか２
０４８ビツトなど）であるために、読取り場所のきめ細
かい選択が不可能であった。被読取パターンの表わされ
た媒体によっては、読取りの必要な場所と不要な場所と
があり、不要な場所のパターンも読取ってしまうとその
分だけ読取りデータが増大し処理量が不必要に増大する
という問題が生じる。
センサ、アモルファス・シリコン・イメージ・センサな
どがあるが、これらのイメージ・センサはいずれも相当
数の画素量をもつもの（たとえば１０２４ビツトとか２
０４８ビツトなど）であるために、読取り場所のきめ細
かい選択が不可能であった。被読取パターンの表わされ
た媒体によっては、読取りの必要な場所と不要な場所と
があり、不要な場所のパターンも読取ってしまうとその
分だけ読取りデータが増大し処理量が不必要に増大する
という問題が生じる。
発明の概要
この発明は、読取り場所を任意に選択することのできる
イメージ・センサを提供することを目的とする。
イメージ・センサを提供することを目的とする。
この発明によるイメージ・センサは、所定数の画素検出
素子を含む画素ブロックが慢数個設けられ、読出し開始
のためのスタート・パルスの入力ラインと各画素ブロッ
クの入力端子との間に、外部からのブロック選択信号に
よって制御される選択スイッチがそれぞれ設けられ、各
画素ブロックごとに読取りデータ出力端子が設けられて
いることを特徴とする。
素子を含む画素ブロックが慢数個設けられ、読出し開始
のためのスタート・パルスの入力ラインと各画素ブロッ
クの入力端子との間に、外部からのブロック選択信号に
よって制御される選択スイッチがそれぞれ設けられ、各
画素ブロックごとに読取りデータ出力端子が設けられて
いることを特徴とする。
上記の複数の画素ブロックおよび選択スイッチを同一基
板上に設けておくと一層好ましい。
板上に設けておくと一層好ましい。
この発明によると、読取りたい場所に対応する画素ブロ
ックのみを上記選択スイッチによって選択的に駆動する
ことが可能であるから、読取り不要の場所がある場合に
は不必要な読取りデータによってデータ二を増大させる
ことなく、必要な部分のみの読取りが可能となる。各画
素ブロックに含まれる素子数すなわち各画素ブロックに
よって読取り可能な画素数は比較的小量に設定すること
が可能であるからきめ細かな選択ができる。さらにこの
発明によると、各画素ブロックの読取り信号は並列的に
出力されるから、読取り時間をきわめて短縮化すること
ができる。
ックのみを上記選択スイッチによって選択的に駆動する
ことが可能であるから、読取り不要の場所がある場合に
は不必要な読取りデータによってデータ二を増大させる
ことなく、必要な部分のみの読取りが可能となる。各画
素ブロックに含まれる素子数すなわち各画素ブロックに
よって読取り可能な画素数は比較的小量に設定すること
が可能であるからきめ細かな選択ができる。さらにこの
発明によると、各画素ブロックの読取り信号は並列的に
出力されるから、読取り時間をきわめて短縮化すること
ができる。
実施例の説明
第１図は、５つの画素ブロックから構成されるイメージ
・センサの結線を、第２図は、第１図に示されたイメー
ジ・センサからの読出しタイミング・チャートをそれぞ
れ示している。
・センサの結線を、第２図は、第１図に示されたイメー
ジ・センサからの読出しタイミング・チャートをそれぞ
れ示している。
各画素ブロックＢ 〜Ｂ５は所定数の画素データを読取
るためのものであり、所定数の画素検出素子（光電変換
素子）を含んでいる。各画素ブロック８１〜Ｂ５を構成
する素子数は相互に等しい必要はない。画素ブロックＢ
−８５は図示のように−列状に配列されていても、
他の任意の配置（たとえば平行配置）でもよい。各画素
ブロックＢ１〜Ｂ５にはそれぞれ読取りデータの出力端
子ＯＢｌ〜ＯＢ５が設けられている。図示は省略されて
いるが各画素ブロックＢ −Ｂ５にはクロック■ ・パルス（シフト・パルス）が与えられる。
るためのものであり、所定数の画素検出素子（光電変換
素子）を含んでいる。各画素ブロック８１〜Ｂ５を構成
する素子数は相互に等しい必要はない。画素ブロックＢ
−８５は図示のように−列状に配列されていても、
他の任意の配置（たとえば平行配置）でもよい。各画素
ブロックＢ１〜Ｂ５にはそれぞれ読取りデータの出力端
子ＯＢｌ〜ＯＢ５が設けられている。図示は省略されて
いるが各画素ブロックＢ −Ｂ５にはクロック■ ・パルス（シフト・パルス）が与えられる。
各画素ブロックＢ −８５に対応して選択スイッチ５
ｌ−８５が設けられている。これらの選択スイッチＳ
−８５は、読取り開始信号とし■ てのスタート・パルスを対応する画素ブロックＢ −
８５に与えるかどうかを決定するためのも■ ので、外部から与えられる選択信号Ｓ８１〜Ｓ８５によ
ってオン、オフ制御される。選択スイッチＳｌ〜Ｓ５は
有接点スイッチとして図示されているが、もちろん一般
には半導体スイッチング素子等の無接点スイッチが用い
られよう。
ｌ−８５が設けられている。これらの選択スイッチＳ
−８５は、読取り開始信号とし■ てのスタート・パルスを対応する画素ブロックＢ −
８５に与えるかどうかを決定するためのも■ ので、外部から与えられる選択信号Ｓ８１〜Ｓ８５によ
ってオン、オフ制御される。選択スイッチＳｌ〜Ｓ５は
有接点スイッチとして図示されているが、もちろん一般
には半導体スイッチング素子等の無接点スイッチが用い
られよう。
上述した画素ブロックＢ −Ｂ 、選択スイッチＳ
−８および出力端子ＯＢ１〜ＯＢ５は１つの基板Ｓｂ
上にモノリシカリイにまたはハイブリッドにＩＣ化され
て作成される。
−８および出力端子ＯＢ１〜ＯＢ５は１つの基板Ｓｂ
上にモノリシカリイにまたはハイブリッドにＩＣ化され
て作成される。
第１図においては選択スイッチＳ 、Ｓ およびＢ４が
オンとなっていて１画素ブロックＢｌ。
オンとなっていて１画素ブロックＢｌ。
Ｂ およびＢ４が選択されている。第２図を参照して、
この状態でスタート・パルスが入力されるとともに各画
素ブロックＢ１−８５にクロック・パルスが与えられる
と、スタート・パルスは画素ブロックＢ 、Ｂ お
よびＢ４にのみ与えられるから、これらの画素ブロック
Ｂ 、Ｂ 、Ｂから′のみそれらの出力端子０ ．
０ ．０ に読ＢＩ Ｂ３ Ｂ４ 取り信号が並列的に出力される。画素ブロックＢ２．Ｂ
、の出力端子０．０ には読取りデー夕は出力されない
。このようにして、必要とする画素位置の読取りデータ
（パターン情報）のみを選択的に最小時間で取り出すこ
とができる。
この状態でスタート・パルスが入力されるとともに各画
素ブロックＢ１−８５にクロック・パルスが与えられる
と、スタート・パルスは画素ブロックＢ 、Ｂ お
よびＢ４にのみ与えられるから、これらの画素ブロック
Ｂ 、Ｂ 、Ｂから′のみそれらの出力端子０ ．
０ ．０ に読ＢＩ Ｂ３ Ｂ４ 取り信号が並列的に出力される。画素ブロックＢ２．Ｂ
、の出力端子０．０ には読取りデー夕は出力されない
。このようにして、必要とする画素位置の読取りデータ
（パターン情報）のみを選択的に最小時間で取り出すこ
とができる。
第１図はイメージ・センサの構成および接続状態を示す
結線図、第２図は第１図に示すイメージ・センサの読出
しタイミングを示すタイム・チャートである。 Ｂ ””’ Ｂ ｓ・・・画素ブロック。 ８１〜Ｓ５・・・選択スイッチ。 Ｏ１２、〜０［３５・・・読取り信号出力端子。 Ｓ、１〜”Ｓ５・・・選択信号。 Ｓ、・・・基板。 以 上 特許出願人 立石電機株式会社 代 理 人 弁理士 牛 久 健 司（外１名） も。 ７一
結線図、第２図は第１図に示すイメージ・センサの読出
しタイミングを示すタイム・チャートである。 Ｂ ””’ Ｂ ｓ・・・画素ブロック。 ８１〜Ｓ５・・・選択スイッチ。 Ｏ１２、〜０［３５・・・読取り信号出力端子。 Ｓ、１〜”Ｓ５・・・選択信号。 Ｓ、・・・基板。 以 上 特許出願人 立石電機株式会社 代 理 人 弁理士 牛 久 健 司（外１名） も。 ７一
Claims (2)
- （１）所定数の画素検出素子を含む画素ブロックが複数
個設けられ、 読出し開始のためのスタート・パルスの入力ラインと各
画素ブロックの入力端子との間に、外部からのブロック
選択信号によって制御される選択スイッチがそれぞれ設
けられ、 各画素ブロックごとに読取りデータ出力端子が設けられ
ている、 イメージ・センサ。 - （２）上記の複数の画素ブロックおよび選択スイッチが
同一基板上に設けられている特許請求の範囲第（１）項
に記載のイメージ・センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61164764A JPS6320951A (ja) | 1986-07-15 | 1986-07-15 | イメ−ジ・センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61164764A JPS6320951A (ja) | 1986-07-15 | 1986-07-15 | イメ−ジ・センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6320951A true JPS6320951A (ja) | 1988-01-28 |
Family
ID=15799481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61164764A Pending JPS6320951A (ja) | 1986-07-15 | 1986-07-15 | イメ−ジ・センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6320951A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01250848A (ja) * | 1988-03-31 | 1989-10-05 | Nireco Corp | 微小耳割検出装置 |
| JPH03500092A (ja) * | 1988-09-16 | 1991-01-10 | オーエンス‐イリノイ・グラス・コンテナー・インコーポレーテツド | 容器の口部の検査 |
| US7652805B2 (en) | 2005-06-30 | 2010-01-26 | Brother Kogyo Kabushiki Kaisha | Image-reading device |
-
1986
- 1986-07-15 JP JP61164764A patent/JPS6320951A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01250848A (ja) * | 1988-03-31 | 1989-10-05 | Nireco Corp | 微小耳割検出装置 |
| JPH03500092A (ja) * | 1988-09-16 | 1991-01-10 | オーエンス‐イリノイ・グラス・コンテナー・インコーポレーテツド | 容器の口部の検査 |
| US7652805B2 (en) | 2005-06-30 | 2010-01-26 | Brother Kogyo Kabushiki Kaisha | Image-reading device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0809395A2 (en) | An X-Y addressable CMOS APS with compact pixel pitch | |
| JPH0316475A (ja) | 光電変換装置 | |
| US7298405B2 (en) | Image sensing apparatus having photoelectric conversion elements and a scanning circuit | |
| US20050237406A1 (en) | CMOS image sensor for processing analog signal at high speed | |
| KR0178521B1 (ko) | 리니어 이미지 센서 | |
| JP2744968B2 (ja) | 画像読取り装置 | |
| JPS6320952A (ja) | ライン・タイプのイメ−ジ・センサ | |
| EP0323183A2 (en) | Integrated circuit with photo sensor cells | |
| JP3703712B2 (ja) | イメージセンサ | |
| CN1691758B (zh) | 高速处理模拟信号的cmos图像传感器 | |
| JPH09163245A (ja) | 固体撮像装置 | |
| US20050237407A1 (en) | CMOS image sensor for processing analog signal at high speed | |
| JPS605385Y2 (ja) | プリセツト点灯装置 | |
| JPS6268372A (ja) | 固体撮像素子 | |
| JPS61260758A (ja) | 混成集積回路の節電方法 | |
| JPH049632Y2 (ja) | ||
| JP2005318544A (ja) | 高速アナログ信号処理可能なｃｍｏｓイメージセンサ | |
| Ohtsuka et al. | A new image sensor with space variant sampling control on a focal plane | |
| JPS6126361A (ja) | イメ−ジセンサ | |
| KR20060020236A (ko) | Ｃｍｏｓ 이미지 센서 | |
| JP3189863B2 (ja) | 光センサ回路 | |
| JPS61195310A (ja) | 光電変換装置 | |
| JPS5640367A (en) | Solid image pickup device | |
| JPS56117476A (en) | Driving system of image sensor | |
| JPS62149255A (ja) | 画像読取装置 |