JPS6320968A - テレビジヨン画像信号の処理装置 - Google Patents
テレビジヨン画像信号の処理装置Info
- Publication number
- JPS6320968A JPS6320968A JP61165806A JP16580686A JPS6320968A JP S6320968 A JPS6320968 A JP S6320968A JP 61165806 A JP61165806 A JP 61165806A JP 16580686 A JP16580686 A JP 16580686A JP S6320968 A JPS6320968 A JP S6320968A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- coefficient
- noise removal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジョン画像信号の処理装置に関し、詳細
には改良された動画像部分の検出回路を有してなる装置
に関するものである。
には改良された動画像部分の検出回路を有してなる装置
に関するものである。
従来の技術
テレビジョン画像信号（以下画像信号と略称する）に含
まれる動画像部分を検出するだめの動き検出回路は、例
えばフレームメモリ等を備えだ雑音除去装置、順次走査
変換装置さらにはＮＴＳＣ信号の如きＹ信号とＣ信号と
が周波数多重されたものを処理する場合には適応型Ｙ２
Ｏ分、離装置など画像の高品質化等のため種々の応用が
提案されている。フレーム相関を用いた動き検出回路は
原理的にフレームメモリを利用し、画像信号のフレーム
間差信号を論理演算を行なうこと塚よって発生させ、こ
の差信号に所定の処理を施して動き信号を得るものであ
る。
まれる動画像部分を検出するだめの動き検出回路は、例
えばフレームメモリ等を備えだ雑音除去装置、順次走査
変換装置さらにはＮＴＳＣ信号の如きＹ信号とＣ信号と
が周波数多重されたものを処理する場合には適応型Ｙ２
Ｏ分、離装置など画像の高品質化等のため種々の応用が
提案されている。フレーム相関を用いた動き検出回路は
原理的にフレームメモリを利用し、画像信号のフレーム
間差信号を論理演算を行なうこと塚よって発生させ、こ
の差信号に所定の処理を施して動き信号を得るものであ
る。
第３図はこのような既知の画像信号の処理装置の一例を
示したものであり以下図面を参照して説明する。信号入
力端子１ｏに供給された画像信号は第１係数回路２０お
よび減算回路３０の夫々に供給され、第１係数回路２０
の出力は加算回路４０、フレームメモリ６０を介して第
２係数回路２１および前記減算回路３ｏの他方の入力に
供給される。減算回路３ｏは第１および第２の係数回路
２０．２１を係数発生回路２２を介して制御し、その出
力であるフレーム間差信号が信号出力端子１１に導出さ
れる。第１係数回路２ｏは導線２２１を介して供給され
る第１係数（１−Ｋ ）を信号入力端子１ｏよシの画像
信号に乗じて、また第２係数回路２１は導線２２２を介
して供給される第２係数（Ｋ）をフレームメモリ６０よ
シの画像信号に乗じて夫々加算回路４０に供給し、従っ
て加算回路４０が送出する画像信号の振幅には変化を生
じない。フレームメモリ６０．第２係数回路２１゜加算
回路４０からなるループは時間方向、すなわちフレーム
方向の積分を行なうので、静止画の如きフレーム相関を
完全に有する画像信号では上述した係数Ｋを大きくし、
一方フレーム相関の低い動画像の如きものについては係
数Ｋを小さくするように係数発生回路２２を減算回路３
０で制御し、雑音除去装置による残像の発生を防止する
のが普通である。フレームメモリ５０の入力および出力
信号を導出してなる信号出力端子１２および１３は例え
ば適応型Ｙ１０分離あるいは順次走査変換等の処理のた
めに利用することができ、この場合、信号出力端子１１
のフレーム間差信号に所定の処理を施して動き信号を得
、この動き信号が静止画像部分と動画像部分とを夫々最
適な信号処理形態となるよう適応的に切換えるための制
御信号となる。
示したものであり以下図面を参照して説明する。信号入
力端子１ｏに供給された画像信号は第１係数回路２０お
よび減算回路３０の夫々に供給され、第１係数回路２０
の出力は加算回路４０、フレームメモリ６０を介して第
２係数回路２１および前記減算回路３ｏの他方の入力に
供給される。減算回路３ｏは第１および第２の係数回路
２０．２１を係数発生回路２２を介して制御し、その出
力であるフレーム間差信号が信号出力端子１１に導出さ
れる。第１係数回路２ｏは導線２２１を介して供給され
る第１係数（１−Ｋ ）を信号入力端子１ｏよシの画像
信号に乗じて、また第２係数回路２１は導線２２２を介
して供給される第２係数（Ｋ）をフレームメモリ６０よ
シの画像信号に乗じて夫々加算回路４０に供給し、従っ
て加算回路４０が送出する画像信号の振幅には変化を生
じない。フレームメモリ６０．第２係数回路２１゜加算
回路４０からなるループは時間方向、すなわちフレーム
方向の積分を行なうので、静止画の如きフレーム相関を
完全に有する画像信号では上述した係数Ｋを大きくし、
一方フレーム相関の低い動画像の如きものについては係
数Ｋを小さくするように係数発生回路２２を減算回路３
０で制御し、雑音除去装置による残像の発生を防止する
のが普通である。フレームメモリ５０の入力および出力
信号を導出してなる信号出力端子１２および１３は例え
ば適応型Ｙ１０分離あるいは順次走査変換等の処理のた
めに利用することができ、この場合、信号出力端子１１
のフレーム間差信号に所定の処理を施して動き信号を得
、この動き信号が静止画像部分と動画像部分とを夫々最
適な信号処理形態となるよう適応的に切換えるための制
御信号となる。
発明が解決しようとする問題点
上述した従来の装置においては信号出力端子１１のフレ
ーム間差信号は信号入力端子１ｏおよびフレームメモリ
６ｏの出力の夫々の差であるため到来入力信号に含まれ
る雑音成分をフレーム間差信号として誤検出する問題点
を有し、これを軽減するには信号出力端子１２および１
３の夫々雑音除去の処理を施した信号よシフレーム間差
信号を得ること等も考えられるが、比較的微弱な雑音成
分の混入に対してのみ効果が得られる程度である。従っ
て、従来の装置においては画像信号に含まれる比較的レ
ベルの大きい雑音成分を画像の動きとして誤検出するな
ど実用上天なる問題点を有している。
ーム間差信号は信号入力端子１ｏおよびフレームメモリ
６ｏの出力の夫々の差であるため到来入力信号に含まれ
る雑音成分をフレーム間差信号として誤検出する問題点
を有し、これを軽減するには信号出力端子１２および１
３の夫々雑音除去の処理を施した信号よシフレーム間差
信号を得ること等も考えられるが、比較的微弱な雑音成
分の混入に対してのみ効果が得られる程度である。従っ
て、従来の装置においては画像信号に含まれる比較的レ
ベルの大きい雑音成分を画像の動きとして誤検出するな
ど実用上天なる問題点を有している。
問題点を解決するための手段
本発明によるテレビシロン画像信号の処理装置は、所定
の遅延時間を有する第１遅延回路と、この回路の入力お
よび出力信号を減算して差信号を発生する減算回路と、
この減算回路が出力する差信号を入力信号とし所定の遅
延時間を有する第２遅延回路および論理演算回路とを含
んでなる雑音除去回路とが配置されたものである。
の遅延時間を有する第１遅延回路と、この回路の入力お
よび出力信号を減算して差信号を発生する減算回路と、
この減算回路が出力する差信号を入力信号とし所定の遅
延時間を有する第２遅延回路および論理演算回路とを含
んでなる雑音除去回路とが配置されたものである。
作用
上述の構成を有してなる本発明の処理装置では第１遅延
回路は画像信号の走査あるいは伝送の繰シ返し周期、す
なわち通常のものにおいては１フレ一ム期間に相当する
遅延時間を有してなり、従って減算回路は１フレ一ム間
差信号を発生し、これを入力信号とする雑音除去回路は
１フレ一ム期間の遅延時間を有する第２遅延回路の出力
と入力信号との論理演算によ−）て相関処理を施して雑
音成分を除去し、この雑音除去回路の出力信号を例えば
絶対値処理、非線形処理等の所定の処理を行ない動き信
号を得るため画像信号に混入した雑音成分の誤検出が大
幅に減少する。
回路は画像信号の走査あるいは伝送の繰シ返し周期、す
なわち通常のものにおいては１フレ一ム期間に相当する
遅延時間を有してなり、従って減算回路は１フレ一ム間
差信号を発生し、これを入力信号とする雑音除去回路は
１フレ一ム期間の遅延時間を有する第２遅延回路の出力
と入力信号との論理演算によ−）て相関処理を施して雑
音成分を除去し、この雑音除去回路の出力信号を例えば
絶対値処理、非線形処理等の所定の処理を行ない動き信
号を得るため画像信号に混入した雑音成分の誤検出が大
幅に減少する。
実施例
以下本発明の実施例につき図面を参照して詳細に説明す
るが、従来例を示した第２図とその構成。
るが、従来例を示した第２図とその構成。
動作が同一のものについては同符号を付し説明は省略す
る。
る。
第１図は本発明の実施例におけるブロック図を示したも
のであり、図においては減算回路３ｏが出力するフレー
ム間差信号を端子１１を介して雑音除去回路６ｏに供給
することを示している。この雑音除去回路６０はフレー
ム間差信号を第３係数回路６１．加算回路６２を介して
第２フレームメモリ６３に供給するとともに信号出力端
子１４に導出し、第２フレームメモリ６３の出力は第４
係数回路６４を介して加算回路６２に供給し１第３、第
４係数回路ｅ１および６４は端子１５よシの信号でその
動作が制御される第２係数発生回路よシ夫々導線６５１
．６５２で係数が供給され。
のであり、図においては減算回路３ｏが出力するフレー
ム間差信号を端子１１を介して雑音除去回路６ｏに供給
することを示している。この雑音除去回路６０はフレー
ム間差信号を第３係数回路６１．加算回路６２を介して
第２フレームメモリ６３に供給するとともに信号出力端
子１４に導出し、第２フレームメモリ６３の出力は第４
係数回路６４を介して加算回路６２に供給し１第３、第
４係数回路ｅ１および６４は端子１５よシの信号でその
動作が制御される第２係数発生回路よシ夫々導線６５１
．６５２で係数が供給され。
フレーム間差信号に係数を乗じる。これら第３および第
４係数回路６１．８４は夫々（１−Ｋ）および（Ｋ）の
相対的に論理演算の利得が１となるように動作すること
は画像信号に対して雑音除去を行なう既知の装置と同様
である。第２係数発生回路６６は端子１５よりの制御信
号でその動作、すなわち出力する係数（Ｋ）を制御可能
であるが、これを可変とするか固定とするかは適宜選択
することができる。信号出力端子１４に送出されるフレ
ーム間差信号は雑音除去回路６ｏによって雑音成分が著
しく除去あるいは減少されるので誤検出が大幅に改良さ
れる。
４係数回路６１．８４は夫々（１−Ｋ）および（Ｋ）の
相対的に論理演算の利得が１となるように動作すること
は画像信号に対して雑音除去を行なう既知の装置と同様
である。第２係数発生回路６６は端子１５よりの制御信
号でその動作、すなわち出力する係数（Ｋ）を制御可能
であるが、これを可変とするか固定とするかは適宜選択
することができる。信号出力端子１４に送出されるフレ
ーム間差信号は雑音除去回路６ｏによって雑音成分が著
しく除去あるいは減少されるので誤検出が大幅に改良さ
れる。
第３図は本発明の他の実施例であり、端子１１よりのフ
レーム間差信号をリミッタ６６を介して第３係数回路６
１に供給するように構成したものである。このリミッタ
６６を備えた雑音除去回路６０は８乃至９ビツトのフレ
ーム間差信号を６乃至６ビツトに削減した後、雑音除去
を行なうものであり、第２フレームメモリ６３の容量を
削減する場合に好適である。
レーム間差信号をリミッタ６６を介して第３係数回路６
１に供給するように構成したものである。このリミッタ
６６を備えた雑音除去回路６０は８乃至９ビツトのフレ
ーム間差信号を６乃至６ビツトに削減した後、雑音除去
を行なうものであり、第２フレームメモリ６３の容量を
削減する場合に好適である。
発明の効果
本発明は上述した如く画像信号に含まれる動画像部分の
検出に際して、フレーム間差信号に雑音除去処理を施す
ことを特徴とするものであり、従って画像信号に混入し
た比較的太なる雑音成分に対して動き検出回路が不所望
に応答すること、すなわち誤検出することを大幅に改良
できる。従って画像信号の伝送等によってＳ／Ｎが低下
した場合でも受信装置等の種々の動き適応制御の性能劣
化を防止できるなど実用価値大なるものである。
検出に際して、フレーム間差信号に雑音除去処理を施す
ことを特徴とするものであり、従って画像信号に混入し
た比較的太なる雑音成分に対して動き検出回路が不所望
に応答すること、すなわち誤検出することを大幅に改良
できる。従って画像信号の伝送等によってＳ／Ｎが低下
した場合でも受信装置等の種々の動き適応制御の性能劣
化を防止できるなど実用価値大なるものである。
第１図および第３図はそれぞれ本発明の実施例における
テレビジョン画像信号の処理装置のブロック図、第２図
は従来例におけるテレビジョン画像信号の処理装置のブ
ロック図である。 ５０．６３・・・・・・フレームメモ’Ｊ１３０・・・
・・・減算回路、６１．６４・・・・・・係数回路、６
６・・・・・・係数発生回路、１０，１１．１６，１４
，１２．１３・・・・・・端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
テレビジョン画像信号の処理装置のブロック図、第２図
は従来例におけるテレビジョン画像信号の処理装置のブ
ロック図である。 ５０．６３・・・・・・フレームメモ’Ｊ１３０・・・
・・・減算回路、６１．６４・・・・・・係数回路、６
６・・・・・・係数発生回路、１０，１１．１６，１４
，１２．１３・・・・・・端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
Claims (3)
- （１）所定の遅延時間を有する第１遅延回路と、この遅
延回路の入力および出力信号を減算する減算回路と、こ
の減算回路の出力を入力信号としてなる雑音除去回路と
を少なくとも有し、この雑音除去回路の出力を画像の動
き部分を検出するための信号として用いてなるテレビジ
ョン画像信号の処理装置。 - （２）雑音除去回路が所定の遅延時間を有する第２遅延
回路と、この遅延回路と減算回路の夫々の出力とを入力
とする論理演算回路とを有してなる特許請求の範囲第１
項記載のテレビジョン画像信号の処理装置。 - （３）雑音除去回路が減算回路の出力を入力信号とする
リミッタ回路を有してなる特許請求の範囲第１項記載の
テレビジョン画像信号の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165806A JPS6320968A (ja) | 1986-07-15 | 1986-07-15 | テレビジヨン画像信号の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165806A JPS6320968A (ja) | 1986-07-15 | 1986-07-15 | テレビジヨン画像信号の処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6320968A true JPS6320968A (ja) | 1988-01-28 |
Family
ID=15819347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61165806A Pending JPS6320968A (ja) | 1986-07-15 | 1986-07-15 | テレビジヨン画像信号の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6320968A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917579A (ja) * | 1982-07-21 | 1984-01-28 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| JPS60264178A (ja) * | 1984-06-13 | 1985-12-27 | Victor Co Of Japan Ltd | ノイズリダクシヨン回路 |
| JPS6175675A (ja) * | 1984-09-21 | 1986-04-18 | Matsushita Electric Ind Co Ltd | 雑音低減装置 |
-
1986
- 1986-07-15 JP JP61165806A patent/JPS6320968A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917579A (ja) * | 1982-07-21 | 1984-01-28 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| JPS60264178A (ja) * | 1984-06-13 | 1985-12-27 | Victor Co Of Japan Ltd | ノイズリダクシヨン回路 |
| JPS6175675A (ja) * | 1984-09-21 | 1986-04-18 | Matsushita Electric Ind Co Ltd | 雑音低減装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5850257A (en) | Noise reduction device employing a sample and hold circuit, and an image pickup device using the noise reduction device | |
| JPH043666A (ja) | 雑音除去回路 | |
| JPH04275790A (ja) | 画像処理装置 | |
| JPS6320968A (ja) | テレビジヨン画像信号の処理装置 | |
| JP2942261B2 (ja) | 動き検出回路 | |
| JPS62299181A (ja) | テレビジヨン信号のノイズ低減方式 | |
| JPS62171282A (ja) | 相関適応式雑音低減装置 | |
| JP2554116B2 (ja) | テレビジョン受像機 | |
| JP2523373B2 (ja) | 動き適応型輝度信号色信号分離装置 | |
| JPS62290268A (ja) | 雑音除去装置 | |
| JP2600196B2 (ja) | 信号分離装置 | |
| JP2940264B2 (ja) | テレビジョン受像機 | |
| JP3130429B2 (ja) | 動き検出回路 | |
| JP3282398B2 (ja) | 映像信号のノイズ除去装置 | |
| JP2669019B2 (ja) | 非標準検出回路 | |
| JPH11196295A (ja) | ノイズ低減回路 | |
| JP2856903B2 (ja) | 低域置換回路 | |
| JP2574296B2 (ja) | テレビジョン信号処理装置 | |
| JPH0369276A (ja) | ノイズ低減回路 | |
| JPH03149990A (ja) | 輝度信号・色信号分離回路 | |
| JPH01303886A (ja) | 動きレベル判定回路 | |
| JPS62136175A (ja) | 雑音低減装置 | |
| JPH02207676A (ja) | 雑音抑圧回路 | |
| JPS624911B2 (ja) | ||
| JPH0221787A (ja) | 多重サブサンプリング信号受信装置 |