JPS6321154A

JPS6321154A - 感熱記録装置

Info

Publication number: JPS6321154A
Application number: JP61165866A
Authority: JP
Inventors: Hiroyuki Shimooosawa; 下大沢　博之
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1986-07-15
Filing date: 1986-07-15
Publication date: 1988-01-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ファクシミリ等に用いられる感熱記録装置に
関する。

従来の技術従来、感熱記録装置では１ラインを一斉駆動する上火容
量の電源が必要となるため、４分割駆動や８分割駆動な
どのように１ラインを複数個のブロックに分けて記録を
行ない電源が大容量になるのを避けるようｔこしていた
。また、このような感熱記録装置では発熱体を短かい周
期で駆動すると発熱体が冷却しないうちに次の加熱が行
なわれて発熱体の蓄熱が増加しいわゆる「尾びき」、「
たじみ」等の画質劣化が生じることがあり、これを防止
するため、過去の記録状態に応じて発熱体に印加する電
力量を制御する、いわゆる履歴制御が行なわれでいた。

第５図はこのような従来の感熱記録装置の一例を示す構
成ブロック図である。

この感熱記録装置は端子１から入力する転送りロックＰ
ＣＫに同期して端子２から画信号ＰｉＸを入力し、画信
号ＰｉＸを２ライン分記憶するメモリ３と、メモリ３か
ら前ラインの画信号ＰｉＸ及び現ラインの画信号ＰｉＸ
を入力し、現ラインの画信号ＰｉＸを４分割してそれぞ
れを端子６．６．７，８を介してサーマルヘッド９へ信
号５ｉＮ１．２，３．４の内容さして出力し、かつ、現
ラインの画信号Ｐ宜Ｘ及び前ラインの画信号ＰｉＸを画
素毎に比較し、前ラインの画素が白でこれに対応する現
ラインの画素が黒のとき、このことを信号５ｉＮ１．２
．３．４で出力する履歴判定回路４と、信号５ｉＮ１．
２．３．４を入力するサーマルヘッド９とを備えている
。

サーマルヘッド９は、第６図に示すように、シフトレジ
スタ１０ａ、１０ｂ、１０ｃ、１０ｄの４個のブロック
に分けられ、端子１１を介してメモリ制御部２５から画
信号転送りロックＣＬＫを入力し、この画信号転送りロ
ックＯＬＫに同期して各ブロック毎に信号５ｉＮ１．２
．、３．４を入力し、これを並列出力するシフトレジス
タ１０さ、端子１２を介してメモリ制御部２６から入力
するストローブ信号５ＴＢＩこよってシフトレジスタ１
ｏから出力される画信号を１ライン分ラッチするラッチ
１３と、印加パルス巾発生部２４からシフトレジスタ１
０ａ、１０ｂ、１０　ｃ、１０ｄ毎に出力される印加パ
ルスＥＮＢ１．２．３．４を端子１４．１５．１６．１
７を介して人力し、これら印加パルスｇＮＢ１．２．３
．４及びラッチ１３から出力される画信号のアンドをと
るアンドゲート１８と、アンドゲート１８の出力信号に
応じて作動するドライバー１９と、発熱素子が１列に配
列され、ドライバー１９によって駆動される発熱体アレ
イ２ｏとを有し、発熱体アレイ２ｏ及びドライバー１９
は端子２１．２２を介して記録電源２３に接続されてお
り、記録電源２３かも発熱体アレイ２ｏに電力が供給さ
れるようになっている。

この感熱記録装置は、第５図に示すように、さらに、前
述した印加パルス巾発生部２４及びメモリ制御部２６を
備えており、メモリ制御部２６は本装置の各回路を制御
するようになっている。そして、印加パルス巾発生部２
４はメモリ制御部２６で発生するストローブ信号ＳＴＢ
を受信して、この受信に応じて前述したように印加パル
スＢＮＢ１．２．３．４をアンドゲート１８へ出力する
ようになっている。

以上のように構成された感熱記録装置では、現ラインの
黒画素ｌこ対し、前ラインが黒画素ならパルス巾ＴＩを
印加し、前ラインが白画素ならパルス巾ＴＩ　＋Ｔ２を
印加するようにした履歴制御方式が通常、行なわれてい
た。第７図は、このような履歴制御方式を行なった場合
のタイミングチャートである。以下、第７図を参照して
上述の感熱記録装置の動作について説明する。

まず、メモリ３には前後２ラインにわたって画信号Ｐｉ
Ｘが記憶される。そして、現ラインの画信号ＰｉＸが１
／４ライン読み出され、この信号は履歴判定回路４をそ
のまま通過して信号５ｉＮ１としてシフトレジスタ１０
ａに転送され、ストローブ信号ＳＴＢによってラッチ１
３にラッチされる。この後、パルス巾発生部２４から印
加パルス巾Ｔ１の印加パルス信号ＥＮＢ１が出力される
。

そして、ラッチ１３から画信号５ｉＮ１が出力されると
画信号５ｉＮ１のうち黒を示す画素に対応する発熱体ア
レイ２ｏが印加パルス巾ＴＩの開発熱され、この発熱に
よって記録が行なわれる。

上記動作に並行して、メモリ３から現ラインの画信号及
び前ラインの画信号が履歴判定回路４で比較される。こ
こで現ラインが黒画素で前ラインが白画素の時、この内
容を画信号５ｉＮ１に設定し、この画信号５ｉＮ１が先
の画信号５ｉＮ１にひき続いてシフトレジスタ１０ａに
転送される。この画信号５ｉＮ１の転送が終了し、かつ
、印加パルス巾Ｔ、の印加パルスＥＮＢ１の送信が終了
すると、ストローブ信号ＳＴＢがラッチ１３に出力され
、このストローブ信号ＳＴＢによって画信号５ｉＮ１が
ラッチ１３に格納される。この後、印加パルス巾発生部
２４から印加パルス巾Ｔ２の印加パルスＥＮＢ１が出力
される。そして、ラッチ１３から画信号５ｉＮ１が出力
され、前記条件が設定された画信号５ｉＮ１に従って発
熱体アレイ２０が印加パルス巾Ｔ２の開発熱され、この
発熱によって記録が行なわれる。

以上の記録によって１／４ライン分の記録が終了したこ
とになる。

上記１／４ラインに対して印加パルス巾Ｔ２で記録が行
なわれている間、メモリ３から現ラインの次の１／４ラ
イン分の画信号が読み出される。この画信号は履歴判定
回路４をそのまま通過して画信号ＳｉＮ２としてシフト
レジスタ１０ｂに転送され、ストローブ信号ＳＴＢによ
ってラッチ１３に格納される。次に印加パルス巾Ｔｌの
印加パルスＥＮＢ２が出力され、ラッチ１３に格納され
た画信号がこの印加パルスＥＮＢ２によって記録される
。この間にメモリ３からは現ラインの画信号と前ライン
の画信号が読み出され、履歴判定回路４で現ラインが黒
画素で前ラインが白画素の時のみ記録が行なわれるよう
にした画信号ＳｉＮ２がシフトレジスタ１０ｂに転送さ
れる。この転送の終了と印加パルスＥＮＢ　２の終了を
待ってストローブ信号ＳＴＢがラッチ１３に出力されて
画信号ＳｉＮ２がラッチされる。次に、印加パルス巾発
生部２４から印加パルス巾Ｔ２の印加パルスＥＮＢ２が
出力されて、ラッチされていた画信号に従って記録が行
なわれる。このようにして次の１／４ラインの記録が行
なわれ、以下、同様にして残り１／！ラインも１／／４
ラインずつ履歴制御を行ないながら記録される。

発明が解決しようとする問題点しかし、このような構成によれば、サーマルヘッドとの
インターフェイス信号数が多くなり、また、１ラインを
記録するためにメモリから画信号を各プロｙり毎に読み
出さねばならず制御が複雑になるという問題があった。

上述の問題に対して、例えば１ラインを４分割記録する
場合であれば、サーマルヘッドとの画信号インターフェ
イスを１本とし、現ラインの画信号を１ライン分すべて
転送し１／４ライン記録を行ない、次に履歴制御用画信
号を１ライン分すべて転送し同じ１／４ラインの記録を
行ない、以下、同様に繰り返して１ラインの記憶を行な
う方法がある。この方法では、サーマルヘッドとのイン
ターフェイス信号数も減少し、メモリ制御も簡素化され
る。しかし、この場合、画信号の転送時間が増加するた
め高速記録化の妨げになるきいう不都合が生じる。また
、別個の方法として、１ラインを一斉に記録する方法が
あるが、この方法では記録電源容量が増大するという不
都合がある。

本発明は、上述の事情に鑑みてなされたもので、記録電
源容量を増大させず、また、サーマルヘッドとのインタ
ーフェイスを複雑化させることなく、しかも、履歴制御
を容易に、かつ、高速に行なえる感熱記録装置を提供す
ることを目的とする。

問題点を解決するための手段本発明は上記目的を達成するため、１ライン分の画信号
をシリアル入力しこれをパラレル出力するシフトレジス
タと、シフトレジスタの出力画信号を記憶するラッチと
、ラッチの出力画信号及び制御部の出力信号に応じて複
数個のブロック毎に作動されるドライバーと、発熱素子
が１列に配列され、ドライバーによって駆動・発熱され
る発熱体アレイとをサーマルヘッドに設け、かつ、前記
発熱素子の蓄熱量を算定し、この蓄熱量が所定の蓄熱量
に比べ少ない発熱素子に対して補正用画信号を生成し、
これを１ライン分出力する履歴判定回路とを備え、前記
制御部が、前記ラッチ出力画信号をブロック毎に制御し
、所定のブロック及びこのブロックに組合わせた他のブ
ロックに対応するドライバに現ラインの画信号または補
正用画信号のいずれかの画信号を続けて入力させ、この
後、同所定のブロック及びこのブロックに組合わせた他
のブロックに対応するドライバに前記両画信号のうち未
入力の画信号を続けて入力させ、以下、同様の手順で、
互いに組合わせたブロック毎に現ラインの画信号、補正
用画信号を１ラインにわたって入力させるように設定さ
れたことを特徴とする。

作　　　用画信号がラッチに格納されると、この画信号のうち所定
のブロック（第１のブロック）に対応した例えば現ライ
ンの画信号を制御部が選択し、この現ラインの画信号に
従って記録が行なわれる。

これに引き続いてこのブロックに組合わせられたブロッ
ク（第２のブロック）に対応した現ラインの画信号が制
御部で選択され、この現ラインの画信号に従って記録が
行なわれる。次に、第１のブロックに対応した補正用画
信号が制御部で選択され、この補正用画信号に従って記
録が行なわれ。

これに引き続いて第２のブロックに対応した補正用画信
号が制御部で選択されこの補正用画信号に従った記録が
行なわれる。以下１組合わせられたブロック毎に前記と
同様の手順で画信号、補正用画信号に基づく記録が１ラ
イン分にわたって行なわれる。

実施例第１図は本発明の一実施例の感熱記録装置を示す構成ブ
ロック図である。

この感熱記録装置は、端子５１から入力する転送りロッ
クＰＣＫに同期して端子５２から画信号ＰｉＸを入力し
、画信号ＰｉＸを２ライン分記憶するメモリ６３と、メ
モリ６３から前ラインの画信号ＰｉＸ及び現ラインの画
信号ＰｉＸを入力し、現ラインの画信号ＰｉＸを端子５
６を介し、信号ＳｉＮとしてサーマルヘッド５７へ出力
し、かつ、現ラインの画信号ＰｉＸ及び前ラインの画信
号ＰｉＸを画素毎に比較し、前ラインの画素が白で、こ
れに対応する現ラインの画素が黒のとき、このことを示
す補正用画信号として画信号ＳｉＮを出力する履歴判定
回路６４と、画信号ＳｉＮを入力するサーマルヘッド５
了とを備えている。

サーマルヘッド６了は、第２図に示すように、端子６８
を介してメモリ制御部７３から画信号転送りロックＯＬ
Ｋを入力し、この画信号転送りロックＣＬＫに同期して
信号ＳｉＮをシリアル入力し、これをパラレル出力する
シフトレジスタ５９と、端子６０を介してメモリ制御部
７３から入力するストローブ信号ＳＴＢによってシフト
レジスタＳ９の出力画信号を１ライン分格納するラッチ
６１と、印加パルス巾発生部了２から１／４ラインに相
当するブロック毎に出力される印加パルスＥＮＢ１．２
．３．４を端子６２．６３．６４．６５を介して入力し
、これら印加パルスＥＮＢ　１．２．３．４及びラッチ
６１の出力画信号のアンドをとるアンドゲート６６と、
アンドゲート６６の出力信号に応じて作動するドライ・
・−６７と、発熱素子が１列に配列され、ドライバー６
７によって駆動される発熱体アレイ６８とを有し、発熱
体アレイ６８及びドライバー６７は端子６９．７０を介
して記録電源７１に接続されており、記録電源７１から
発熱体６８に電力が供給されるようになっている。

さらに、この感熱記録装置は第１図に示すように、前述
した印加パルス巾発生部７２及びメモリ制御部７３で構
成される制御部７４を備えており、メモリ制御部７３は
本装置の各回路を制御するようになっている。また、印
加パルス巾発生部了２はメモリ制御部７３で発生するス
トローブ信号ＳＴＢを受信して、この受信に応じて前述
したように印加パルスＥＮＢ１．２．３．４をアンドゲ
ート６６へ出力するようになっている。

一方、本実施例では１ラインを４ブロツクに分けて、項
番に第１．第２、第３、第４のブロックを構成し、第１
のブロックと第２のブロック、又、第３のブロックと第
４のブロックを組合わせている。そして、制御部７４は
、メモリ制御部７３で出力するストローブ信号ＳＴＢに
よって第１のブロック及び第２のブロックに対応するド
ライバー６７にそれぞれの画信号を続けて入力させ、こ
の後、第１（７）ブロック及び第２のブロックに対応す
るドライバー６７にそれぞれの補正用画信号を続けて入
力させ、この後、第３のブロック及び第４のブロックに
対しても同様の制御を行なうように設定されている。

以上のように構成された感熱記録装置の動作について、
第３図のタイミングチャートを参照して説明する。

メモリ６３に２ライン分の画信号ＰｉＸが格納された後
、まず、メモリ６３から現ラインの画信号が読み出され
る。この画信号は履歴判定回路５４をそのまま通過し、
画信号ＳｉＮでサーマルヘッド６７のシフトレジスタ６
９に１ラインすべて転送される。転送終了後、ストロー
ブ信号ＳＴＢがメモリ制御部７３から出力し、先に転送
された画信号ＳｉＮがラッチ６１にラッチされる。画信
号ＳｉＮがラッチされると印加パルス巾発生回路了２か
ら発熱体アレイ６８の第１のブロックを駆動するパルス
巾Ｔｌの印加パルスＥＮＢ１が出力されて最初の１／４
ラインが記録される。引き続いて、同様にパルス巾Ｔ１
の印加パルスＥＮＢ２が出力され次の１／４ラインが記
録される。

この間に、メモリ６３から現ライン及び前ラインの画信
号が読み出され、履歴判定回路５４は、現ラインが黒画
素で前ラインが白画素の場合のみ記録を行なうように画
信号を変換し、画信号５ｉＮ（この場合、信号の内容は
補正用画信号になっている。）としてサーマルヘッド６
７のシフトレジスタ６９に１ラインすべて転送する。こ
の転送と印加パルスＢＮＢ２の送信の終了を待ってスト
ローブ信号ＳＴＢがメモリ制御部７３から出力され、転
送された画信号がラッチ６１にラッチされる。

画信号がラッチされると印加パルス巾発生回路７２から
発熱体アレイ６８の第１のブロックを駆動するパルス巾
Ｔ２の印加パルスＢＮＢ１が出力され、この印加パルス
ＥＮＢ１に基づいて最初の１／４ラインに対する補正と
しての記録が行なわれる。（即ち、この段階では、前ラ
インが白画素で現ラインが黒画素である場合、この画素
に対して履歴が考慮された補正が行なわれる。）次に、上述と同様に、パルス巾Ｔ２の印加パルスＥＮＢ
２が出力され、２番目の１／４ラインに対する補正用の
記録が行なわれる。

この間に、現ラインの画信号が読み出され、先程と同様
に１ラインすべてサーマルヘッド６７に転送される。こ
の転送と印加パルスＥＮＢ２の送出終了を待ってストロ
ーブ信号ＳＴＢが端子６０を介して出力されて、先に転
送された画信号がラッチされる。画信号がラッチされる
と印加パルス巾発生回路７２から発熱体アレイｅ８の第
３のブロックを駆動するパルス巾Ｔｌの印加パルスＢＮ
Ｂ３が出力され３番目の１／４ラインが記録される。

続いて、同様にパルス巾Ｔｌの印加パルスＥＮＢ４が出
力され４番目の１／４ラインが記録される。

この間に、メモリ６３から現ライン及び前ラインの画信
号が読み出され、履歴判定回路６４は、現ラインが黒画
素で前ラインが白画素の場合のみ記録を行なうように画
信号を変換し、画信号ＳｉＮとして１ラインすべてサー
マルヘッド６７に転送する。この転送とイネーブル信号
ＢＮＢ４の送信終了を待ってストローブ信号ＳＴＢがメ
モリ制御部７３からラッチ６１へ出力され、画信号がラ
ッチされる。画信号がラッチされると印、加パルス巾発
生回路７２から発熱体アレイ６８の第３のブロックを駆
動するパルス巾Ｔ２の印加パルスＥＮＢ３が出力され、
３番目の１／４ラインが記録される。

引き続いて、同様にパルス巾Ｔ２の印加パルスＥＮＢ４
が出力され、４番目の１／４ラインが記録される。

以上の手順によって１ラインの記録が完了する。

そして、パルス巾Ｔ２の印加パルスＢＮＢ３、パルス巾
Ｔ２の印加パルスＥＮＢ４によって記録が行なわれてい
る間、次ラインの画信号がサーマルヘッド６７に転送さ
れ、以下、同様の動作を繰り返し１ページの記録を終了
する。

なお、制御部７４の構成は本実施例に限定されるもので
なく、例えば、ラッチ出力画信号をブロック毎に制御し
、所定のブロック及び他の一つのブロックに対応するド
ライバーにそれぞれの補正用画信号を続けて入力させ、
この後、同所定のブロック及び同地の一つのブロックに
対応するドライバー１こそれぞれの画信号を続けて入力
させ、以下１ライン分にわたって、組合わせたブロック
毎にそれぞれの画信号を入力させるように構成してもよ
い。

このように構成された制御部を有する感熱記録装置の動
作例を第４図のタイミングチャート及び同感熱記録装置
の構成例を示す第１図、第２図を参照して説明する。

メモリ６３には２ライン分の画信号が記憶されている。

まず、メモリ５３から現ライン及び前ラインの画信号が
読み出され、履歴判定回路６４で現ラインが黒画素で前
ラインが白画素の場合のみ記録を行なうように画信号を
変換し画信号ＳｉＮとしてサーマルヘッド５７のシフト
レジスタ５９に１ラインすべて転送する。転送終了後、
ストローブ信号ＳＴＢがメモリ制御部７３から出力され
て、転送された画信号がラッチされる。画信号がラッチ
されると印加パルス巾発生回路７２から発熱体アレイ６
８の第１のブロックを、駆動するパルス巾Ｔ２の印加パ
ルスＥＮＢ１が出力されて最初の１．／４ラインが記録
される。

続いて、同様にパルス巾Ｔ２の印加パルスＢＮＢ２が出
力されて２番目の１／４ラインが記録される。

この間に、メモリ５３から現ラインの画信号が読み出さ
れ、この画信号は履歴判定回路５４をそのまま通過し画
信号ＳｉＮとしてサーマルヘッド６７のシフトレジスタ
６９に１ラインすべて転送される。この転送、とイネー
ブル信号ＥＮＢ２の送信終了を待ってストローブ信号Ｓ
ＴＢがメモリ制御部７３から出力されて、転送された画
信号がラッチされる。画信号がラッチされると印加パル
ス巾発生回路７２から発熱体アレイ６８の第１のブロッ
クを駆動するパルスＴ２の印加パルスＥＮＢ１が出力さ
れて最初の１／４ラインが記録される。

次に、同じくパルス巾Ｔ２の印加パルスＥＮＢ２が出力
されて、２番目の１／４ラインが記録される。

この間に、メモリ５３から現ライン及び前ラインの画信
号が読み出され、履歴判定回路５４で現ラインが黒画素
で前ラインが白画素の場合のみ記録を行なうように画信
号を変換し画信号ＳｉＮとして１ラインすべてサーマル
ヘッド５７に転送する。この転送と印加パルスＥＮＢ２
の送信終了を待ってストローブ信号ＳＴＢが出力され、
転送された画信号がラッチされる。画信号がラッチされ
ると印加パルス巾発生回路７２から発熱体アレイ６８の
第３のブロックを駆動するパルス巾Ｔ、の印加パルスＥ
ＮＢ３が出力されて最初の１／４ラインが記録される。

続いて、同様にしてパルス巾ＴＩの印加パルスＥＮＢ２
が出力されて２番目の１／４ライ／が記録される。

この間に、メモリ６３から現ライン及び前ラインの画信
号が読み出され、履歴制御回路６４で現ラインが黒画素
で前ラインが白画素の場合のみ記録を行なうように画信
号を変換し画信号ＳｉＮとして１ラインすべてサーマル
ヘッド６７に転送する。この転送と印加パルスＥＮＢ２
の送信終了を待ってストローブ信号ＳＴＢが出力されて
、転送された画信号がラッチされる。画信号がラッチさ
れると印加パルス巾発生回路７２から発熱体アレイ６８
の第３のブロックを、駆動するパルス巾Ｔ２の印加パル
スＥＮＢ３が出力され３番目の１．／４ラインが記録さ
れる。

引き続き、同様にしてパルス巾Ｔ２の印加パルスＥＮＢ
４が出力され４番目の１／４ラインが記録される。

この間にメモリ６３から現ラインの画信号が読み出され
１ラインすべてサーマルへノド５７に転送される。この
転送き印加パルスＥＮＢ４の送信終了を待ってストロー
ブ信号ＳＴＢが出力されて画信号がラッチされる。画信
号がラッチされると印加パルス巾発生回路７２から発熱
体アレイ６８の第３のブロックを駆動するパルス巾Ｔｌ
の印加パルスｇＮＢ３が出力されて３番目の１／４ライ
ンが記録される。

引き続き、同様にしてパルス巾Ｔ１の印加パルスＥＮＢ
４が出力されて４番目の１／４ラインが記録される。

以上の平頭によって１ラインの記録が完了する。

そして、パルス巾Ｔｌの印加パルスＥＮＢ３、／：ルス
巾ＴＩの印加パルスＥＮＢ４によって記録が行なわれて
いる間、次ラインの画信号がサーマルヘッド６７に転送
され、以下、同仔の動作を繰り返して１ページの記録を
終了する。

なお、以上の二つの実施例では、１ラインの分割記録数
が４回の場合について説明したが、この回数に限定され
るものではない。また、印加パルス巾はブロック毎に異
なって設定するようにしてもよい。また、履歴判定回路
における履歴判定方法は本実施例で説明した方法に限定
されるものではない。

発明の詳細な説明したように、本発明は、履歴判定回路で現ライン
の画信号及び前ラインの画信号を入力・比較して所定の
履歴制御用画信号を形成し、これら信号をそれぞれ１ラ
インー括でサーマルヘッドヘ転送するようにしており、
また、１ラインの駆動を複数個のブロックに分けて行な
い、かつ、所定数のブロックを組合わせて、この組合わ
せたブロック毎に画信号または履歴制御用画信号に基づ
く記録を、順次行ない、同様の記録を組合わせたブロッ
ク毎に１ラインすべてにわたって行なうようにしている
ので、記録電源容量が増大することなく、また、サーマ
ルヘッドとの画信号インターフェイスが一本で済み、し
かも、履歴制御を容易に、かつ高速に行なうことができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の感熱記録装置を示す構成ブ
ロック図、第２図は同感熱記録装置のサーマルヘッドの
構成を示すブロック図、第３図は同感熱記録装置の要部
信号のタイミングチャート、第４図は本発明の他の実施
例の感熱記録装置の要部信号のタイミングチャート、第
６図は従来の感熱記録装置の一例を示す構成ブロック図
、第６図は同感熱記録装置のサーマルヘッドの構成を示
すブロック図、第７図は第６図の感熱記録装置の要部信
号のタイミングチャートである。６４・・・履歴判定回路、５７・・・サーマルヘッド、
６９・・・シフトレジスタ、６１・・・ラッチ、　６６
・・・アンドゲート、６７・・・ドライバー、６８・°
°発熱体アレイ、７２・・・引加パルス巾発生部、７３
・・・メモリ制御部、７４・・・制御部。代理人の氏名　弁理士　中　尾　敏　男　ほか１名−、
Ｃ’Ｊ　　　−十豪色；冨嵩！乞

Claims

【特許請求の範囲】

（１）１ライン分の画信号をシリアル入力し、これをパ
ラレル出力するシフトレジスタと、シフトレジスタの出
力画信号を記憶するラッチと、ラッチの出力信号及び制
御部の出力信号に応じて複数個のブロック毎に作動され
るドライバと、発熱素子が１列に配列し、ドライバによ
って駆動・発熱される発熱体アレイとを有したサーマル
ヘッドと、前記発熱素子の蓄熱量を算定し、この蓄熱量
が所定の蓄熱量に比べ少ない発熱素子に対して補正用画
信号を生成し、これを１ライン分出力する履歴判定回路
とを備え、前記制御部が、前記ラッチ出力画信号をブロ
ック毎に制御し、所定のブロック及びこのブロックに組
合わせた他のブロックに対応するドライバーにそれぞれ
の現ラインの画信号を続けて入力させ、この後、同所定
のブロック及びこのブロックに組合わせた他のブロック
に対応するドライバーにそれぞれの補正用画信号を続け
て入力させ、以下１ライン分にわたって、互いに組合わ
せたブロック毎にそれぞれの現ラインの画信号を入力さ
せた後、引き続いてそれぞれの補正用画信号を入力させ
るように設定されたことを特徴とする感熱記録装置。
（２）制御部が、ラッチ出力画信号をブロック毎に制御
し、所定のブロック及び、このブロックに組合わせた他
のブロックに対応するドライバーにそれぞれの補正用画
信号を続けて入力させ、この後、同所定のブロック及び
このブロックに組合わせた他のブロックに対応するドラ
イバーにそれぞれの現ラインの画信号を続けて入力させ
、以下１ライン分にわたって、互いに組合わせたブロッ
ク毎にそれぞれの現ラインの画信号を入力させるように
設定されたことを特徴とする特許請求の範囲第１項記載
の感熱記録装置。