JPS63211893A - 電子交換機の処理系の記憶破壊検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 マルチプロセッサ構成の電子交換システムにおいて、そ
れぞれのプロセッサ間のバンクアンプメモリ間のコンベ
アを行って再開処理プログラムの破壊を防ぎ、システム
再開不可のようなメモリ破壊を早期検出し、早期対策を
可能にする。

〔産業上の利用分野〕

本発明はマルチプロセッサ構成の電子交換システムのメ
モリコンベア機能に関する。

主プロセッサと複数の呼処理プロセッサとを備えたマル
チプロセッサ構成の電子交換システムでは、再開時間短
縮や障害装置の正常系からの早期切り離し等のために、
全プロセッサ共通にファイルメモリと呼ばれるバックア
ップメモリ内に同一のプログラムやデータを持つ。従っ
て、何らかの障害またはプログラムバグによる当該エリ
アの破壊は再開不可等の重大な問題を引き起こす可能性
がある。よって、前記バックアップメモリエリアのメモ
リ内容には特に高い信頼性が要求される。

〔従来の技術〕

従来の主プロセッサと複数の呼処理プロセッサとを備え
たマルチプロセッサ構成の電子交換システムにおいて、
主プロセッサ（メインプロセッサ、略称ＭＰＲ）と呼処
理プロセッサ（コールプロセッサ、略称ＣＰＲ）にはそ
れぞれ主メモリ　（メインメモリ、略称ＭＭ）とバック
アップメモリ　（ファイルメモリ、略称ＦＭ）の２つの
記憶装置がある。そして、これら記憶装置の記憶内容は
、交換機使用中に何らかの原因で破壊される恐れがある
ので、定期的（例えば２４時間おき）に記憶比較（メモ
リコンベア）する必要がある。

そこで、従来は前記記憶装置おいては以下のようなメモ
リコンベア方式が実行されている。

ｆｌｌ　　主メモリＭＭ内の書き換え不可エリア（パー
マネントメモリ、略称ＰＭ）と、そのバックアップメモ
リＦＭの内容とのメモリコンベア（ＭＭａｕｄｉｔ）。

：　この方式では２４時間周期で書き換え不可エリアＰ
Ｍ部とそのアドレスに相当するバックアップメモリＦＭ
の内容を読み出してコンベアし、異なっている場合はそ
れぞれの内容を出力する。

（２）二重化されたシステムのバックアップメモリのマ
スター系、スレーブ系それぞれの内容のコンベア。（Ｆ
Ｍ　ａｕｄｉｔ）：　　この方式では２４時間周期で読
み出したマスター系、スレーブ系の両系のバックアップ
メモリＦＭの内容を比較し、異なっている場合はそれぞ
れの内容を出力する。

〔発明が解決しようとする問題点〕

゛ところが、従来のメモリコンベア方式では、バンクア
ンプメモリＦＭにのみ存在するプログラム（オーバーレ
イ制御により起動される。）については、マスター系、
スレーブ系両系のバックアップメモリＦＭのコンベア機
能によるメモリ破壊チェックのみが提供されていたが、
何らかのソフトウェアバグまたはハードウェア障害によ
る両系破壊があった場合には、その検出が不可能である
という問題点がある。

特に、システム異常時に記憶装置の初期設定をして元の
状態に戻して正常動作をさせる再開処理プログラムを起
動するＥＭＧＰＲＣプログラムや、磁気テープ（略称Ｍ
Ｔ）をロードするための特殊なプログラムであるＢＯＯ
Ｔプログラム等は、バックアップメモリのみに存在しす
るので、もし破壊された場合は、初期プログラムロード
（略称ＩＰＬ）動作を行わない限りシステムの正常な動
作への復帰が不可能であり、この種の障害は早期検出し
ないとシステムが機能しなくなるという問題点がある。

なお、前記再開処理プログラムを起動するＥＭＧＰＲＣ
プログラムやＢＯＯＴプログラム等は、初期プログラム
ロード時に主プロセッサのバックアップメモリから呼処
理プロセッサのハックアップメモリに転送される。

〔問題点を解決するための手段〕

本発明の目的は前記従来のマルチプロセッサ構成の電子
交換システムにおける問題点を解消し、何らかのソフト
ウェアバグやハードウェア障害により主プロセッサ、も
しくは呼処理プロセッサの記憶装置の記憶内容に破壊が
生じたとしても、確実に障害箇所を検出することができ
る電子交換機の処理系の記憶破壊検出方法を提供するこ
とにある。

前記目的を達成する本発明の方法の原理ブロック図を第
１図に示す。

本発明による電子交換機の処理系の記憶破壊検出方法は
、主プロセッサ１と複数個、例えばＮ個の呼処理プロセ
ッサ２を備えたマルチプロセッサ構成の電子交換機の処
理系の記憶破壊検出方法であって、 主プロセッサ１は、所定時間毎にチャネル間接続袋Ｗ３
を介して各呼処理プロセッサ２にそのバックアップメモ
リ２ａの記憶内容の読み出しを実行させ、読み出された
記憶内容を受け取り、次いで主プロセッサ１は自己の同
じバックアップメモリ１ａの記憶内容を読み出し、読み
出した記憶内容と、全ての呼処理プロセッサ２のバック
アップメモリ２ａの記憶内容各個とを比較し、比較した
記憶内容に相違が検出された時は、主プロセッサ１は自
己および相違する呼処理プロセッサ２のバックアップメ
モ１月ａ＋２ａの記憶内容をメッセージにて出力するよ
うに構成されている。

また、本発明の他の電子交換機の処理系の記憶破壊検出
方法では、呼処理プロセッサ２は、チャネル間接続装置
３を介して所定時間毎に主プロセッサ１にそのバックア
ップメモリ１ａの記憶内容の読み出しを実行させ、読み
出された記憶内容を呼処理プロセッサ２は受け取り、次
いで呼処理プロセッサ２は自己のバックアップメモリ２
ａの内容を読み出し、その記憶内容と主プロセッサ１の
バックアップメモリ１ａの内容とを比較し、比較した記
憶内容に相違が検出されると、呼処理プロセッサ２は自
己および主プロセッサ１のバックアップメモリ１ａ、２
ａの記憶内容をメッセージにて出力するように構成され
ている。

〔作　用〕

本発明の方法によれば、主プロセッサ１はまず各呼処理
プロセッサ２に対してそのＦＭデータの読み出し要求を
行う。要求を受けた呼処理プロセッサ２はバックアップ
メモリ（２ａ）からＦＭデータを読み出してこれを主プ
ロセッサ１に返送する。

これを受けて主プロセッサ１は自己のバンクアンプメモ
リ（１ａ）からＦＭデータを読み出し、このＦＭデータ
と各呼プロセッサ２のＦＭデータのコンベアを行い、相
違がある時に双方のＦＭデータを出力する。

また、本発明の他の方法によれば、各呼処理プロセッサ
２はまず主プロセッサ１に対してそのＦＭデータの読み
出し要求を行う。要求を受けた主プロセッサ１はバック
アップメモリ（１ａ）からＦＭデータを読み出した後、
これを各呼処理プロセッサ２に返送する。これを受けて
各呼処理プロセッサ２は自己のＦＭデータを読み出し、
このＦＭデータと主プロセッサ１０ＦＭデータのコンベ
アを行い、相違がある時に双方のＦＭデータを出力する
。

〔実施例〕

以下添付図面を用いて本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例のブロック図を示すものであ
る。

図において、１は主プロセッサ（以後ＭＰＲＩという）
、２は複数個、例えばＮ個ある呼処理プロセッサ（以後
ＣＰＲＩ　　２〜ＣＰＲＮ　２という）、３はチャネル
間接続装置、４は通話路サブシステム（略称５ＰＳ）、
５は共通バス、６は通話路系バスをそれぞれ示しており
、このシステムは全て二重化されている。

ＭＰＲＩはバックアップメモリであるファイルメモ１月
ａ（以後ＦＭ１ａという）、主記憶装置であるメインメ
モ１月ｂ（以後ＭＭ１ｂという）、汎用電子計算機とほ
ぼ同様の機能をもった基本演算回路であるセントラルコ
ントローラｌｃ　（以後ＣＣ１ｃという）、チャネル制
御装置１ｄ　（以後ＣＨＣ１ｄという）を備えており、
ＣＰＲＫ　２　　（Ｋは１−Ｎの自然数）は同じくバッ
クアップメモリであるファイルメモリ２ａ　（以後ＦＭ
２ａという）、主記憶装置であるメインメモリ２ｂ　（
以ａＭＭ２ｂという）、汎用電子計算機とほぼ同様の機
能をもった基本演算回路であるセントラルコントローラ
２ｃ　（以１ｃｅ２ｃという）、チャネル制御装置２ｄ
　（以後ＣＨＣ２ｄという）を備えている。また、前記
通話路サブシステム４は時分割ネットワーク４ａ　（略
称ＤＳＭ）を備えている。

以上のように構成されたシステムにおける本発明のＭＰ
ＲＩおよびＣＰＲｘ２の動作を第３図から第６図のフロ
ーチャートおよび第７図と第８図のタイムチャートを用
いて説明する。

第７図はＭＰＲＩ側にてコンベア処理を行う場合の制御
を示しており、この処理は所定時間毎、例えば２４時間
毎に実行される。ステップ３０１ではＭＰＲＩのＣＣ１
ｃはＣＰＲＩ２のＦＭ２ａのＦＭデータのコンベア処理
を起動し、起動されたコンベア処理はプロセッサ間通信
を介してＣＰＲＩ　　２のＦＭ２ａの読み出し受付処理
を起動する。このときＦＭ２ａの読み出し受付処理の入
力となるのは読み出しＦＭ２ａの先頭アドレスと、読み
出しワード数である。

ＭＰＲＩによりＦＭ２ａの読み出し受付処理が起動され
たＣＰＲＩ　　２は、第４図のような処理を実行する。

即ち、ステップ４０１では前記入力情報に従ったＦＭ２
ａのアクセスが実行されてＦＭデータが読み出され、ス
テップ４０２において読み出されたＦＭデータがＭＰＲ
Ｉに転送される。この処理はステップ４０３にて終了す
る。

ＭＰＲＩは、このようにしてまずＣＰＲＩ２のＦＭ２ａ
からのＦＭデータを受け取ると、続いて前記同様の処理
をＣＰＲＫ　２に対して実行し、ｃｐＲ２２のＦＭデー
タを受け取る。この処理はシステムに実装された全ての
ＣＰＲＫ　２に対して実行され、ステップ３０２にて最
後のＣＰＲＩ２からのＦＭデータの受付処理が終了する
と、ＣＣ１ｃはステップ３０３にて今度はＭＰＲＩ自身
のＦＭ１ａに格納されているＦＭデータを読み出す。

ステップ３０４からステップ３０８は受け付けた各ＣＰ
Ｒｘ２からのＦＭデータと、ＭＰＲ１自身のＦＭデータ
とのコンベア処理を示すものである。

ステップ３０４ではＣＰＲｘ２の番号Ｋを１ずつインク
リメントし、ステップ３０５にてステップ３０５にて設
定された番号のＣＰＲｘ２のＦＭデータとＭＰＲＩ自身
のＦＭデータとをコンベアする。そして、ステップ３０
６にてＣＰＲＫ　２のＦＭデータとＭＰＲＩ自身のＦＭ
データとに不一致があったか否かが判定され、不一致が
ない時（Ｎｏ）はステップ３０８に進んでコンベア処理
を行ち−たＣＰＲＫ　２の番号が最終番号Ｎであるか否
かを判定する。

ステップ３０ＢにてＮＯの時はステップ３０４に戻って
ＣＰＲＫ２の番号Ｋを１つインクリメントして同様の処
理を実行する。最終番号ＮのＣＰＲＮ　２とのコンベア
処理を行なっても、ステップ３０Ｂにて不一致がなかっ
た場合はステップ３０９に進んでコンベア処理を終了す
る。

一方、ステップ３０６にて不一致が検出された場合（Ｙ
ＥＳ）はステップ３０７に進み、不一致が検出さく１３
） れた番号、例えば番号ＭのＣＰＲＫ２のＦＭデータのア
ドレスと、ＦＭデータの内容を自律メーセージで出力す
る。そしてステップ３０８に戻って前記コンベア処理を
継続する。

このようにして、例えば番号ＭのＣＰＲＫ２のＦＭデー
タがＭＰＲＩのＦＭデータと不一致の場合はその内容と
アドレスがＭＰＲＩの自律メッセージにより出力される
ので、保守者がコンベア処理の実行後に自律メツセージ
を見て、誤りを判定することができる。

第５図および第６図は本発明の方法の他の実施例を示す
ものである。この方法は第３図および第４図の方法では
コンベア処理をＭＰＲＩ側で行っているのに対して、コ
ンベア処理をＣＰＲｘ２側で行っているものであり、処
理内容は前述の例と全く同一である。この処理は所定時
間毎、例えば２４時間毎に実行される。第５図には、例
えばに番目のＣＰＲＫ　２の制御の手順のみを示すが、
他のものの制御はこれと全く同様である。

ステップ５０１ではＣＰＲＫ２のＣＣ２ｃはＭＰＲ１の
ＦＭ１ａのＦＭデータのコンベア処理を起動し、起動さ
れたコンベア処理はプロセッサ間通信を介してＭＰＲＩ
のＦＭ１ａの読み出し受付処理を起動する。このときＦ
Ｍ１ａの読み出し受付処理の入力となるのは読み出しＦ
Ｍ１ａの先頭アドレスと、読み出しワード数である。

ＣＰＲＫ２によりＦＭ１ａの読み出し受付処理が起動さ
れたＭＰＲＩは、第６図のような処理を実行する。即ち
、ステップ６０１では前記入力情報に従ったＦＭ１ａの
アクセスが実行されてＦＭデータが読み出され、ステッ
プ６０２において読み出されたＦＭデータがＣＰＲに２
に転送される。この処理はステップ６０３にて終了する
。

ＣＰＲＫ　２は、このようにしてＭＰＲＩのＦＭ１ａか
らのＦＭデータを受け取ると、ステップ５０２にて今度
はＣＰＲｘ２自身のＦＭ２ａに格納されているＦＭデー
タを読み出す。

ステップ５０３はＣＰＲｘ２が受け付けたＭＰＲｌから
のＦＭデータと、ＣＰＲＫ２自身のＦＭデータとのコン
ベア処理を示すものである。そして、ステップ５０４に
てＣＰＲＫ　２のＦＭデータとＭＰＲ１自身のＦＭデー
タとに不一致があったか否かを判定し、不一致がない場
合（ＮＯ）はステップ５０６に進んでコンベア処理を終
了する。

一方、ステップ５０４にて不一致が検出された場合（Ｙ
ＥＳ）はステップ５０５に進み、不一致が検出されたＣ
ＰＲＫ２のＦＭデータのアドレスと、ＭＰＲｌのＦＭデ
ータの内容を自律メーセージで出力する。そしてステッ
プ５０６に進んで前記コンベア処理を継続する。

このようにして、例えばに番目のＣＰＲＫ２のＦＭデー
タがＭＰＲＩのＦＭデータと不一致の場合はその内容と
アドレスがＣＰＲＫ２の自律メッセージにより出力され
るので、保守者がコンベア処理の実行後に自律メツセー
ジを見て、誤りを判定することができる。

第７図および第８図は前記ＭＰＲＩのコンベア処理およ
びＣＰＲｘ２のコンベア処理を時間と共に表した図であ
る。

第７図に示すＭＰＲｌ側でコンベア処理を行う方法は、
個々のＣＰＲｘ２に時間差をもってＦＭ続出要求をかけ
なければならないので、全てのＣＰＲＫ　２からのＦＭ
データをＭＰＲＩが受け取るまでの時間は比較的長い。

よって、この方法は呼処理プロセッサ数の少ない比較的
小規模なシステムに有効である。

第８図に示すＣＰＲＫ　２側でコンベア処理を行う方法
は、個々のＣＰＲＫ２がほぼ同時にＭＰＲｌにＦＭ続出
要求をかけることができるので、全てのＣＰＲＫ２から
のＦＭデータをＭＰＲＩが受け取るまでの時間は比較的
長い第７図の方法に比べてコンベア処理の終了までの要
する時間が短い。

どの方法は呼処理プロセッサ数の多い比較的大規模なシ
ステムに適している。

〔発明の効果〕

本発明によれば、従来のバックアップメモリのマスター
系、スレーブ系のコンベアのみでは発見できなかったバ
ックアップメモリの両系破壊の早期検出が可能になり、
システムの安全性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例のブロック図、第３図から第６図は本発明の実施
例の動作を示すフローチャート、第７図はＭＰＲ側にて
コンベア処理を行う場合の処理のタイムチャート、第８
図はＣＰＲ側にてコンベア処理を行う場合の処理のタイ
ムチャートである。 ｌ°°°主プロセッサ（ＭＰＲ）、１ａ・・・ファイル
メモリ　（ＦＭ）　、ｌｂ・・・主メモリ　（ＭＭ）　
、ｌｃ・・・セントラルコントローラ（ＣＣ）　、ｌｄ
・・・チャネル制御装置（ＣＨＣ）　、２・・・呼処理
プロセッサ（ＣＰ　Ｒ）、２ｂ・・・主メモリ　（ＭＭ
）　、２ｂ・・・主メモリ　（ＭＭ）、２ｃ・・・セン
トラルコントローラ　（ＣＣ）、２ｄ・・・チャネル制
御装置（ＣＨＣ）　、３・・・チャネル接続装置、四点
通話路サブシステム、５・・・共通バス、６・・・通話
路系バス。

Claims (1)

1. 【特許請求の範囲】 １、主プロセッサ（１）と複数の呼処理プロセッサ（２
   ）を備えたマルチプロセッサ構成の電子交換機の処理系
   の記憶破壊検出方法であって、 主プロセッサ（１）により所定時間毎に各呼処理プロセ
   ッサ（２）にそのバックアップメモリ（２ａ）の記憶内
   容の読み出しを実行させ、読み出された記憶内容を主プ
   ロセッサ（１）は順次受け取り、 全ての呼処理プロセッサ（２）のバックアップメモリ（
   ２ａ）の記憶内容を受け取ると、主プロセッサ（１）は
   自己の同じバックアップメモリ（１ａ）の記憶内容を読
   み出し、全ての呼処理プロセッサ（２）のバックアップ
   メモリ（２ａ）の記憶内容と主プロセッサ（１）のバッ
   クアップメモリ（１ａ）の内容とをそれぞれ比較し、 比較した記憶内容に相違が検出された時は、主プロセッ
   サ（１）は自己および相違する呼処理プロセッサ（２）
   のバックアップメモリ（２ａ）の記憶内容をメッセージ
   にて出力することを特徴とする電子交換機の処理系の記
   憶破壊検出方法。 ２、主プロセッサ（１）と複数の呼処理プロセッサ（２
   ）を備えたマルチプロセッサ構成の電子交換機の処理系
   の記憶破壊検出方法であって、 各呼処理プロセッサ（２）は、所定時間毎に主プロセッ
   サ（１）にそのバックアップメモリ（１ａ）の記憶内容
   の読み出しを実行させ、読み出された記憶内容を呼処理
   プロセッサ（２）は受け取り、 各呼処理プロセッサ（２）は自己のバックアップメモリ
   （２ａ）の内容を読み出し、その記憶内容と主プロセッ
   サ（１）のバックアップメモリ（１ａ）の内容とを比較
   し、 比較した記憶内容に相違が検出されると、呼処理プロセ
   ッサ（２）は自己および主プロセッサ（１）のバックア
   ップメモリ（１ａ）の記憶内容をメッセージにて出力す
   ることを特徴とする電子交換機の処理系の記憶破壊検出
   方法。