JPS63213367A - 電荷結合装置及びこの装置を具えるカメラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電磁放射線を個別の電荷パケットに変換しこれ
ら電荷パケットをその読出しによって移送する装置であ
って、表面に直角な方向にこの表面から順次に少なくと
も３つの層を有する半導体本体と、電荷結合装置の電荷
移送チャネルを構成する第１導電型の第１層と、局部露
光により発生した過剰電荷キャリアを前記表面に直角な
方向に流し得る電位障壁を形成する第２導電型の隣接第
２層と、過剰電荷キャリアを排出する第１導電型の隣接
第３層とを具え、前記表面にはアクティブレベル及びブ
ロッキングレベ元間で変化するクロック電圧を供給する
手段に接続された電極システムを設け、電位ウェル及び
電位障壁を隣接移送チャネルに誘起するようにした電荷
結合装置及びかかる電荷結合装置を設けたカメラに関す
るものである。

この種の電荷結合装置は、特にＩ　ＥＥＥ　）ランザク
ションズ　オン　エレクトロン　デバイシス第ＥＤ−３
２巻　第８号　１９８５年　８月　第１４３０〜１４３
８頁に、Ｍ、Ｊ、Ｉｌ、ｖ、ｄ、ステーク等による論文
“垂直アンチ−ブルーミングを有するフレーム移送ＣＣ
Ｄカラー撮像器°゛から既知である。

電荷結合装置は同一の多数の装置と相俟って例えばカメ
ラに用いる二次元のイメージセンサを構成することがで
きる。かかるセンサーでは通常局部露出過多の場合に発
生した電荷キャリアが露出過多区域（画素）自体を超え
てセンサー上に広がるのを防止する手段が講じられてい
る。これらの手段は“アンチ−ブルーミング′°として
文献にしばしば示されている。“アンチ−ブルーミング
゛の最も既知の方法では、過剰電荷キャリアを排出し得
るいわゆるオーバーフロー障壁及びドレイン領域を半導
体本体の表面の二次元画素パターンの列間に設ける。こ
のアンチ−ブルーミング法により、解像度及び怒度が減
少するため、特に上述した文献では通常の垂直アンチ−
ブルーミング（■ＡＢ）も減少することが記載されてい
る。上記文献には上側のｎ型層により電荷結合装置の埋
込みチャネルを構成し、ｐ型層により過剰電荷キャリア
のオーバーフロー障壁を構成し、下側のｎ側層により過
剰電荷キャリアのドレインを構成する垂直ｎｐｎ構造の
センサーが記載されている。中間層即ちｐ型層には電荷
を捕捉子る電極の下側に減少された厚さの１部分を設け
ると共に下側のｎ型層が上側のｎ型層に結合される開口
をも設ける。

かかる構成では、露出過多による“ブルーミングを解像
度及び／又は怒度に何等又は少なくともほぼ有害な影響
を与える事なく有効に防止することができる。

この装置において、処理すべき露出過多の程度を増大す
る必要がある場合には、即ち過剰電荷キャリアの全部を
いまだ排出し得る程度を増大する必要がある場合には電
荷輸送チャネル及びドレイ７　ＪＥｉ　間０）　オー　
ハーフロー障壁を減少させるのが最も有効である。これ
は下側のｎ型層（基板）の電圧を増大すること及び／又
はｐ型層に外部的に供給される電圧を増大することによ
って実施することができる。基板電圧を増大する場合に
は最大供給電圧を高くする必要のある欠点がある。しか
し、一層本質的な欠点はオーバーフロー電位障壁を減少
させると後に詳細に説明するように最大電荷パケットが
減少することである。一般に画素当たり処理すべき最大
電荷パケットが減少すると信号対雑音比が減少し、その
結果表示中の画像品質が劣化するようになる。

処理すべき最大露出過多を増大する他の方法はｎチャネ
ル装置においてブロッキング電圧を減少させ、従って関
連する電極の下側の電位障壁を増大することである。基
板に対するオーバーフロー電位障壁を一定に保持する場
合には、露出過多が増大し得、従ってブロッキング電極
の下側の高電位障壁のために電荷キャリアが隣接する画
素に追従する事なく電荷パケットの電位レベルも増大し
得るようになる。実際上クロック電圧の電圧スイープを
かように拡大することは消費電力が高くなり過ぎるため
不可能、又は不所望である。

本発明の目的は最大電荷パケット（白レベル）の大きさ
を処理すべき最大露出過多に対して装置の調整とは実際
上無関係とするようにした垂直アンチ−ブルーミングを
有する電荷結合装置を提供せんとするにある。

本発明は電磁放射線を個別の電荷パケットに変換しこれ
ら電荷パケットをその読出しによって移送する装置であ
って、表面に直角な方向にこの表面から順次に少なくと
も３つの層を有する半導体本体と、電荷結合装置の電荷
移送チャネルを構成する第１導電型の第１層と、局部露
光により発生した過剰電荷キャリアを前記表面に直角な
方向に流し得る電位障壁を形成する第２導電型の隣接第
２層と、過剰電荷キャリアを排出する第１導電型の隣接
第３層とを具え、前記表面にはアクティブレベル及びブ
ロッキングレベル間で変化するクロック電圧を供給する
手段に接続された電極システムを設け、電位ウェル及び
電位障壁を隣接移送チャネルに誘起するようにした電荷
結合装置において、電磁放射線の変換中のブロッキング
レベルを前記電荷パケットの移送中のブロッキングレベ
ルとは相違させ、電磁放射線の変換中前記アクティブレ
ベル及びブロッキングレベル間の差が電荷パケットの移
送中よりも太き（なるようにしたことを特徴とする。

本発明は特に電荷輸送中電荷パケットへの電荷キャリア
の供給が像（積分期間）の変換中よりも著しく少なくな
るため、画素間の電位障壁の高さに課せられる要求は積
分期間中よりも電荷移送中に厳しくする必要はないと言
う事実を基にしてなしたものである。ブロッキング電極
の下側の電位障壁が増大すると処理すべき最大露出過多
の程度に不変のオーバーフロー障壁に対する要求に従っ
て調整することができる。電荷移送中このオーバーフロ
ー電位障壁が再び減少し得ると言う事実により低スイー
プの通常のクロック電圧はオーバーフロー電位障壁中充
分な値となる。これがためオーバーフロー電位障壁中止
として住じる電力消費は通常の許容し得る低レベルに保
持されるようになる。

図面につき本発明を説明する。

第１図に示す電荷結合装置は１例としてｎ−チャネル型
とするが、これをｐ−チャネル型とすることもできる。

この電荷結合装置はｎ−型珪素基板Ｉを具え、その表面
にｐ−型領域３を設ける。

このｐ−型領域３には適当な不純物のイオン注入により
電荷結合装置の埋込みチ°ヤネルを構成するｎ−型？、
Ｉ域４を設ける。ｎ−型領域４は浅いｐ　−型表面領域
５により横方向に囲み、このＰ−型表面領域５はこれに
ｐ−型領域３よりも多量に不純物をドープし、これによ
りｎ−型領域４の近くの表面２に寄生ｎ−型チャネルが
形成されるのを防止する。この表面２には厚さが例えば
ほぼ１１００ｎの酸化珪素及び／又は窒化珪素の薄い誘
電体層６を被覆する。クロック電極７〜１０のシステム
は誘電体Ｎ６上に、酸化物層（図示せず）により相互絶
縁された多結晶珪素の順次の３層の形態に設ける。１例
として図面には４本のクロックライン１１〜１４を具え
、クロック電圧φ重、φｚ１φ１、φ４を供給する４−
相装置を示す。電極７（多結晶珪素Ｉ）をクロックライ
ン１１（φ１）に接続し、電極８（多結晶珪素■）をク
ロックライン１２（φりに接続し、電極９（多結晶珪素
Ｉ）をクロックライン１３（φ３）に接続し、電極１０
（多結晶珪素ｍ）をクロックライン１４（φ４）に接続
する。前記文献に示されているように、これら電極を適
宜形成して、光窓を電極間に画成し、これに電極材料が
被覆されないようにしてブルー光が多結晶珪素により吸
収されることなく半導体本体に到達し得るようにする。

クロック電圧φ１〜φ４はクロック電圧源１５（線図的
に示す）から供給する。ｎ−型基板ｌには例えば基板の
下側に設けられた接点１６の形態の電気接続を行う。

しかし、この基板接点を既知のように半導体本体の上側
に設は得ることも勿論である。ｐ−型障壁層３には第１
図に線図的にのみ示す電気接続１７を設ける。

第２図に示すように、ｐ−型層３にはチャネル４の下側
又はチャネル４の少なくとも集積区域の下側に幅狭部分
１８を設ける。この幅狭部分１日はその深さを適宜定め
てｎ−型チャネル４及び基板１間にｎ−型チャネルを残
存させ、このｎ−型チャネルを常規作動状態のもとて完
全に空乏状態として基板及びチャネル４間が短絡される
のを防止する。この幅狭部分によりｐ−型領域３の厚さ
を自由に選択して所望のアンチ−ブルーミング特性が幅
狭部分１日を経て得られるようにする。

上述した装置を製造する方法は前記文献を参照されたい
。特定の例では燐を（３〜４．５）ＸＩＯ１４原子／　
ｃｍ　’の濃度でドープしたｎ−型珪素基板１を出発材
料とする。幅狭部分１８を有するｐ−型層３は前記文献
に記載されているように得ることができ、この場合には
半導体本体の表面２からある相対距離の箇所にイオン注
入及び拡散により２つのｐ−型領域（ポケット）を形成
し、これら領域間のオーバーラツプを横方向拡散により
得ると共にこれら領域によって幅狭部分１８を有する共
通ｐ−型領領域を構成する。イオン注入された領域間の
距離を約３μｍとし、拡散長さを約３μｍとする。イオ
ン注入された領域の表面濃度を約５．６Ｘ１０１Ｓ硼素
原子／　ｃｍ　’とする。ｎ−チャネル４はその幅を約
５μｍとし、深さ０．９μｍとし、表面濃度を２Ｘ１０
”原子／ｃｍ３とする。

本発明を説明するために、先ず最初第４図につき垂直ア
ンチ−ブルーミングを有する慣例のＣＯＤイメージセン
サ配置の電位プロフィールを説明する。第４図において
、電位■は縦軸（上下）にプロットし、半導体本体１の
表面２からの距離を横軸にプロットする。左側の斜線区
域はクロック電極を示す。又ＯＸで示される領域は酸化
物層６に相当する。更に、領域ｎ＋、Ｐ及びｎ２はｎ−
チャネル４、ｐ−型Ｎ３、及びｎ−基板１を夫々示す。

曲線２０．２１及び２２は基板電圧ＶＳＩｊｌ１１、例
えば１６Ｖを基板ｌに印加する場合の電位プロフィール
を夫々示す。曲線２０はブロッキング電極、即ち低電圧
（例えばＯ■）を印加する電極の下側の電位を示し、こ
れがため電位障壁がこの電極の下側に誘起され、これに
より２つの隣接画素を互いに絶縁する。電極の電圧を適
宜選定してｎ一層の電位がこの電極（点Ａ）の下側でｐ
一層３の電位よりも僅かだけ高くなり電極によってｐ　
−型層３に対する電位障壁を“′見る”ことができる。

これがためここに発生した電子は隣接の画素の一方に好
適に流れると共に基板１を経て排出されなくなる。曲線
２１は例えば＋１ｏ■の正電圧を印加す、る積分ゲート
の下側の電位分布を示す。このゲートの下側には電子よ
りなる電荷パケットが蓄−積され、その結果電極の下側
の領域が部分的にかつ電気的に中性となる。第４図にお
いて、この電気的に中性な領域を電位分布の水平ライン
で示す。

印加電圧を適宜選定して最大許容露出過多の場合にブロ
ッキングゲートの下側の電位レベルＡと積分ゲートの下
側の電位レベル即ちレベルＣとの差が所定値以上となら
ないようにする。こめ差Ａ−Ｃの特定の値を例えば１Ｖ
とする。この値では実際には熱励起により電子が電位障
壁Ａに亘り一方の画素から隣接の画素に拡散する。特定
の例では任意値Ａ−Ｃα１ｖ、及び基板電圧１６Ｖで、
電気的に中性な領域及びｐ−型層３の障壁間の電圧差Δ
Ｖａａは約０．４Ｖとなり、これは約１００回の露出に
相当する。露出過多を突然停止する場合又は放射線が入
射しない隣接の蓄積箇所に電荷パケットが移送される場
合には障壁ΔＶＡＩＩに亘る過剰電荷キャリアの拡散は
停止せず、曲線２２がΔ■＾Ｂα０．６　Ｖに到達する
まで継続されるようになる。値Ａ−Ｃ＝ＩＶが不変で高
い露出過多、例えば１０．０００回の露出過多を許容す
る場合にはΔＶＡＩ＋を０．４ｖから約０．３Ｖに減少
させる必要がある。同一の２レベルクロツク電圧を用い
る場合には基板１に印加される電圧及び／又はｐ−型層
３に印加される電圧を変化させることができる。

−例として第４図にΔｖＡ８を基板電圧により調整する
場合に生じる状態を示す。この電圧を例えば±０．２　
Ｖ　（Ｖｓ＋＋＋＋ｚ）に調整する。曲線２３は例えば
約１，０００回の露光により生じる状態を示す。

障壁ΔｖＡＢはＩＶの電圧差Ａ−Ｃにより約０．２ｖに
減少する。この値ＡＶＡＩＩ−〇、２■は充分低く局部
的に極めて高い光度で発生した光電流を基板１に排出す
る。電荷パケットを隣接の露光されていない蓄積箇所に
転送する場合には基板への電荷移送は再びΔＶ　Ａ！ｌ
−０，６Ｖとなるまで継続されるようになる。この状態
を曲線２４で示す。レストレベルΔＶＡ１１に到達する
場合には形成された電荷パケットの中性領域の電位レベ
ルＤは著しく減少し、基板電圧ＶＳＵ□＝１６Ｖでレス
トレベルにあったレベル已に対して約１Ｖとなる。この
基板電圧のレベルＤは積分ゲートの下側に蓄積し得る最
大電荷パケットに相当するため許容し得る露出過多が増
大すると最大電荷パケットが著しく減少するようになる
。この減少は特に強くΔ■。＝　０．２　Ｖの目標減少
に対して約１ｖとなることを確かめた。

その理由は基板電圧が増大するとｐ−型層３の障壁の高
さが減少し、しかもｎ−型Ｎ４の電位が同時に減少する
からである。前記差ｌＶＡ＋＋は基板電圧が増大するに
つれて比較的徐々に減少する。これがためアンチ−プル
ーミング障壁を僅かに減少させる前にＮ３及び４の電位
レベルを充分に減少させる必要がある。

基板電圧を一定に保持する必要がある場合及び一層圧の
電圧を接続部３を経てｐ−型層３に供給する必要がある
場合にも同様の状態が発生する。

上述した欠点はクロック電圧を用いてスイープを大きく
例えば０■〜１２Ｖの間で変化させることによって除去
することができる。しかし１．かようにクロックスイー
プを大きくする場合には消費電力も増大する。

本発明によればクロック電圧源１５にクロック電極を接
続し、これにより第３図に示すように２レベルクロツク
電圧のかわりに３レベルクロツク電圧を供給する。電荷
結合装置は前述したように設定された４−相ＣＣＤを具
え、電極８，９及びｌＯ又は７．８及び１０を積分ゲー
トとして用い、かつゲート７又は９をブロッキングゲー
トとして用いる。第３図には４個のクロック電圧φ、〜
φ４を時間ｔの関数として示す。時間間隔Ｔｔでは装置
に形成された電荷パケットのパターンを通常の４−相で
読出し部材に転送する。これらクロックは通常のように
２レベル間、例えば０■及び１０■間で変化する。時間
間隔Ｔｉ（積分期間）では捕捉された放射線像を電荷パ
ケットに変換する。期間Ｔ１，１では電極７によってブ
ロッキングゲートを構成し、これに低電圧を印加すると
共に残存する電極８．９及び１０によって積分ゲートを
構成し、これに正電圧を印加する。積分期間中電極７に
印加されるブロッキング電圧（φ１）は、電荷移送中の
クロック電圧φ、の低レベル（ＯＶ）よりも低く従って
慣例の装置で供給され、かつ第３図に破線で示すブロッ
キングレベルよりも低くする。

この電圧の特定の値を１．０００回の露光で例えば−３
■とする。積分期間中ブロッキングケートに供給される
この追加の負電圧のため露出過多の程度は、電荷パケッ
ト（白レベル）の最大レベルを減少する事なく、かつ電
力消費を著しく増大する事なく増大させることが出来る
。３−レベル電圧φ、を用いる場合の効果を説明するた
めに、第４図に示す所と同様の電位ダイアグラムを示す
。

基板電圧は例えば＋１６Ｖの一定値に保持する。

第５図において、曲線２０及び２２は夫々第４図の曲線
２０及び２２に相当し、曲線２０によって電荷移送中の
みブロッキングゲートの下側の電位分布を示し、曲線２
２は電荷移送中最大の電荷内容の際の蓄積電極の下側の
電位分布を示す。曲線２５は電荷が存在しない場合の積
分電極の下側の電位分布を示す。曲線２６は積分期間中
のブロッキングゲート７の下側の電位分布を示す。追加
の負電圧を一３■とするため、曲線２６は曲線２０より
も高い位置にある。ｎ−型層における曲線２６の最小値
をＦで示す。露出過多が強く例えば１．０００回以上の
露出の場合には中性領域の電位レベルＣを、基板に対す
るｐ−型層のオーバーフロー電位障壁ΔｖＡ！ｌがほぼ
０．２ｖ又はそれ以下となるように増大させることが出
来る。従って電圧■、及び■。の差電圧はブロッキング
ゲートにおける追加の負電圧のため、１Ｖよりも大きく
なるか又はこれにほぼ等しくなり、その結果、強い露出
過多でも隣接する画素間の分離を満足し得る程度とする
ことが出来る。積分期間Ｔｉ、、（第３図）の終わりに
は、まず最初クロック電圧φ２が低レベルとなり、その
後クロック電圧φ１が正の能動レベルとなる。これがた
め電極７の下側の高い電位障壁は第５図の曲線２０に従
う電位分布に相当する電極８の下側の低い電位障壁によ
り置換されるようになる。電圧差（ＶＡ−ＶＣ）を１ｖ
以下とし得るため、ある量の電荷が１つの完全な画素か
ら隣接する画素に低すぎる障壁ＶＡを経て流れるように
なる。しかし、電荷移送中クロック周波数が高いためこ
の電荷の量は一般に無視し得る程度に少なくなる。放射
線の照射を例えばシャッタにより終了させるか、又はこ
こに示す効果と同様に、露出過多とならない区域に電荷
パケットを移送する場合にはｐ−型Ｎ３の電位障壁ΔＶ
ＡＩＩが再び約０．６■となる程度にｎ１ＪＷの電荷パ
ケットのレベルが降下するまで基板への拡散により電圧
レベルＶＣが減少するようになる。第５図の曲線２２に
相当するこの状態はブロッキングゲートの電圧の値従っ
て露出過多の許容し得る程度とは無関係となる。電荷移
送中クロック電圧φバ第３図参照）は通常の高レベル及
び低レベル間を変化するため、電力消費は実際には増大
しない。

移送周期Ｔ、の終わりには全電荷パターンをＦＴセンサ
ーの場合に蓄積区分に転送する。次の積分周期Ｔ１，２
ではクロック電圧φ８を再び追加的に負とし、その結集
積分周期Ｔ、、、の場合と同様の状態が得られるように
なる。

しかし、画素は１ピツチの２の距離に亘って前の積分周
期に対してずらせるようにするのが好適である。ブロッ
キングゲートとして作用する電極９には追加の負のタッ
ク電圧φ、を供給し、これによりこれら電極の下側に第
５図に示す曲線２６に従う電位分布が誘起されるように
なる。電極７並びに隣接の電極１０及び８には正の電圧
を印加して３つの電極７．８及び１０の各群の下側に電
荷パケットを形成し得る電位ウェルを誘起し得るように
する。これら電荷パケットは電極９の下側の比較的高い
電位障壁によって互いに有効に分離する。積分周期Ｔ３
．！の終わりには電荷パケットは上述した所と同様に再
び転送し得るようにする。

積分周期Ｔｉ、ｌ及びＴム、２で記録された２つの電荷
パターンを互いに相互連結し、従って移送方向における
長さ当たりの画素の数を単一電荷パターンの場合におけ
る画素の数の２倍とし、その結果解像度を著しく増大さ
せることが出来る。

本発明は上述した例にのみ限定されるものではなく。要
旨を変更しない範囲で種々の変更を加えることが出来る
。

例えばイメージセンサ−の配置をフレーム移送型とする
かわりにライン移送型とすることもできる。又、イメー
ジセンサ−の配置を一次元センサー又はラインセンサー
で構成することもできる。

【図面の簡単な説明】

第１図は本発明電荷結合装置の構成を示す断面図； 第２図は電荷結合装置の電荷移送方向に直角な方向の断
面図； 第３図は電荷結合装置に供給されるクロック電圧を時間
の関数として示すクロックダイアグラム；第４及び５図
は従来の電荷結合装置及び本発明電荷結合装置の動作中
に生じる電位分布を夫々示す特性図である。 １・・・ｎ−型珪素基板　　２・・・表面３・・・ｐ゛
−型領域　　　　４・・・ｎ−型領域５・・・ｐ−型表
面領域　　６・・・誘電体層７〜ＩＯクロツク電極 １１〜１４・・・クロックライン １５・・・クロック電圧源 １６・・・接点 １７・・・接続ライン １８・・・幅狭部分 ２０〜２６・・・特性曲線 特許出願人　　　エヌ・べ−・フィリップス・フルーイ
ランペンファブリケン 〉 〉口 〉 −４ＦｔＱ−

Claims (1)

1. 【特許請求の範囲】 １、電磁放射線を個別の電荷パケットに変換しこれら電
   荷パケットをその読出しによって移送する装置であって
   、表面に直角な方向にこの表面から順次に少なくとも３
   つの層を有する半導体本体と、電荷結合装置の電荷移送
   チャネルを構成する第１導電型の第１層と、局部露光に
   より発生した過剰電荷キャリアを前記表面に直角な方向
   に流し得る電位障壁を形成する第２導電型の隣接第２層
   と、過剰電荷キャリアを排出する第１導電型の隣接第３
   層とを具え、前記表面にはアクティブレベル及びブロッ
   キングレベル間で変化するクロック電圧を供給する手段
   に接続された電極システムを設け、電位ウェル及び電位
   障壁を隣接移送チャネルに誘起するようにした電荷結合
   装置において、電磁放射線の変換中のブロッキングレベ
   ルを前記電荷パケットの移送中のブロッキングレベルと
   は相違させ、電磁放射線の変換中前記アクティブレベル
   及びブロッキングレベル間の差が電荷パケットの移送中
   よりも大きくなるようにしたことを特徴とする電荷結合
   装置。 ２、電荷結合装置によってフレーム移送型の二次元イメ
   ージ変換器を構成するようにしたことを特徴とする請求
   項１記載の電荷結合装置。 ３、入射光を個別の電荷パケットに変換する２つの順次
   の周期にブロッキングレベルを種々の異なる電極に変換
   し、その結果、感光素子をこれら周期に互いにシフトす
   るようにしたことを特徴とする請求項１又は２に記載の
   電荷結合装置。 ４、入射光の変換中前記ブロッキングレベルを適宜選択
   してほぼ１，０００回の過露光により少なくともほぼ１
   Ｖの電位障壁を隣接する電荷パケット間に存在せしめる
   ようにしたことを特徴とする請求項１〜３のいずれかの
   項に記載の電荷結合装置。 ５、請求項１〜４のいずれかの項に記載の電荷結合装置
   を具えることを特徴とするカメラ。