JPS63219045A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS63219045A JPS63219045A JP62051928A JP5192887A JPS63219045A JP S63219045 A JPS63219045 A JP S63219045A JP 62051928 A JP62051928 A JP 62051928A JP 5192887 A JP5192887 A JP 5192887A JP S63219045 A JPS63219045 A JP S63219045A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- eeprom
- area
- recorded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣチップをプラスチック板に取りつけたＩＣ
カードに係り、％に保存すべきデータの曹き換えの頻度
が高い用途に好適なＩＣカードに関する。
カードに係り、％に保存すべきデータの曹き換えの頻度
が高い用途に好適なＩＣカードに関する。
従来のＩＣカードの中で保存すべきデータの書き換えが
可能なものは、サイエンス１９８６年１月号第８４頁か
ら第９３頁において論じられているように、プラスチッ
ク板に取り付けられたＩＣチップ内にプログラム格納用
のＲＯＭ （読出し専用メモリ）とデータ一時保存用の
ＲＡＭ （読み書きできる揮発性メモリンとデータ保存
用のＥＥＰＲＯＭ（電気的に消去可能でプログラム可能
なＲＯＭ）の３種のメモリと、これらとカードの外の外
部装置との間の信号授受をすべて制御するＣＰＵおよび
入出力装置が実装され′ｆｃ構成となっていた。
可能なものは、サイエンス１９８６年１月号第８４頁か
ら第９３頁において論じられているように、プラスチッ
ク板に取り付けられたＩＣチップ内にプログラム格納用
のＲＯＭ （読出し専用メモリ）とデータ一時保存用の
ＲＡＭ （読み書きできる揮発性メモリンとデータ保存
用のＥＥＰＲＯＭ（電気的に消去可能でプログラム可能
なＲＯＭ）の３種のメモリと、これらとカードの外の外
部装置との間の信号授受をすべて制御するＣＰＵおよび
入出力装置が実装され′ｆｃ構成となっていた。
上記従来技術においてはデータを保存するためにＥＥＰ
ＲＯＭ （電気的に消去およびプログラム可能な不揮発
性メモリ）が使用されるが、ＥＥＰＲＯＭはプログラム
のし直しが無限にできるというものではない。ＥＥＰＲ
ＯＭを構成する二酸化シリコンの薄い絶縁層の中に欠陥
が存在するため、０から１．１から０というプログラム
のし直しを１万回くり返した後では、二ば化シリコン層
にかなりの′１子が捕捉されてしまい漏洩路が形成され
ることが原因で常に低流が流れる（すなわち例えば常に
００）状態になる。したがってＥＥＰＲＯＭ内の頻繁に
゛データの書き換えが行なわれる領域では徐々に保持す
るデータの１ぎ頼性が低下するという問題かめる。
ＲＯＭ （電気的に消去およびプログラム可能な不揮発
性メモリ）が使用されるが、ＥＥＰＲＯＭはプログラム
のし直しが無限にできるというものではない。ＥＥＰＲ
ＯＭを構成する二酸化シリコンの薄い絶縁層の中に欠陥
が存在するため、０から１．１から０というプログラム
のし直しを１万回くり返した後では、二ば化シリコン層
にかなりの′１子が捕捉されてしまい漏洩路が形成され
ることが原因で常に低流が流れる（すなわち例えば常に
００）状態になる。したがってＥＥＰＲＯＭ内の頻繁に
゛データの書き換えが行なわれる領域では徐々に保持す
るデータの１ぎ頼性が低下するという問題かめる。
本発明の第１の目的は、上記のＥＥＰＲＯＭ内でのデー
タの信頼性低下を防止するＩＣカードを提供することに
ある。
タの信頼性低下を防止するＩＣカードを提供することに
ある。
本発明の第２の目的は、上記のＥＥＰＲＯＭ内でのデー
タの信頼性低下（誤動作）を検出し、誤りを訂正するＩ
Ｃカードを提供することにある。
タの信頼性低下（誤動作）を検出し、誤りを訂正するＩ
Ｃカードを提供することにある。
上記目的を達成するため不発明の第１の特徴は、前述の
ＩＣチップ内のＥＥＰＢＯＭ内に予備の領域を設け、さ
らに別にＥＥＰＲＯＭ内の常用の領域中でデータ保持の
信頼性が低下した記憶番地と上述の予備領域内に確保し
た代替番地との対応（以降では不良番地マツプと呼ぶ。
ＩＣチップ内のＥＥＰＢＯＭ内に予備の領域を設け、さ
らに別にＥＥＰＲＯＭ内の常用の領域中でデータ保持の
信頼性が低下した記憶番地と上述の予備領域内に確保し
た代替番地との対応（以降では不良番地マツプと呼ぶ。
）を記憶するだめのメモリを設けることにある。このメ
モリは２８０Ｍ（１回書き込み可能な不揮発性メモリ）
あるいはＥＥＰｋＬＯＭである。そして、ＩＣの動作す
べてを記述したプログラムを格納するＲＯＭには、ＦＲ
ＯＭに記録された不良番地マツプを利用して番地変換を
行なった後に、しかるべきＥＥＰＲＯＭ上の番地に対し
て読み薔きを行なう機能を追加したプログラムを格納す
る。
モリは２８０Ｍ（１回書き込み可能な不揮発性メモリ）
あるいはＥＥＰｋＬＯＭである。そして、ＩＣの動作す
べてを記述したプログラムを格納するＲＯＭには、ＦＲ
ＯＭに記録された不良番地マツプを利用して番地変換を
行なった後に、しかるべきＥＥＰＲＯＭ上の番地に対し
て読み薔きを行なう機能を追加したプログラムを格納す
る。
また、上記目的を達成するために、本発明の第２の特徴
は、ＩＣチップ上にデータ格納用のＥＥＰＲＯＭの他に
この第１のＥＥＰＲ，ＯＭと等しい構造で正負逆の論理
でデータを格納する第２のＥＥＰＲＯＭを設け、さらに
これら２つのＥＥＰＲＯＭの同−記１番地の内容を読み
出して比較する。あるいは同一記憶番地へそれぞれデー
タを書き込む手段を設けることにある。
は、ＩＣチップ上にデータ格納用のＥＥＰＲＯＭの他に
この第１のＥＥＰＲ，ＯＭと等しい構造で正負逆の論理
でデータを格納する第２のＥＥＰＲＯＭを設け、さらに
これら２つのＥＥＰＲＯＭの同−記１番地の内容を読み
出して比較する。あるいは同一記憶番地へそれぞれデー
タを書き込む手段を設けることにある。
第１の特徴では、ＥＥＬ’此ＯＭ内のある番地ｉ（常用
の領域中）のデータ音読み出す場合には、まずＰＲＯＭ
内の不良番地マツプを参照する。不良番地マツプにｉが
記録されてなけｎば１番地ｉに保持されるデータの信頼
性は高いということになＬ ＥＥＰＲＯＭの番地！の
内容をその１１読み出す。不良番地マツプにｉが記録さ
れていれば同時に記録されている代替番地ｊ （ＥＥＰ
ＲＯＭの予備領域中）が次に読み出すデータが保持され
ている番地の候補である。このｊについても不良番地マ
ツプに記録烙れているかどうか調べ、記録されていれば
Ｊに対する代替番地ｋを読み出す番地の候補とする。以
上の動作を最終的に不良番地マツプに記録されていない
番地の候補ｔが得られるまでくり返す。そして番地Ｌ（
もちろん予備領域中）の内容を読み出し、これを番地ｉ
の内容を読み出した結果とする。
の領域中）のデータ音読み出す場合には、まずＰＲＯＭ
内の不良番地マツプを参照する。不良番地マツプにｉが
記録されてなけｎば１番地ｉに保持されるデータの信頼
性は高いということになＬ ＥＥＰＲＯＭの番地！の
内容をその１１読み出す。不良番地マツプにｉが記録さ
れていれば同時に記録されている代替番地ｊ （ＥＥＰ
ＲＯＭの予備領域中）が次に読み出すデータが保持され
ている番地の候補である。このｊについても不良番地マ
ツプに記録烙れているかどうか調べ、記録されていれば
Ｊに対する代替番地ｋを読み出す番地の候補とする。以
上の動作を最終的に不良番地マツプに記録されていない
番地の候補ｔが得られるまでくり返す。そして番地Ｌ（
もちろん予備領域中）の内容を読み出し、これを番地ｉ
の内容を読み出した結果とする。
次にＥＥＰＲＯＭ内のある番地ｉ（常用領域中）にデー
タを書き込む場曾であるが、はじめに読み出しの場合と
同様の動作により不良帯地マツプに記録されていない番
地の候＠Ｊ（これはｉに等しいかもしれないし、あるい
は別の予備領域中の番地かもしｎない。）を求め、この
番地ｊにデータを書き込む。次にｊの内容を読み出し、
データが正しく記録さｎたかをチェックする。チェック
の結果が正しければこれで終わりである。正しく記録さ
ｎていない場合には、不良番地マツプにＪを記録し、同
時に予備領域中の未使用の番地ｋを求めてｋも記録する
。そして番地ｋにデータを曹き込み、続いて読み出しを
行ない内容をチェックする。これらをチェックの結果が
正しくなるまでくり返すことにより信頼性の低下した（
誤動作の可能性の鍋い）記憶番地へのデータ書込みを防
ぐことができる。
タを書き込む場曾であるが、はじめに読み出しの場合と
同様の動作により不良帯地マツプに記録されていない番
地の候＠Ｊ（これはｉに等しいかもしれないし、あるい
は別の予備領域中の番地かもしｎない。）を求め、この
番地ｊにデータを書き込む。次にｊの内容を読み出し、
データが正しく記録さｎたかをチェックする。チェック
の結果が正しければこれで終わりである。正しく記録さ
ｎていない場合には、不良番地マツプにＪを記録し、同
時に予備領域中の未使用の番地ｋを求めてｋも記録する
。そして番地ｋにデータを曹き込み、続いて読み出しを
行ない内容をチェックする。これらをチェックの結果が
正しくなるまでくり返すことにより信頼性の低下した（
誤動作の可能性の鍋い）記憶番地へのデータ書込みを防
ぐことができる。
なお、ここでは不良番地マツプはデータを保持するＥＥ
ＰＲＯＭとは別の２８０Ｍに保持されているとしたが、
ＥＥＰＲＯＭ内に予備領域と同様に不良番地マツプ領域
として実現しても問題はない。
ＰＲＯＭとは別の２８０Ｍに保持されているとしたが、
ＥＥＰＲＯＭ内に予備領域と同様に不良番地マツプ領域
として実現しても問題はない。
不良番地マツプは１度記録されると２度と変更されない
情報なので、この記録自体の信頼性は高いからである。
情報なので、この記録自体の信頼性は高いからである。
また、第２の特徴では、ＩＣチップにおいて。
データ書き込みの際には格納すべきデータを第１０Ｅ
ＥＰ Ｒ，０Ｍ内の所定の番地へ書き込み、これととも
にこのデータを正負逆の論理で（つまり否定をとって）
第２のＥＥＰＲＯＭの相対的に同一の番地へ書き込む。
ＥＰ Ｒ，０Ｍ内の所定の番地へ書き込み、これととも
にこのデータを正負逆の論理で（つまり否定をとって）
第２のＥＥＰＲＯＭの相対的に同一の番地へ書き込む。
ＥＥＰＲＯＭにおいてはデータ更新を頻繁にくり返せば
データ保持の信頼性が低下する（誤動作を起こす）が、
誤動作を起したビットは例えば常に０の状態になってし
まう。つまり１が誤って０になる確率が高くなる。これ
に比べ０が誤って１になる確率はきわめて低い。また０
を記憶しているかぎシ問題はない。
データ保持の信頼性が低下する（誤動作を起こす）が、
誤動作を起したビットは例えば常に０の状態になってし
まう。つまり１が誤って０になる確率が高くなる。これ
に比べ０が誤って１になる確率はきわめて低い。また０
を記憶しているかぎシ問題はない。
第１のＥ Ｅ Ｐ Ｒ，Ｃ）Ｍと第２のＥＥＰＲＯＭで
は対応する記憶番地でお互いに逆の０，１パターンでデ
ータを格納しであるが、各々のＥＥＰＲＯＭの誤動作と
しては以下の６ケースが考えられる。各々のｇＥｐｆＬ
ｏＭ内の対応するビットをＡ、Ｂとすれば。
は対応する記憶番地でお互いに逆の０，１パターンでデ
ータを格納しであるが、各々のＥＥＰＲＯＭの誤動作と
しては以下の６ケースが考えられる。各々のｇＥｐｆＬ
ｏＭ内の対応するビットをＡ、Ｂとすれば。
（１） Ａ ： １→ ０
（２） Ａ ： ０→ １
（３） Ｂ ： １−→ ０
（４） Ｂ ： ０→ １
（５） Ａ ； １→ ０．Ｂ：０→ １（６）
Ａ ： Ｏ→ １．Ｂ：１→ Ｏしかし、ケース（乃、
（４）、 （５）、 （６）は０から１への誤動作が
極めて起こりにくいことから、これらのケースに比べれ
ばケース（１）、 （３）が起こる確率がはるかに大き
い。（Ｌ）、 （３）では結果としてＡとＢはどちらも
０となシ尋しくなる。格納したデータを読み出す際には
、第１のＥＥＰＲＯＭと第２のＥＥＰＲＯＭの各々の所
定の番地の内容を読み出し、２つのデータの対応するビ
ット毎の比較を行なう。すべてのビットがお互いに反転
の関係にめれば（これは対応するビット間で排他的論理
利金とれば判る。）いずれのデータも正しく保持さｎて
いると判断してよいから、第１のＥＥＰＲＯＭから読み
出したデータをそのまま利用すればよい。
Ａ ： Ｏ→ １．Ｂ：１→ Ｏしかし、ケース（乃、
（４）、 （５）、 （６）は０から１への誤動作が
極めて起こりにくいことから、これらのケースに比べれ
ばケース（１）、 （３）が起こる確率がはるかに大き
い。（Ｌ）、 （３）では結果としてＡとＢはどちらも
０となシ尋しくなる。格納したデータを読み出す際には
、第１のＥＥＰＲＯＭと第２のＥＥＰＲＯＭの各々の所
定の番地の内容を読み出し、２つのデータの対応するビ
ット毎の比較を行なう。すべてのビットがお互いに反転
の関係にめれば（これは対応するビット間で排他的論理
利金とれば判る。）いずれのデータも正しく保持さｎて
いると判断してよいから、第１のＥＥＰＲＯＭから読み
出したデータをそのまま利用すればよい。
逆に比較の結果、２つのデータの対応するあるビットＡ
とＢがどちらも０となっていた場合％Ａ。
とＢがどちらも０となっていた場合％Ａ。
Ｂいずれかが誤動作した（ケース（１）か（３）ンと判
定するが、（１）と（３）のどちらかを特定できない。
定するが、（１）と（３）のどちらかを特定できない。
そこで以下の手順によりデータの訂正を行な９゜まずＡ
、 Ｂに１を書き込み、それを読み出す。その結果によ
り以下の３つのパターンに誤動作を分類できる。
、 Ｂに１を書き込み、それを読み出す。その結果によ
り以下の３つのパターンに誤動作を分類できる。
（イ）Ａ：０．Ｂ：１ （Ａのみ誤動作）（ロ）Ａ：
１ 、Ｂ：０ （Ｂのみ誤動作）？ｉ Ａ：０
、ａ二ｏ （Ａ、Ｂとも誤動作ン（イ）の場合には
ケース（１）と判定できるのでＡを１に訂正できる。ま
た（ｒ：ＩＪの場合にもケース（３ンと判定できるので
Ａは０のままでよいことが判る。ｒ−ｔではＡ、 Ｂと
も誤動作しているため、ケース（１）か（３）かを判定
できず、ＡがＯか１かを特定することができないが、こ
の確率は（イ）−？（（ロ）の確率に比較すれば低いも
のと考えられる。
１ 、Ｂ：０ （Ｂのみ誤動作）？ｉ Ａ：０
、ａ二ｏ （Ａ、Ｂとも誤動作ン（イ）の場合には
ケース（１）と判定できるのでＡを１に訂正できる。ま
た（ｒ：ＩＪの場合にもケース（３ンと判定できるので
Ａは０のままでよいことが判る。ｒ−ｔではＡ、 Ｂと
も誤動作しているため、ケース（１）か（３）かを判定
できず、ＡがＯか１かを特定することができないが、こ
の確率は（イ）−？（（ロ）の確率に比較すれば低いも
のと考えられる。
以上により、第１のＥＥＰＲＯＭと第２のＥＥＰＲＯＭ
の対応する記憶領域のいずれかが誤動作した場合には、
誤動作の検出と読み出した第１０ＥＥＰＲＯＭのデータ
の訂正を行なうことができる。
の対応する記憶領域のいずれかが誤動作した場合には、
誤動作の検出と読み出した第１０ＥＥＰＲＯＭのデータ
の訂正を行なうことができる。
なお、Ａ、Ｂへは最初に読み出したデータを戻しておく
。
。
以下、本発明の一実施例を図を用いて説明する。
第１図はＩＣカード内のＩＣチップ内の一実施例の装置
構成を示す。図において１１はＣＰＵでめり、チップ内
のメモリとカード外の種々の外部装置との間のデータの
授受をすべて゛制御する。１２はデータの入出力を実際
に行なう入出力装置でめる。１３はＲＯＭ （＠み出し
専用不揮発性メモリ）であり、ＣＰＵＩＩが一定の命令
を外部から与えられたときに従うべき命令群（プログラ
ム）を格納しである。１４はＲＡＭ （読み書き可能の
揮発性メモリ）でＣＰＵが動作する際の作業領域でらる
。そして１５はＥＥＰＲＯＩｌｄ （電気的に消去可能
で書き込み可能の不揮発性メモリ）であり、実際にデー
タが記録される。１６は２８０Ｍ（１回書き込み可能の
不揮発性メモリ）で前述のＥＥＰＲＯＭ１５に関する不
良番地マツプが記録される。
構成を示す。図において１１はＣＰＵでめり、チップ内
のメモリとカード外の種々の外部装置との間のデータの
授受をすべて゛制御する。１２はデータの入出力を実際
に行なう入出力装置でめる。１３はＲＯＭ （＠み出し
専用不揮発性メモリ）であり、ＣＰＵＩＩが一定の命令
を外部から与えられたときに従うべき命令群（プログラ
ム）を格納しである。１４はＲＡＭ （読み書き可能の
揮発性メモリ）でＣＰＵが動作する際の作業領域でらる
。そして１５はＥＥＰＲＯＩｌｄ （電気的に消去可能
で書き込み可能の不揮発性メモリ）であり、実際にデー
タが記録される。１６は２８０Ｍ（１回書き込み可能の
不揮発性メモリ）で前述のＥＥＰＲＯＭ１５に関する不
良番地マツプが記録される。
第２図にはデータ記録用のＥＥＰＲＯＭ １５の内部を
データの使用目的に応じて４種類の領域に分割した例を
示す。それぞれを開放領域２１．動作領域２２．秘密領
域２３．予備領域２４と呼ぶことにする。開放領域２１
にはＩＣカード所有者の氏名、住所１口座番号等が記録
されており、この領域の内容はどのカード読み取り機で
も読めるが。
データの使用目的に応じて４種類の領域に分割した例を
示す。それぞれを開放領域２１．動作領域２２．秘密領
域２３．予備領域２４と呼ぶことにする。開放領域２１
にはＩＣカード所有者の氏名、住所１口座番号等が記録
されており、この領域の内容はどのカード読み取り機で
も読めるが。
書き換えについては、几０Ｍ１３に格納されたプログラ
ムによりソフト的にあるいはノ・−ド的に糸上されてい
る。動作領域２２は例えば買物にカードを使用する時に
金額や日付等を記録するのに用いられる。この領域につ
いてはＣＰＵＩＩは特定の条件の下（例えばカードの暗
証番号が正しく入力されているという条件下）でのみ書
き込み読み取りが許される。秘密領域２３には、カード
の暗証番号、！Ｒ造会社の符号等を記憶しており、カー
ド所有者はアクセス不能の領域である。以上３つの領域
のうち内容の書き換えがくり返して行なわれ得る動作領
域２２は他の２つに比べて保持するデータの信頼性は低
下する可能性がある。予備領域２４は動作領域２２中で
信頼性が低下したと判定された記憶番地（不良番地と呼
ぶことにする）の代替記憶領域を確保したものである。
ムによりソフト的にあるいはノ・−ド的に糸上されてい
る。動作領域２２は例えば買物にカードを使用する時に
金額や日付等を記録するのに用いられる。この領域につ
いてはＣＰＵＩＩは特定の条件の下（例えばカードの暗
証番号が正しく入力されているという条件下）でのみ書
き込み読み取りが許される。秘密領域２３には、カード
の暗証番号、！Ｒ造会社の符号等を記憶しており、カー
ド所有者はアクセス不能の領域である。以上３つの領域
のうち内容の書き換えがくり返して行なわれ得る動作領
域２２は他の２つに比べて保持するデータの信頼性は低
下する可能性がある。予備領域２４は動作領域２２中で
信頼性が低下したと判定された記憶番地（不良番地と呼
ぶことにする）の代替記憶領域を確保したものである。
不良番地ｉとその代替番地（ｍ （ｉ）とする）との対
応関係（以降では不良番地マツプと呼ぶ。）はＦＲＯＭ
１６に保持される。第３図はＰＲＯＭ内での不良番地マ
ツプの表現例である。図で３０は２８０Ｍ上の番地、３
１は不良番地１の欄、３２は代替番地ｍ（ｉ）の欄を示
す。
応関係（以降では不良番地マツプと呼ぶ。）はＦＲＯＭ
１６に保持される。第３図はＰＲＯＭ内での不良番地マ
ツプの表現例である。図で３０は２８０Ｍ上の番地、３
１は不良番地１の欄、３２は代替番地ｍ（ｉ）の欄を示
す。
次にＥＥＰＲＯＭ １５内の動作領域２２上の番地ｌの
データ読み出しの手順について第４図（ａ）のフローチ
ャートを用いて説明する。まずＰＲＯＭＩａ内の不良番
地マツプを参照する。マツプ中の不良番地欄３１に番地
ｉが記録されているかどうか調べる（ステップ４２）。
データ読み出しの手順について第４図（ａ）のフローチ
ャートを用いて説明する。まずＰＲＯＭＩａ内の不良番
地マツプを参照する。マツプ中の不良番地欄３１に番地
ｉが記録されているかどうか調べる（ステップ４２）。
ｉが記録されていなければ番地ｉの内容を読み出す（ス
テップ４４）。不良番地欄３１に番地ｉが記録されてい
る場合には対応する代替査地欄３２の番地ｍ（＋）が次
に読み出すデータが保持されている番地の候補である。
テップ４４）。不良番地欄３１に番地ｉが記録されてい
る場合には対応する代替査地欄３２の番地ｍ（＋）が次
に読み出すデータが保持されている番地の候補である。
このｍ（１）’にあらためてｉとする（ステップ４３）
。
。
このｉについても不良番地マツプの不艮番地欄３１に記
録されているかどうか調べ（ステップ４２）、記録され
ていれば１に対する代替番地ｍ（りを次に読み出す番地
の候補にする（ステップ４３）。以上の動作（ステップ
４２．４３）を最終的に不良番地ｖｌＡ３１に記録番地
の候補が得られるまで繰り返す。そして得られた番地ｉ
（もちろん予備領域２４中）の内容を読み出し、これを
最初に与えられた動作領域２２上の番地の内容とする（
ステップ４４）。
録されているかどうか調べ（ステップ４２）、記録され
ていれば１に対する代替番地ｍ（りを次に読み出す番地
の候補にする（ステップ４３）。以上の動作（ステップ
４２．４３）を最終的に不良番地ｖｌＡ３１に記録番地
の候補が得られるまで繰り返す。そして得られた番地ｉ
（もちろん予備領域２４中）の内容を読み出し、これを
最初に与えられた動作領域２２上の番地の内容とする（
ステップ４４）。
次にＥＥＰＲＯＭ １５内の動作領域２２０番地ｌへデ
ータを書き込む手順について第４図（ｂ）のフローチャ
ートを用いて説明する。まずデータ読み出しの場合と同
様の動作を行ない不良番地欄３１に記録されていない番
地の候補（あらためてこれをｉと呼ぶ。これは最初に与
えられた動作領域２２中の番地かもし肚ないし、予備領
域２４中の別の番地かもしｎない。ンヲ求める（ステッ
プ４６゜４７）。そしてこの番地ｉにデータを誉き込む
（ステップ４８）。続いてこの番地の内存を読み出しく
ステップ４９）、正しくデータが記録されたかを調べる
（ステップ５０）。正しく記録されていない場合には、
不良番地マツプの不艮蕾地欄３１に１を登録し、同時に
予備領域２４中の未使用の記憶番地ｍ（ｊ）を求めこれ
を代替番地欄３２にｉ己録する（ステップ５１）。この
ｍい）を新たに１とする（ステップ５１）。そしてこの
番地ｉにデータ′ｆ１：ｇ！き込み（ステップ４８）、
続いて読み出しを行ない内容を比較する（ステップ４９
．５０）。
ータを書き込む手順について第４図（ｂ）のフローチャ
ートを用いて説明する。まずデータ読み出しの場合と同
様の動作を行ない不良番地欄３１に記録されていない番
地の候補（あらためてこれをｉと呼ぶ。これは最初に与
えられた動作領域２２中の番地かもし肚ないし、予備領
域２４中の別の番地かもしｎない。ンヲ求める（ステッ
プ４６゜４７）。そしてこの番地ｉにデータを誉き込む
（ステップ４８）。続いてこの番地の内存を読み出しく
ステップ４９）、正しくデータが記録されたかを調べる
（ステップ５０）。正しく記録されていない場合には、
不良番地マツプの不艮蕾地欄３１に１を登録し、同時に
予備領域２４中の未使用の記憶番地ｍ（ｊ）を求めこれ
を代替番地欄３２にｉ己録する（ステップ５１）。この
ｍい）を新たに１とする（ステップ５１）。そしてこの
番地ｉにデータ′ｆ１：ｇ！き込み（ステップ４８）、
続いて読み出しを行ない内容を比較する（ステップ４９
．５０）。
この動作（ステップ４８〜５１）を比較結果が正しくな
るまでくり返すことにより動作領域２２めるいにその代
替記憶領域としての予備領域２４へのデータ格納を行な
う。
るまでくり返すことにより動作領域２２めるいにその代
替記憶領域としての予備領域２４へのデータ格納を行な
う。
本実施例によれば、 ＥＥＰＲ（ＪＭ １５内の動作
領域２２および予備領域２４１ｃおいて頻繁に舊き換え
をくり返したことによジデータ保持の信頼性の低下した
不良記憶番地を発見し、これの代替記憶番地をＥＥＰＲ
ＯＭ内の予備領域内に確保し、以後はこの代替記憶番地
を利用するので、ＥＥＰＲＯＭの寿命以上のデータ書き
換えを行なうことができるという効果がある。
領域２２および予備領域２４１ｃおいて頻繁に舊き換え
をくり返したことによジデータ保持の信頼性の低下した
不良記憶番地を発見し、これの代替記憶番地をＥＥＰＲ
ＯＭ内の予備領域内に確保し、以後はこの代替記憶番地
を利用するので、ＥＥＰＲＯＭの寿命以上のデータ書き
換えを行なうことができるという効果がある。
なお、本実施例では不良番地マツプの記憶領域としてデ
ータ記憶領域であるＥＥＰＲ，ＯＭ １５とは別にＦＲ
ＯＭ（１回書き込み可能のＲＯＭ）１６を備える構成と
したが、ＥＥＰＲＯＭｌ５内に第５の領域として不良番
地マツプ領域を設けておく構成も可能でらる。
ータ記憶領域であるＥＥＰＲ，ＯＭ １５とは別にＦＲ
ＯＭ（１回書き込み可能のＲＯＭ）１６を備える構成と
したが、ＥＥＰＲＯＭｌ５内に第５の領域として不良番
地マツプ領域を設けておく構成も可能でらる。
第５図はＩＣカード内のＩＣチップ内の他の実施例の装
置構成を示す。図において６１はＣＰＵでありチップ内
のメモリとカード外の種々の外部装置との間のデータ授
受をすべて制御する。６２はデータの入出力を実際に行
なう入出力装置である。６３はＲＯＭ （読み出し専用
の不揮発性メモリ）であり、ＣＰＵ６１が一定の命令を
外部から与えられたときに促うべき命令群（プログラム
）を格納している。６４はＲＡＭ（読み書き可能の揮発
性メモリ）で、ＣＰＵ６１が動作する際の作業領域であ
る。そして６５はＥＥＰＲＯＭ（’ＩＩ、気的に消去可
能で蛙き込み可能の不揮発性メモリ）でおり、実際にデ
ータが記録される（これをＥＥＰＲＯＭｌと呼ぶことに
する。ｊ０６６は６５のＥＥＰ几０ｒｎｌと同一構造の
ＥＥＰＲＯＭであり（これｆ：ＥＥＰＲＯＭ２と呼ぶこ
ととする。）、ＥＥＰＲＯＭ１と相対的に同一の番地に
正負逆の論理で同一データが記録さｎる。そして６７は
６５のＥＥＰＲＯＭｌと６６のＥＥＰＲＯＭ２の同一番
地についてのデータの畳込み読み出し、および読み出し
た２つのデータを用いてデータの誤シ訂正を行なう比較
回路であり、ＣＰＵ６１の制御の下で動作する。
置構成を示す。図において６１はＣＰＵでありチップ内
のメモリとカード外の種々の外部装置との間のデータ授
受をすべて制御する。６２はデータの入出力を実際に行
なう入出力装置である。６３はＲＯＭ （読み出し専用
の不揮発性メモリ）であり、ＣＰＵ６１が一定の命令を
外部から与えられたときに促うべき命令群（プログラム
）を格納している。６４はＲＡＭ（読み書き可能の揮発
性メモリ）で、ＣＰＵ６１が動作する際の作業領域であ
る。そして６５はＥＥＰＲＯＭ（’ＩＩ、気的に消去可
能で蛙き込み可能の不揮発性メモリ）でおり、実際にデ
ータが記録される（これをＥＥＰＲＯＭｌと呼ぶことに
する。ｊ０６６は６５のＥＥＰ几０ｒｎｌと同一構造の
ＥＥＰＲＯＭであり（これｆ：ＥＥＰＲＯＭ２と呼ぶこ
ととする。）、ＥＥＰＲＯＭ１と相対的に同一の番地に
正負逆の論理で同一データが記録さｎる。そして６７は
６５のＥＥＰＲＯＭｌと６６のＥＥＰＲＯＭ２の同一番
地についてのデータの畳込み読み出し、および読み出し
た２つのデータを用いてデータの誤シ訂正を行なう比較
回路であり、ＣＰＵ６１の制御の下で動作する。
ＣＰＵ６１がＥＥＰＲＯＭｌ内の番地ｉヘデータ金書き
込む場合には、比較回路６７はＣＰＵ６１から番地ｉと
データを受は取りＥＥＰ几ＰＭＩの番地ｉヘデータを書
き込み、同時にこのデータの各ビットの１とＯを反転さ
せたデータをＥＥＰＲＯＭ２の番地ｉに書き込む。
込む場合には、比較回路６７はＣＰＵ６１から番地ｉと
データを受は取りＥＥＰ几ＰＭＩの番地ｉヘデータを書
き込み、同時にこのデータの各ビットの１とＯを反転さ
せたデータをＥＥＰＲＯＭ２の番地ｉに書き込む。
ＣＰＵ６１がＥＥＰＲＯＭｌ内の番地１のデータを読み
出す場合には、比較回路６７はＣＰＵ６１から番地１を
受けと９．ＥＥＰＲＯＭｌとＥＥＰＲＯＭ２の七れぞれ
の番地ｉからデータａとデータｂを読み出す。そして比
較回路６７はａとｂの間でビット毎に排他的−理和をと
る。その結果がすべて１（すべてのビットで０と１がお
互いに反転している）であれば、データａを七のままＥ
ＥＰＲＯＭＩの番地ｉの内容としてＣＰＵ６１へ送る。
出す場合には、比較回路６７はＣＰＵ６１から番地１を
受けと９．ＥＥＰＲＯＭｌとＥＥＰＲＯＭ２の七れぞれ
の番地ｉからデータａとデータｂを読み出す。そして比
較回路６７はａとｂの間でビット毎に排他的−理和をと
る。その結果がすべて１（すべてのビットで０と１がお
互いに反転している）であれば、データａを七のままＥ
ＥＰＲＯＭＩの番地ｉの内容としてＣＰＵ６１へ送る。
もしａとｂの両方で０であるビット（この位置をＫとす
る）が存在した場合は、ａ、ｂの否定をとったデータａ
、 ｌ）ｌそれぞれＥＥＰＲＯＭＩおよびＥＥＰＲＯ
Ｍ２の番地ｌへ畜き込み、続いて番地ｉの内容を読み出
す。これらをｃ、ｄとする。ａとＣの間、およびｂとｄ
の間でそれぞｎビット毎に排他的論理和をとる。それぞ
れの結果におけるビット位置にの値をｅ、 ｆとして
、ｅ、ｆの値によシ以下の処理を行なう。
る）が存在した場合は、ａ、ｂの否定をとったデータａ
、 ｌ）ｌそれぞれＥＥＰＲＯＭＩおよびＥＥＰＲＯ
Ｍ２の番地ｌへ畜き込み、続いて番地ｉの内容を読み出
す。これらをｃ、ｄとする。ａとＣの間、およびｂとｄ
の間でそれぞｎビット毎に排他的論理和をとる。それぞ
れの結果におけるビット位置にの値をｅ、 ｆとして
、ｅ、ｆの値によシ以下の処理を行なう。
（イ） ｅ＝１．ｆ＝０の場合にはＥＥＰＲＯＭＩの
みが誤動作したと判定し、データａのピッ）Ｋｉｌに訂
正する。
みが誤動作したと判定し、データａのピッ）Ｋｉｌに訂
正する。
（ロ） ｅ＝０．ｆ＝１の場合Ｋ ハＥＥＰｆＬＯＭ
２（７）、ＭＥ誤動作していると判定する。データａ
のビットには訂正する必要がない。
２（７）、ＭＥ誤動作していると判定する。データａ
のビットには訂正する必要がない。
（ハ）ｅ＝ｆ＝ｌの場合には２ つＯＥＥＰＲ，ＯＭ
ト４に誤動作を起していると判定し、ＣＰＵ１１ヘデー
タ読み出し不能と通報し、処理を中止する。
ト４に誤動作を起していると判定し、ＣＰＵ１１ヘデー
タ読み出し不能と通報し、処理を中止する。
以上（イ）、（ｎ’を誤動作が検出されたすべてのピッ
ト位置Ｋについて行ない、訂正を行なったデータ’ｅＥ
ＥＰＲＯＭ１Ｏ番地ｉｏ内容としてＣＰＵ６１に送る。
ト位置Ｋについて行ない、訂正を行なったデータ’ｅＥ
ＥＰＲＯＭ１Ｏ番地ｉｏ内容としてＣＰＵ６１に送る。
最後に、ａ、ｂをそれぞれのＥＥＰＲＯＭの元の番地ｉ
へもどしておく。
へもどしておく。
以上述べたように１本実施例によればＥＥＰＲＯＭｌと
ＥＥＰＲＯＭ２の内容を読み出して比較することにより
、各々のＥＥＰＲＯＭでデータ保持の誤動作が起こった
かどうかを検出し、それを訂正することができるのでデ
ータ保持の信頼度を向上させる効果がｂる。
ＥＥＰＲＯＭ２の内容を読み出して比較することにより
、各々のＥＥＰＲＯＭでデータ保持の誤動作が起こった
かどうかを検出し、それを訂正することができるのでデ
ータ保持の信頼度を向上させる効果がｂる。
以上述べたように、本発明によれば、データ保持用のＥ
ＥＰＲＰＭ内で頻繁に書き換えが行なわれるため保持す
るデータの信頼性が落ちた（誤動作を起こした）領域を
発見しこれに代わる予備記憶領域を確保して以後はこの
予備記憶領域を利用することにより、データ保持の信頼
性を維持することができるので、ＥＥＰＲＯＭ自体の寿
命以上の回数のデータ書き換えを信頼性高く行なうこと
ができるという効果がある。
ＥＰＲＰＭ内で頻繁に書き換えが行なわれるため保持す
るデータの信頼性が落ちた（誤動作を起こした）領域を
発見しこれに代わる予備記憶領域を確保して以後はこの
予備記憶領域を利用することにより、データ保持の信頼
性を維持することができるので、ＥＥＰＲＯＭ自体の寿
命以上の回数のデータ書き換えを信頼性高く行なうこと
ができるという効果がある。
また、本発明によればデータ保持用のＥＥＰＲＯＭ内で
誤動作が起きた場合に、それを検出し、かつデータを訂
正することができるので、データ保持の信頼度の向上と
いう効果がある。
誤動作が起きた場合に、それを検出し、かつデータを訂
正することができるので、データ保持の信頼度の向上と
いう効果がある。
第１図は本発明の一笑施例のＩＣカード内のＩＣチップ
内の装置構成図、第２図は第１図中のデータ記録用のＥ
ＥＰＲＯＭの内部の使用目的別の領域分割の例の図、第
３図は第１図中のＰＲＯＭ内での不良番地マツプの表現
例の図、第４図はＥＥＰＲＯＭ内のデータ読み出し、書
き込みの処理フローチャート、第５図は本発明の他の実
施例のＩＣカード内のＩＣチップ内の装置構成図である
。 １１．６１・・・ＣＰＵ、１３．６３・・・ＲＯＭ、１
４゜６４・・・ＲＡＭ、１５，６５．６６・・・ＥＥＰ
ＲＯＭ 。 １６・・・ＰＲＯＭ。
内の装置構成図、第２図は第１図中のデータ記録用のＥ
ＥＰＲＯＭの内部の使用目的別の領域分割の例の図、第
３図は第１図中のＰＲＯＭ内での不良番地マツプの表現
例の図、第４図はＥＥＰＲＯＭ内のデータ読み出し、書
き込みの処理フローチャート、第５図は本発明の他の実
施例のＩＣカード内のＩＣチップ内の装置構成図である
。 １１．６１・・・ＣＰＵ、１３．６３・・・ＲＯＭ、１
４゜６４・・・ＲＡＭ、１５，６５．６６・・・ＥＥＰ
ＲＯＭ 。 １６・・・ＰＲＯＭ。
Claims (2)
- １．ＣＰＵと入出力装置とプログラムを格納するＲＯＭ
とデータを一時的に保持するＲＡＭとデータを保存する
ＥＥＰＲＯＭより成るＩＣチツプをプラスチツク板に取
りつけたＩＣカードにおいて、上記ＩＣチツプ上に上記
ＥＥＰＲＯＭ内での不良メモリ番地とその代替番地を格
納するＰＲＯＭを設けたことを特徴とするＩＣカード。 - ２．ＣＰＵと入出力装置とプログラムを格納するＲＯＭ
とデータを一時的に保持するＲＡＭとデータを保存する
第１のＥＥＰＲＯＭより成るＩＣチツプをプラスチツク
板に取りつけたＩＣカードにおいて、上記第１のＥＥＰ
ＲＯＭに格納した情報と正負逆の論理で同一情報を格納
する第２のＥＥＰＲＯＭおよび上記第１のＥＥＰＲＯＭ
の内容と上記第２のＥＥＰＲＯＭの内容とを比較する手
段をＩＣチツプ上に設けたことを特徴とするＩＣカード
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051928A JPS63219045A (ja) | 1987-03-09 | 1987-03-09 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62051928A JPS63219045A (ja) | 1987-03-09 | 1987-03-09 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63219045A true JPS63219045A (ja) | 1988-09-12 |
Family
ID=12900537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62051928A Pending JPS63219045A (ja) | 1987-03-09 | 1987-03-09 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219045A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993011491A1 (fr) * | 1991-11-30 | 1993-06-10 | Kabushiki Kaisha Toshiba | Carte a memoire |
| JPH0935029A (ja) * | 1995-06-28 | 1997-02-07 | Samsung Electron Co Ltd | 特定記録フォーマットを有するｉｃカードメモリ及びそのディジタル音声記録及び再生方法 |
| WO1997032253A1 (fr) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Dispositif de memoire a semi-conducteur presentant des cellules defaillantes |
| US5745912A (en) * | 1992-04-02 | 1998-04-28 | Kabushiki Kaisha Toshiba | Memory card apparatus including a link table for managing the correspondency between the recorded contents in the memory card and that in the link table |
| US6701471B2 (en) | 1995-07-14 | 2004-03-02 | Hitachi, Ltd. | External storage device and memory access control method thereof |
| JP2015228274A (ja) * | 2011-07-25 | 2015-12-17 | クアルコム，インコーポレイテッド | セル情報を不揮発性メモリアレイに保存する不揮発性メモリ |
-
1987
- 1987-03-09 JP JP62051928A patent/JPS63219045A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483491A (en) * | 1991-11-30 | 1996-01-09 | Kabushiki Kaisha Toshiba | Memory card device |
| WO1993011491A1 (fr) * | 1991-11-30 | 1993-06-10 | Kabushiki Kaisha Toshiba | Carte a memoire |
| US5745912A (en) * | 1992-04-02 | 1998-04-28 | Kabushiki Kaisha Toshiba | Memory card apparatus including a link table for managing the correspondency between the recorded contents in the memory card and that in the link table |
| JPH0935029A (ja) * | 1995-06-28 | 1997-02-07 | Samsung Electron Co Ltd | 特定記録フォーマットを有するｉｃカードメモリ及びそのディジタル音声記録及び再生方法 |
| US6701471B2 (en) | 1995-07-14 | 2004-03-02 | Hitachi, Ltd. | External storage device and memory access control method thereof |
| USRE45857E1 (en) | 1995-07-14 | 2016-01-19 | Solid State Storage Solutions, Inc | External storage device and memory access control method thereof |
| US7721165B2 (en) | 1995-07-14 | 2010-05-18 | Solid State Storage Solutions, Inc. | External storage device and memory access control method thereof |
| US7234087B2 (en) | 1995-07-14 | 2007-06-19 | Renesas Technology Corp. | External storage device and memory access control method thereof |
| US6031758A (en) * | 1996-02-29 | 2000-02-29 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| US6542405B2 (en) | 1996-02-29 | 2003-04-01 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| US6388920B2 (en) | 1996-02-29 | 2002-05-14 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| US6728138B2 (en) | 1996-02-29 | 2004-04-27 | Renesas Technology Corp. | Semiconductor memory device having faulty cells |
| US6317371B2 (en) | 1996-02-29 | 2001-11-13 | Hitachi, Ltd. | Storage device with an error correction unit and an improved arrangement for accessing and transferring blocks of data stored in a non-volatile semiconductor memory |
| US7616485B2 (en) | 1996-02-29 | 2009-11-10 | Solid State Storage Solutions Llc | Semiconductor memory device having faulty cells |
| US6236601B1 (en) | 1996-02-29 | 2001-05-22 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| JP2010192002A (ja) * | 1996-02-29 | 2010-09-02 | Solid State Storage Solutions Llc | 不揮発性半導体記憶装置 |
| US8064257B2 (en) | 1996-02-29 | 2011-11-22 | Solid State Storage Solutions, Inc. | Semiconductor memory device having faulty cells |
| US8503235B2 (en) | 1996-02-29 | 2013-08-06 | Solid State Storage Solutions, Inc. | Nonvolatile memory with faulty cell registration |
| US9007830B2 (en) | 1996-02-29 | 2015-04-14 | Solid State Storage Solutions, Inc. | Semiconductor memory device having faulty cells |
| WO1997032253A1 (fr) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Dispositif de memoire a semi-conducteur presentant des cellules defaillantes |
| JP2015228274A (ja) * | 2011-07-25 | 2015-12-17 | クアルコム，インコーポレイテッド | セル情報を不揮発性メモリアレイに保存する不揮発性メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100531192B1 (ko) | 비휘발성 메모리의 제어방법 | |
| US6317371B2 (en) | Storage device with an error correction unit and an improved arrangement for accessing and transferring blocks of data stored in a non-volatile semiconductor memory | |
| CN111696614B (zh) | 非挥发性存储器冗余存储的控制测试电路和控制测试方法 | |
| JP2005056394A (ja) | 記憶装置及びメモリカード | |
| CN104756089B (zh) | 闪速存储器的管控方法 | |
| JP2004220068A (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| JP2547368B2 (ja) | 携帯可能なデータ担体 | |
| US6535442B2 (en) | Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JPH0729392A (ja) | 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置 | |
| JP2003196165A (ja) | 不揮発性メモリ及びそのデータ更新方法 | |
| JP2002244932A (ja) | 制御装置 | |
| US20070274302A1 (en) | Data Storage Device, Memory Managing Method, and Program | |
| JP2005050442A (ja) | 冗長メモリ回路 | |
| CN117573155B (zh) | 产品信息处理方法及芯片 | |
| JPH01263892A (ja) | 携帯可能電子装置 | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| JP2818628B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| CN115964225B (zh) | 一种应答保护单调计数器、计数方法及存储介质 | |
| JPS6215686A (ja) | 使用者メモリの釈放方法および装置 | |
| TWI868935B (zh) | 操作記憶體裝置之方法及其記憶體裝置 | |
| JP2015049722A (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
| JP3741535B2 (ja) | 不揮発性記憶装置 | |
| TWI707350B (zh) | 一次性編程唯讀記憶體之操作方法、處理器晶片及資訊處理裝置 |