JPS63220762A - ゲ−トタ−ンオフサイリスタの保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ゲートターンオフ（以下、ＧＴＯと言う、）
サイリスタの保護装置に関するものである。

（従来の技術） 従来のＧＴＯサイリスタのゲート回路について図面を用
いて説明する。第６図は従来のＧＴＯサイリスタのゲー
ト回路の構成図を示す、ＧＴＯサイリスタのゲート−カ
ソード間にはゲート抵抗Ｒｇを介してオンゲート回路、
オフゲート回路及びバイアス回路が接続する。オンゲー
ト回路はオンゲート電源Ｅ１．オンゲート用コンデンサ
Ｃ１，オンゲートスイッチＳ１及びオンゲート抵抗器Ｒ
ａにより構成される。オンゲート回路はオンゲートスイ
ッチＳ１が閉じた際にＧＴＯサイリスタＧのゲートから
カソードヘオンゲート電流を供給する。

また、オフゲート回路はオフゲート電圧Ｅ□オフゲート
用コンデンサＣ２及びオフゲートスイッチＳ２により構
成される。このオ・フゲート回路はオフゲートスイッチ
Ｓ２が閉じた際にＧＴＯサイリスタのカソードからゲー
トへオフゲート電流を流す。

次にバイアス回路はオフゲート電圧Ｅ３．オフゲート用
コンデンサＣ２及びバイアス抵抗器Ｒｈにより構成され
る。バイアス回路はオフゲートスイッチＳ２が開いてい
る際にＧＴＯサイリスタＧにバイアス電流を供給する。

なお、オンゲートスイッチＳ１及びオンゲートスイッチ
Ｓ２は一般に半導体素子であり、ゲート制御回路により
制御される。

オンゲート電流は、一般の電力用サイリスタとほぼ同様
なゲート電流である。これに対し、オフゲート電流は、
ＧＴＯサイリスタに流れるアノード電流の１７４〜１１
５の波高値のパルス電流であり、たとえば、２０００　
Ａクラスの遮断性能をもつ大容量ＧＴＯサイリスタでは
、必要とするオフゲート電流の波高値は、数百アンペア
に達する。

従ってオフゲート回路では、大電流パルスが十分流せる
ように、電源部に大容量の電解コンデンサＣ２を並列接
続している。

（発明が解決しようとする問題点） 上述のように構成されているＧＴＯサイリスタのオフゲ
ート回路では、ＧＴＯサイリスタが破壊して、ゲート・
カソード間が短絡状態となった場合、オフゲート回路の
スイッチ素子Ｓ２は、大容量電解コンデンサＣ２を短絡
する事になり、その放電電流によりスイッチＳ２が破壊
する事があった。

本発明の目的はＧＴＯサイリスタの異常を早期に検出し
、オフゲート回路のスイッチ素子を保護することのでき
るＧＴＯサイリスタのゲート回路を提供するものである
。

〔発明の構成〕

（問題点を解決するための手段） ゲートターンオフサイリスタのゲート−カソード間電圧
を検出する第１の電圧比較手段及び第２の電圧比較手段
を設け、オンゲート回路にオンゲート信号が与えられて
いる際に第１の電圧比較手段の出力信号を入力すると故
障信号を出力し、オンゲート信号がオンゲート回路に与
えられていない際に第２の電圧比較手段の出力信号を入
力すると故障信号を出力する故障検出手段を設け、さら
に、この故障検出手段による故障信号によりオフゲート
回路に設けられた半導体スイッチング素子が導通状態と
なることを阻止する動作阻止手段を設ける。

（作　用） 第１の電圧比較手段はゲートターンオフサイリスタのゲ
ート−カソード間電圧を検出し、その検出値が第１の所
定値より小さい値となった際に信号を故障検出手段に出
力する。また、第２の電圧比較手段はゲートターンオフ
サイリスタのゲート−カソード間電圧を検出し、その検
出値が第２の所定値より大きい値となった際に信号を故
障検出手段に出力する。故障検出手段はゲートターンオ
フサイリスタのオンゲート回路にオンゲート信号が与え
られている際に第１の電圧比較手段の出力信号を入力す
るとゲートターンオフサイリスタの故障信号を動作阻止
手段に出力し、オンゲート回路にオンゲート信号が与え
られていない際に第２の電圧比較手段の出力信号を入力
するとゲートターンオフサイリスタの故障信号を動作阻
止手段に出力する。

故障信号を入力した動作阻止手段は半導体スイッチ素子
にオフゲート信号与えられてもこの半導体スイッチ素子
が導通状態にならないようにする。

（実施例） 本発明に基づく一実施例を図面を用いて説明する。第１
図は本発明に基づく一実施例のＧＴＯサイリスタのゲー
ト回路の構成図である。第１図中、第６図に示されるも
のと同一のものには同一符号を付する。

オンゲート回路はオンゲート電源Ｅ、、オンゲート用コ
ンデンサＣ１，オンゲートスイッチ素子Ｓ１及びオンゲ
ート抵抗器Ｒａにより構成される。

オンゲート電源Ｅ、にコンデンサＣ１は並列接続する。

オンゲート電源Ｅ１の正側端子はスイッチ素子Ｓ１を介
してＧＴＯサイリスタＧのゲート端子に接続する。一方
、オンゲート電源Ｅｉの負側端子はＧＴＯサイリスタＧ
のカソード端子に接続する。またＧＴＯサイリスタＧの
ゲート・カソード間にはゲート抵抗器Ｒｇが接続する。

次に、オフゲート回路はオフゲート電源Ｅ８゜オフゲー
ト用コンデンサＣ２，オフゲート用スイッチ素子Ｓ２及
びバイアス抵抗Ｒｂにより構成される。オフゲート電源
Ｅ３にコンデンサＣ２は並列接続する。オフゲート電Ｅ
ｌ！　Ｅ＊の正側端子はＧＴＯサイリスタＧのカソード
端子に接続する。一方、オフゲート電源Ｅ２の負側端子
はオフゲート用スイッチ素子Ｓ２を介してＧＴＯサイリ
スタＧのゲート端子に接続する。バイアス抵抗器Ｒｂは
オフゲート用電源Ｅ、の負側端子とＧＴＯサイリスタの
ゲート端子との間に接続する。スイッチ素子Ｓ１及びＳ
２はＭＯＳＦＥＴ　（ＭＯ８形電界効果トランジスタ）
である、スイッチ素子Ｓ１及びＳ２にはそれぞれオンゲ
ート用フォトカプラＰＣＩ及びオフゲート用フォトカプ
ラＰＣ２が接続する。フォトカプラＰＣＩの入力側にオ
ンゲート信号Ｉａが与えられると、スイッチ素子Ｓ１は
導通状態となる。またフォトカブラＰＣ２の入力側にオ
フゲート信号Ｉｂが与えられると、　スイッチ素子Ｓ２
は導通状態となる。

第１の電圧比較量であるオンゲート電圧比較器ＶＣＩは
その入力端がＧＴＯサイリスタＧのゲート端子に接続す
る。また、第２の電圧比較器であるバイアスゲート電圧
比較器ＶＣ２はその入力端がＧＴＯサイリスタＧのゲー
ト端子に接続する。

故障検出回路ＳＣの入力はオンゲート電圧比較器ＶＣＩ
及びバイアスゲート電圧比較１１Ｖｃ２の出力端に接続
し、さらにフォトカブラＰＣＩに接続し、出力は動作阻
止手段であるトランジスタＴＲのベースに接続する。ト
ランジスタＴＲはＧＴＯサイリスタＧのゲート・カソー
ド間に接続される。

オンゲート電圧比較器ｖＣ１はＧＴＯサイリスタＧのゲ
ート電圧を検出し、その値を第１の基準電圧値と比較し
、ゲート電圧値が第１の基準電圧値Ａより小さくなった
際に“Ｈ＃レベルの論理信号を出力する。第１の基準電
圧値Ａは第２図の（ｄ）に示すように＋０．５〜＋１．
Ｏｖより小さい値である。

また、バイアスゲート電圧比較＠ＶＣ２はＧＴＯサイリ
スタＧのゲート電圧を検出し、その値を第２の基準電圧
値Ｂと比較し、ゲート電圧値が第２の基準電圧値Ｂより
大きくなった際に“Ｉ（”レベルの論理信号を出力する
。ごの第２の基準電圧値Ｂは第２図の（ｄ）に示すよう
に−１，０〜−１５Ｖより大きい値である。

次に、故障検出回路ＳＣの構成について説明する。アン
ド回路Ａ１の２つの入力端の一方はオンゲート電圧比較
器ＶＣＩの出力端に接続するとともに、他方は、反転器
ＩＮを介してフォトカブラＰＣＩの出力端に接続する。

アンド回路Ａ２の２つの入力端の一方はバイアスゲート
電圧比較器ＶＣ２の出力端に接続するとともに、他方は
フォトカブラＰＣＩの出力端に接続する。アンド回路Ａ
１及びＡ２の出力端は、オア回路Ｒ１の入力端に接続す
る。このオア回路Ｒ１の出力端はトランジスタＴＲのベ
ースに接続する。

故障検出回路ＳＣの動作は、オンゲート信号Ｉａがフォ
トカブラＰＣＩに与えられている期間は、フォトカブラ
ＰＣＩの出力端５が４　Ｌ　ｙとなるのでオンゲート電
圧比較器ＶＣＩの出力がトランジスタＴＲのベース端子
に出力され、逆にバイアスゲート電圧比較器ＶＣ２の出
力は阻止されるように作用する。

また、逆に、オンゲート信号ＩａがフォトカブラＰＣＩ
に与えられていない期間は、フォトカブラＰＣＩの出力
端５がｌＨルベルなのでオンゲート電圧比較器ＶＣＩの
出力信号は、阻止され、バイアスゲート電圧比較Ｉｔ！
ＶＣ２の出力信号が、トランジスタＴＨのベース端子に
出力される。この故障検出回路ＳＣはＧＴＯサイリスタ
Ｇが短絡破壊した際にトランジスタＴＲをオンさせる。

したがって、スイッチ素子Ｓ２はオフになり、たとえフ
ォトカプラＰＣ２にオフゲート信号が与えられてもスイ
ッチ素子Ｓ２はオフ状態を保つので、スイッチ素子Ｓ２
は短絡電流により破壊されない。

上述の構成によるＧＴＯサイリスタのゲート回路の作用
について説明する。

正常にＧＴＯサイリスタＧが動作している場合はトラン
ジスタＴＲはオフ状態である。第２図の（ａ）に示され
るオンゲート信号がフォトカプラＰＣＩに与えられると
スイッチ素子Ｓ１がオンし、第２図の（Ｃ）に示される
オンゲート電流が流れ、ＧＴＯサイリスタＧはオン状態
となる１次に、第２図の（ｂ）に示されオフゲート信号
がフォトカプラＰＣ２に与えられると、スイッチ素子Ｓ
２がオ・・ンし、第２図の（ｃ）に示されるオフゲート
電流が流れ、ＧＴＯサイリスタはオフ状態となる。

次に、ＧＴＯサイリスタＧが短絡破壊した場合について
図面を用いて説明する。第３図はＧＴＯサイリスタＧが
オン状態にあるときに短絡故障が生じた際の各部の波形
を示す、第３図の（ａ）はフォトカプラＰＣＩの入力側
に与えられるオンゲート信号、（ｂ）はフォトカプラＰ
Ｃ２の入力側に与えられるオフゲート信号、（Ｃ）はフ
ォトカプラＰＣＩの出力側の波形図を示し、さらに、（
ｄ）はＧＴＯサイリスタＧのゲート電圧であり、（６）
はアンド回路Ａ１の出力、（ｆ）はアンド回路Ａ２の出
力、（ｇ）はオア回路Ｒ１の出力波形図を示す。

ＧＴＯサイリスタＧがオン状態である時に、＊絡故障と
なると、時刻ｔ１においてゲート電圧が零になる。オン
ゲート電圧比較器ＶＣＩはゲート電圧が第１の所定値を
小さくなったことを検出して１Ｈルベルの論理信号を出
力する。このとき、フォトカプラＰＣＩの出力は１Ｌル
ベルなので、反転器ＩＮを介してアンド回路Ａ１が入力
信号は１Ｈルベルであるので、アンド回路Ａ１は′Ｈル
ベルの論理信号を出力する。

一方、バイアスゲート電圧比較器ＶＣ２はゲート電圧が
第２の所定値より大きいので′Ｈルベルの論理信号を出
力する。このとき、フォトカプラＰＣＩの出力は′Ｌル
ベルなので、アンド回路Ａ２の出力はｉ　Ｌ　ｌレベル
となる。

従って、オア回路Ｒ１はアンド回路Ａ１よりｌ　Ｈｌレ
ベルの信号、アンド回路Ａ２より′Ｌルベルの信号を入
力するので、第３図の（ｇ）に示されるように時刻ｔ２
　において′Ｈルベルの信号を出力し、トランジスタＴ
Ｒをオン状態時刻ｔ３以後。

時刻ｔ３においてオンゲート信号ＩａがフォトカプラＰ
ＣＩに与えられなくなり、フォトカプラＰＣ２のオフゲ
ート信号が与えられた場合について説明する１時刻ｔ１
にてフォトカプラＰＣＩの出力は１Ｈゝレベルとなり、
オンゲート電圧比較器ｖＣ１の出力はｉ　Ｈｌレベルな
ので、アンド回路Ａ１の出力はｇ　Ｌ　ｌレベルの論理
信号となる。また、バイアスゲート電圧比較器ＶＣ２の
出力は′Ｈルベルなので、アンド回路Ａ２の出力は１Ｈ
ルベルの論理信号となる。従って、オア回路Ｒ１の出力
は′Ｈルベルとなり１時刻ｔ３以降、オア回路Ｒ１は゛
Ｈルベルの論理信号を出力し続け、トランジスタＴＲの
オン状態を保つ。

次にＧＴＯサイリスタＧがオフ状態にあるときに短絡故
障した場合について図面を用いて説明する。第４図はオ
フ状態にあるＧＴＯサイリスタＧが短絡故障した際の各
部の波形を示す０時刻ｔ。

においで（ｂ）に示されるオフゲート信号がフォトカプ
ラＰＣ２に与えられ、ＧＴＯサイリスタＧがオフ状態と
なり時刻ｔ１において短絡故障すると、ゲート電圧が（
ｄ）に示されるように零になる。オンゲート電圧比較１
１１ＶｃＩはゲート電圧が第１の所定値より小さくなっ
たこと表検出して′Ｈルベルの論理信号をアンド回路Ａ
１に出力する。アンド回路Ａ１はフォトカプラＰＣＩよ
り反転器ＩＮを介して′Ｌルベルの論理信号を入力する
ので、Ｃｅ＞に示すように６Ｌルベルの信号をオア回路
Ｒ１に出力する。一方、バイアスゲート電圧比較器ＶＣ
２はゲート電圧が第２の所定値より大きくなうたことを
検出し、′Ｈルベルの論理信号をアンド回路Ａ２に出力
する。さらに、アンド回路Ａ２はフォトカプラＰＣ１よ
り６Ｈルベルの信号を入力し、（ｆ）に示されるように
′Ｈルベルの信号をオア回路Ｒ１に出力する。従って、
オア回路Ｒ１は′Ｈルベルの論理信号を出力し、トラン
ジスタＴＲをオンにする０時刻ｔ！以後、時刻ｔ、にお
いてオンゲート信号ＩａがフォトカプラＰＣＩに与えら
れると、アンド回路Ａ１の出力は１Ｈルベルとなり、ア
ンド回路Ａ２の出力は′Ｌルベルとなる。　しかし、オ
ア回路Ｒ１の出力は′Ｈルベルの信号を出力し、トラン
ジスタＴＲをオンし続ける。

従って、ＧＴＯサイリスタＧがオン状態において短絡故
障してもトランジスタＴＲをオンにしてスイッチ素子Ｓ
２がオンしないようにすることができるので、スイッチ
素子Ｓ２を過電流から保護することができる。

上述のように構成されたゲート回路によれば。

ゲート回路の外部に検出器を設けて、ゲート制御回路側
でオフゲート信号を阻止してやらなくとも、ＧＴＯサイ
リスタの破壊をゲート回路側で検出し、オフパルスの発
生を阻止するので、外部回路に依存しない信頼性の高い
オフゲート回路の破壊防止保護を行うことができる。

また、主回路の電圧・電流に依存しないＧＴＯサイリス
タの破壊検出が可能なため、主回路に電圧をかけずにゲ
ート回路だけを動作させる動作試験のような場合でも正
常に保護動作を行う事ができる。

（他の実施例） 第１図は、スイッチ素子ＳＬ、８２はＭＯＳＦＥＴで書
かれているが、バイポーラ形パワートランジスタや他の
スイッチ素子でも可能である。また、外部駆動信号をフ
ォトカプラによって絶縁しているが、パルストランス方
式などの他の絶縁方式でもよい。

また、第１図は、オフパルスの発生回路は、ゲート回路
と直結されているが、パルストランスによりゲート回路
とパルス発生回路を絶縁した方式でも同様の構成とする
ことができる。

また、本発明のゲート回路のＧＴＯサイリスタの破壊検
出回路の出力を第５図のように外部に取り出せるように
すると、ＧＴＯサイリスタの故障検知信号が得られ、Ｇ
ＴＯサイリスタを使用したインバータやチョッパなどの
電力変換装置のシスリスタのゲート・カソード間電圧を
監視することにより、ＧＴＯサイリスタの破壊検知を行
い、ＧＴｏサイリスタ破壊時にはオフパルス発生用スイ
ッチ素子の動作を阻止するようにしたので、主回路電圧
や外部論理回路の動作に影響されない信頼性の高いゲー
ト回路保護機能を持ったゲート回路を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明に基づく一実施例のゲートターンオフサ
イリスタの保護装置の回路図、第２図。 第３図及び第４図は第１図に示される保護装置の各部の
波形図、第５図は本発明に基づく他の実施例の構成図、
第６図は従来のゲートターンオフサイリスタのゲート回
路図を示す。 Ｇ・・・ゲートターンオフサイリスタ ＶＣＩ・・・オンゲート電圧比較器 ｖＣ２・・・バイアスゲート電圧比較器ＳＣ・・・故障
検出回路　　ＴＲ・・・トランジスタＳ２・・・オフゲ
ート用スイッチ素子 代理人　弁理士　則　近　憲　佑 同　　三俣弘文 第１図 第２図 第３図 ｔｔ　ｔｔ　　ｔＪ 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 ゲートターンオフサイリスタのゲート−カソード間電圧
   が第１の所定値より小さいときに信号を出力する第１の
   電圧比較手段と、 前記ゲートターンオフサイリスタのゲート−カソード間
   電圧が第１の所定値より小さい値の第２の所定値より大
   きいときに信号を出力する第２の電圧比較手段と、 前記ゲートターンオフサイリスタのオンゲート回路にオ
   ンゲート信号が与えられている際に前記第１の電圧比較
   手段からの出力信号を入力するとゲートターンオフサイ
   リスタの故障信号を出力し、オンゲート回路にオンゲー
   ト信号が与えられていない際に第２の電圧比較手段から
   の出力信号を入力すると前記ゲートターンオフサイリス
   タの故障信号を出力する故障検出手段と、 ゲートターンオフサイリスタのオフゲート回路に設けら
   れオフゲート信号により動作する半導体スイッチング素
   子と、 前記故障検出手段による検出信号を入力した際に 前記半導体スイッチング素子が導通状態になることを阻
   止する動作阻止手段と を有するゲートターンオフサイリスタの保護装置。