JPS6322076B2 - - Google Patents
Info
- Publication number
- JPS6322076B2 JPS6322076B2 JP55100319A JP10031980A JPS6322076B2 JP S6322076 B2 JPS6322076 B2 JP S6322076B2 JP 55100319 A JP55100319 A JP 55100319A JP 10031980 A JP10031980 A JP 10031980A JP S6322076 B2 JPS6322076 B2 JP S6322076B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixels
- well
- electrode
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は２次元撮像に用いる電荷注入装置
（Charge Injection Device：以下CIDと略称す
る）の新規な構成に関し、特に電極数、駆動回路
段数を低減して素子の高密度化、小型化、低消費
電力化を可能とするような画素構成とした電荷注
入型の固体撮像装置に関するものである。
（Charge Injection Device：以下CIDと略称す
る）の新規な構成に関し、特に電極数、駆動回路
段数を低減して素子の高密度化、小型化、低消費
電力化を可能とするような画素構成とした電荷注
入型の固体撮像装置に関するものである。
CIDは第１図に見られるごとく、それぞれ
10V、20V程度の電圧が印加される一対の絶縁電
極２Ｘ、２Ｙからなる画素１を絶縁膜で覆われた
半導体基板上に２次元的に配設したものである。
その受光面５０上に投影された結像光の光励起か
ら生じる半導体基板内電荷４は、まず電極２Ｙ直
下の電位の井戸（以下単に井戸と略記する）３ｂ
中に蓄積される。しかるのちに水平方向のシフト
レジスタ２０からの電圧操作によつて例えばY1
母線に接続された電極２Ｙ直下の井戸をいつせい
に消滅せしめるならば、該電荷４は電極２Ｘ直下
の井戸３ａへ一挙に移されるのであるがこの時の
状態は第１図中の第１列目の画素群に見ることが
できる。この電荷４が移された瞬間に電極２Ｘ上
にはイメージ電荷が発生し、該イメージ電荷はＸ
母線と電子スイツチ１１，１２，１３，１４を介
して電荷増幅器７の出力端子に読み出される。こ
こで１０は垂直方向のシフトレジスタ、９は各画
素の電極２Ｘに電圧Vsを印加するリセツトスイ
ツチ、X1〜X4，Y1〜Y4はそれぞれＸ母線群およ
びＹ母線群を表す。
10V、20V程度の電圧が印加される一対の絶縁電
極２Ｘ、２Ｙからなる画素１を絶縁膜で覆われた
半導体基板上に２次元的に配設したものである。
その受光面５０上に投影された結像光の光励起か
ら生じる半導体基板内電荷４は、まず電極２Ｙ直
下の電位の井戸（以下単に井戸と略記する）３ｂ
中に蓄積される。しかるのちに水平方向のシフト
レジスタ２０からの電圧操作によつて例えばY1
母線に接続された電極２Ｙ直下の井戸をいつせい
に消滅せしめるならば、該電荷４は電極２Ｘ直下
の井戸３ａへ一挙に移されるのであるがこの時の
状態は第１図中の第１列目の画素群に見ることが
できる。この電荷４が移された瞬間に電極２Ｘ上
にはイメージ電荷が発生し、該イメージ電荷はＸ
母線と電子スイツチ１１，１２，１３，１４を介
して電荷増幅器７の出力端子に読み出される。こ
こで１０は垂直方向のシフトレジスタ、９は各画
素の電極２Ｘに電圧Vsを印加するリセツトスイ
ツチ、X1〜X4，Y1〜Y4はそれぞれＸ母線群およ
びＹ母線群を表す。
該CIDの１フレームの撮像が終われば、前述し
た光励起によつて生じた電荷を保有している井戸
を消滅せしめる。かくすれば該電荷は基板中に注
入されて消滅するから次の１フレームの撮像に備
えて作られる新たな井戸の中には、改めて光励起
による電荷が著積される。
た光励起によつて生じた電荷を保有している井戸
を消滅せしめる。かくすれば該電荷は基板中に注
入されて消滅するから次の１フレームの撮像に備
えて作られる新たな井戸の中には、改めて光励起
による電荷が著積される。
こうしたことから以下では前記電極２Ｙを蓄積
電極、または前記電極２Ｘを検出電極と呼ぶこと
にする。そしてまたこうした第１図に示したCID
の受光面は実際には第２図に示したごとく縦横の
母線と一体化して作られる。このために前記母線
Y1〜Y4を縦母線、また母線X1〜X4を横母線と呼
ぶことにする。
電極、または前記電極２Ｘを検出電極と呼ぶこと
にする。そしてまたこうした第１図に示したCID
の受光面は実際には第２図に示したごとく縦横の
母線と一体化して作られる。このために前記母線
Y1〜Y4を縦母線、また母線X1〜X4を横母線と呼
ぶことにする。
上記第１図のCIDの画素は、実際には第２図の
ごとくまず周知のLOCOS法などによつて厚い絶
縁層を斜線で示した部分に形成することによつて
点線で囲まれた活性領域を縦母線の一部R1，R2
と横母線の一部C1，C2との交点附近に形成した
ものである。番地指定を行う縦母線の一部R1，
R2の横に広がつた部分と、画素電荷をイメージ
電荷として検出する横母線の一部C1，C2で覆わ
れている上記の点線で囲まれた部分が１画素分を
構成しており、光電荷を該画素中の蓄積電極２Ｙ
直下に蓄積する時は、縦母線の一部R1，R2をＶ
なる電圧にバイアスし、横母線の一部C1，C2を
Ｖ／２なる電圧にバイアスしておく。
ごとくまず周知のLOCOS法などによつて厚い絶
縁層を斜線で示した部分に形成することによつて
点線で囲まれた活性領域を縦母線の一部R1，R2
と横母線の一部C1，C2との交点附近に形成した
ものである。番地指定を行う縦母線の一部R1，
R2の横に広がつた部分と、画素電荷をイメージ
電荷として検出する横母線の一部C1，C2で覆わ
れている上記の点線で囲まれた部分が１画素分を
構成しており、光電荷を該画素中の蓄積電極２Ｙ
直下に蓄積する時は、縦母線の一部R1，R2をＶ
なる電圧にバイアスし、横母線の一部C1，C2を
Ｖ／２なる電圧にバイアスしておく。
今、横母線の一部C1を検出系に接続し縦母線
の一部R1を零電圧とすれば、信号電荷は蓄積電
極２Ｙ直下から検出電極２Ｘ直下に移されるので
縦母線の一部R1と横母線の一部C1との交点の画
素信号が読み出される。
の一部R1を零電圧とすれば、信号電荷は蓄積電
極２Ｙ直下から検出電極２Ｘ直下に移されるので
縦母線の一部R1と横母線の一部C1との交点の画
素信号が読み出される。
こうした方式ではＭ本の縦母線とＮ本の横母線
が必要であり、単位の駆動回路段数はＭ個、読み
出しスイツチ（第１図中の１１〜１４に相当）個
数はＮ個必要となる。ところで上記従来のCIDの
最小寸法を決定しているのは垂直および水平方向
の各シフトレジスタ１段当りの寸法であり、また
消費電力も上記シフトレジスタ１０，２０により
支配される。なんとなればシフトレジスタ１段当
りには最小６個の絶縁ゲート型トランジスタ（以
下MOSTと呼ぶ）が必要で、これがCIDの受光
面と同一の半導体基板上で占める面積の割合はき
わめて大であるからである。ただし該CIDに通常
のテレビ走査を行わせる場合には一般的な横母線
の奇偶の切替えを行わしめることができるので垂
直方向のシフトレジスタの段数を半分とすること
もできる。これに対して水平方向のシフトレジス
タに対してはその段数を減らすことができず、そ
のために該水平方向シフトレジスタの占有面積が
大きくなり、これに伴つて消費電力の低減にも限
界が生じるという欠点があつた。
が必要であり、単位の駆動回路段数はＭ個、読み
出しスイツチ（第１図中の１１〜１４に相当）個
数はＮ個必要となる。ところで上記従来のCIDの
最小寸法を決定しているのは垂直および水平方向
の各シフトレジスタ１段当りの寸法であり、また
消費電力も上記シフトレジスタ１０，２０により
支配される。なんとなればシフトレジスタ１段当
りには最小６個の絶縁ゲート型トランジスタ（以
下MOSTと呼ぶ）が必要で、これがCIDの受光
面と同一の半導体基板上で占める面積の割合はき
わめて大であるからである。ただし該CIDに通常
のテレビ走査を行わせる場合には一般的な横母線
の奇偶の切替えを行わしめることができるので垂
直方向のシフトレジスタの段数を半分とすること
もできる。これに対して水平方向のシフトレジス
タに対してはその段数を減らすことができず、そ
のために該水平方向シフトレジスタの占有面積が
大きくなり、これに伴つて消費電力の低減にも限
界が生じるという欠点があつた。
本発明はこうした欠点に鑑みてなされたもの
で、蓄積電極直下に相互に異なる不純物濃度を有
する画素群を形成し該蓄積電極に印加される電圧
を画素群に応じた段数だけ切替えて上記１群中の
各画素の電荷を共通の検出電極から順次読出すと
いう考え方を骨子として上述の問題を解決せんと
するものであり、第３図以下の図面を用いて詳記
する。
で、蓄積電極直下に相互に異なる不純物濃度を有
する画素群を形成し該蓄積電極に印加される電圧
を画素群に応じた段数だけ切替えて上記１群中の
各画素の電荷を共通の検出電極から順次読出すと
いう考え方を骨子として上述の問題を解決せんと
するものであり、第３図以下の図面を用いて詳記
する。
第３図ａは本発明に係る新規なCIDの要部構造
ならびにその動作を示す図であつて、前記第２図
と同様に、たとえばｐ型の半導体基板上に
LOCOS法によつて厚い絶縁層を、点線で囲んで
示した単位の画素５１の外側の斜線で示した部分
に形成して上記点線で囲んで示した単位の活性領
域つまり画素２１と２２，２３と２４……が隣接
するように画定したものである。このうち画素２
２と２４には特に処理がなされていないが、画素
２１と２３における蓄積電極２Ｙ直下の部分２１
ａ，２３ａには第３図ａ，ｂ中に３１で示したご
とく硼素Ｂの注入などの手段による不純物ドープ
がなされており、このため該２１ａ，２３ａの部
分におけるしきい値電圧Vtは第４図の曲線イの
ごとく正の電圧方向にシフトされてV2なる値と
なつている。これに対して２２，２４の部分にお
けるしきい値電圧Vtは第４図の曲線ロのごとく
零なる電圧V0にある。ただし第４図の縦軸φsは
ｐ型半導体基板の表面電位であり、横軸Ｖは第３
図の断面図に示した蓄積電極２Ｙに印加される電
圧である。
ならびにその動作を示す図であつて、前記第２図
と同様に、たとえばｐ型の半導体基板上に
LOCOS法によつて厚い絶縁層を、点線で囲んで
示した単位の画素５１の外側の斜線で示した部分
に形成して上記点線で囲んで示した単位の活性領
域つまり画素２１と２２，２３と２４……が隣接
するように画定したものである。このうち画素２
２と２４には特に処理がなされていないが、画素
２１と２３における蓄積電極２Ｙ直下の部分２１
ａ，２３ａには第３図ａ，ｂ中に３１で示したご
とく硼素Ｂの注入などの手段による不純物ドープ
がなされており、このため該２１ａ，２３ａの部
分におけるしきい値電圧Vtは第４図の曲線イの
ごとく正の電圧方向にシフトされてV2なる値と
なつている。これに対して２２，２４の部分にお
けるしきい値電圧Vtは第４図の曲線ロのごとく
零なる電圧V0にある。ただし第４図の縦軸φsは
ｐ型半導体基板の表面電位であり、横軸Ｖは第３
図の断面図に示した蓄積電極２Ｙに印加される電
圧である。
光電変換されて生じた電荷を画素２１，２２，
２３，２４中に蓄えるにはまず検出電極２Ｘを第
４図のV1なる電圧に保つておき蓄積電極２Ｙを
V3なる電圧に保つ。
２３，２４中に蓄えるにはまず検出電極２Ｘを第
４図のV1なる電圧に保つておき蓄積電極２Ｙを
V3なる電圧に保つ。
第３図ｃは第３図ａのＸ〜Ｙ断面を示したもの
であるが上記のごとき電圧印加の結果、画素２４
の上半分の部分２４ａにはかなり深い井戸４３ａ
が生じているが下半分の部分２４ｂにはこれより
浅い井戸４３ｂが生じている。そして画素２１の
上半分の部分２１ａにはやや深い井戸４１ａが、
また下半分の部分２１ｂにはそれより浅い井戸４
１ｂが、それぞれ生じていることが第３図ｃから
わかる。ただし第３図ａ，ｂにおいて、３０は活
性領域画定用の絶縁層、３１は不純物のドープを
行うべくイオン注入された硼素Ｂ、３２は電極２
Ｘ，２Ｙ直下の薄い絶縁膜を示すもので、第３図
ｃに見られる電極２Ｘ，２Ｙは例えばポリシリコ
ンで形成されており、両者はポリシリコン電極２
Ｘ上に形成された図示しない絶縁膜で絶縁されて
いる。なお４０は前記したｐ型の半導体基板であ
る。
であるが上記のごとき電圧印加の結果、画素２４
の上半分の部分２４ａにはかなり深い井戸４３ａ
が生じているが下半分の部分２４ｂにはこれより
浅い井戸４３ｂが生じている。そして画素２１の
上半分の部分２１ａにはやや深い井戸４１ａが、
また下半分の部分２１ｂにはそれより浅い井戸４
１ｂが、それぞれ生じていることが第３図ｃから
わかる。ただし第３図ａ，ｂにおいて、３０は活
性領域画定用の絶縁層、３１は不純物のドープを
行うべくイオン注入された硼素Ｂ、３２は電極２
Ｘ，２Ｙ直下の薄い絶縁膜を示すもので、第３図
ｃに見られる電極２Ｘ，２Ｙは例えばポリシリコ
ンで形成されており、両者はポリシリコン電極２
Ｘ上に形成された図示しない絶縁膜で絶縁されて
いる。なお４０は前記したｐ型の半導体基板であ
る。
また前記第３図ｂは第３図ａのＡ〜Ｂ断面を示
したもので前記画素２３のうちの上半分２３ａの
直下に硼素Ｂが注入されているためにその直下に
は井戸４５が生じていることが示されている。そ
して同第３図ｂにおける深い井戸４３ａは先の第
３図ｃ中で示した電極２Ｙ直下の井戸４３ａと同
じものである。
したもので前記画素２３のうちの上半分２３ａの
直下に硼素Ｂが注入されているためにその直下に
は井戸４５が生じていることが示されている。そ
して同第３図ｂにおける深い井戸４３ａは先の第
３図ｃ中で示した電極２Ｙ直下の井戸４３ａと同
じものである。
以下、第３図ａに示した要部の動作を述べるに
当つては第３図ｂよりも第３図ｃにつづくｄ，
ｅ，ｆの方が理解に便利であるのでこれに従うこ
とにする。また第５図のタイムチヤートを用いて
説明する。
当つては第３図ｂよりも第３図ｃにつづくｄ，
ｅ，ｆの方が理解に便利であるのでこれに従うこ
とにする。また第５図のタイムチヤートを用いて
説明する。
まず第１図に示したと同様の電子スイツチの閉
動作によつて第３図ａの上の横１行が指定された
とする。この場合、画素２１の領域２１ａには第
３図ｃのごとく井戸４１ａが形成されており、同
時に画素２２の領域２２ａには同図の井戸４３ａ
と同じ深さを有する井戸が形成されていて、それ
ぞれの井戸中には光電変換から生じた電荷ｑが蓄
積されている。
動作によつて第３図ａの上の横１行が指定された
とする。この場合、画素２１の領域２１ａには第
３図ｃのごとく井戸４１ａが形成されており、同
時に画素２２の領域２２ａには同図の井戸４３ａ
と同じ深さを有する井戸が形成されていて、それ
ぞれの井戸中には光電変換から生じた電荷ｑが蓄
積されている。
今、第５図ａに示すように電圧V3が印加され
ている蓄積電極２Ｙの電圧ＶをV3からV2（第５図
の時点t1）に低下せしめれば、しきい値電圧Vtが
V2である画素２１の電極２Ｙ直下の領域すなわ
ち該画素２１の上半分の領域２１ａでは第３図ｃ
に見られる井戸４１ａが第３図ｄに見られるごと
く消滅する。その結果、蓄積電極２Ｙ直下の上記
の井戸４１ａ中の電荷ｑは、第５図ｂに示すよう
に電圧V1が印加された電極２Ｘ直下の領域すな
わち該画素２１の下半分の領域２１ｂの井戸４１
ｂ中に移される。これに対して画素２２において
は、該画素２２が画素２４と同じく電極２Ｙ直下
に硼素Ｂの注入のごとき不純物ドープがなされて
おらず、そのために領域２２ａがしきい電圧Vt
の正電圧方向へのシフトを生じていないから、上
記のごとく蓄積電極２Ｙの電圧ＶがV3からV2に
低下しても上記領域２２ａ直下の井戸が消滅する
ことはなく、単にその井戸の深さが浅くなるだけ
であつて、その中の電荷ｑを領域２２ｂ直下の井
戸に移しかえることはない。そしてこの場合の状
態はちようど第３図ｄに示した井戸４３ａと４３
ｂの状態と全く同様に描かれるものとなる。
ている蓄積電極２Ｙの電圧ＶをV3からV2（第５図
の時点t1）に低下せしめれば、しきい値電圧Vtが
V2である画素２１の電極２Ｙ直下の領域すなわ
ち該画素２１の上半分の領域２１ａでは第３図ｃ
に見られる井戸４１ａが第３図ｄに見られるごと
く消滅する。その結果、蓄積電極２Ｙ直下の上記
の井戸４１ａ中の電荷ｑは、第５図ｂに示すよう
に電圧V1が印加された電極２Ｘ直下の領域すな
わち該画素２１の下半分の領域２１ｂの井戸４１
ｂ中に移される。これに対して画素２２において
は、該画素２２が画素２４と同じく電極２Ｙ直下
に硼素Ｂの注入のごとき不純物ドープがなされて
おらず、そのために領域２２ａがしきい電圧Vt
の正電圧方向へのシフトを生じていないから、上
記のごとく蓄積電極２Ｙの電圧ＶがV3からV2に
低下しても上記領域２２ａ直下の井戸が消滅する
ことはなく、単にその井戸の深さが浅くなるだけ
であつて、その中の電荷ｑを領域２２ｂ直下の井
戸に移しかえることはない。そしてこの場合の状
態はちようど第３図ｄに示した井戸４３ａと４３
ｂの状態と全く同様に描かれるものとなる。
このように画素２１では蓄積電極２Ｙ直下の領
域２１ａから検出電極２Ｘ直下の領域２１ｂへと
電荷ｑが移動するために該検出電極２Ｘ上には該
電荷ｑによるイメージ電荷の発生が起こり、第５
図ｄの期間t1〜t2に示すように該イメージ電荷は
横母線の一部たるC1を流れて検出系で検出され
るが、画素２２ではこうしたイメージ電荷の発生
は起こらないから、ここに画素２１のみの信号読
み出しが完了し、画素２２はいわゆる半選択状態
に止まる。
域２１ａから検出電極２Ｘ直下の領域２１ｂへと
電荷ｑが移動するために該検出電極２Ｘ上には該
電荷ｑによるイメージ電荷の発生が起こり、第５
図ｄの期間t1〜t2に示すように該イメージ電荷は
横母線の一部たるC1を流れて検出系で検出され
るが、画素２２ではこうしたイメージ電荷の発生
は起こらないから、ここに画素２１のみの信号読
み出しが完了し、画素２２はいわゆる半選択状態
に止まる。
しかし蓄積電極２Ｙの電圧をV2なる値からV0、
すなわち零にまで更に変化させた場合（第５図ａ
の時点t2）には、画素２２における電極２Ｙ直下
の井戸も消滅する。ここで、検出電極２Ｘ直下の
井戸は存在しているので、該画素２２の領域２２
ａから領域２２ｂへは、第３図ｅに示した井戸４
３ａから井戸４３ｂへの電荷ｑの移送と全く同様
の電荷ｑの移しかえが行われ、その結果、検出電
極２Ｘ上にイメージ電荷が発生し、第５図ｄの期
間t2〜t3に示すように画素２２の信号読み出しが
完了する。次いで第５図ａおよびｂの期間t3〜t4
に示すように、著積電極２Ｙおよび検出電極２Ｘ
の電圧は共にV0（0volt）となるので、第３図ｆ
に示す矢印のごとく電荷ｑは基板内に注入され
る。以上で画素２１と２２における電荷の蓄積
（期間T1）、読み出し（期間T2，T3）、注入（期
間T4）の工程が終了するが、この間母線R1につ
ながる他の画素も同様の工程となるが電子スイツ
チが閉となつていないので、電荷増幅器に出力さ
れることはない。
すなわち零にまで更に変化させた場合（第５図ａ
の時点t2）には、画素２２における電極２Ｙ直下
の井戸も消滅する。ここで、検出電極２Ｘ直下の
井戸は存在しているので、該画素２２の領域２２
ａから領域２２ｂへは、第３図ｅに示した井戸４
３ａから井戸４３ｂへの電荷ｑの移送と全く同様
の電荷ｑの移しかえが行われ、その結果、検出電
極２Ｘ上にイメージ電荷が発生し、第５図ｄの期
間t2〜t3に示すように画素２２の信号読み出しが
完了する。次いで第５図ａおよびｂの期間t3〜t4
に示すように、著積電極２Ｙおよび検出電極２Ｘ
の電圧は共にV0（0volt）となるので、第３図ｆ
に示す矢印のごとく電荷ｑは基板内に注入され
る。以上で画素２１と２２における電荷の蓄積
（期間T1）、読み出し（期間T2，T3）、注入（期
間T4）の工程が終了するが、この間母線R1につ
ながる他の画素も同様の工程となるが電子スイツ
チが閉となつていないので、電荷増幅器に出力さ
れることはない。
次にやはり第１図に示したと同様の電子スイツ
チの第２番目の閉動作によつて、第３図の下（第
２番目）の横１行が指定された場合、（この場合
の検出電極C2に印加する電圧およびその時の検
出信号を第５図ｃおよびｅに示す。）あるいはさ
らに同じく第１図に示したような電子スイツチの
第３番目、……第ｎ番目の閉動作によつて第３図
には図示しない第３番目……第ｎ番目の各横１行
が指定された場合には、そのたびごとに上記した
と同様に、２Ｙ電極直下に不純物がドープされて
いる方の画素信号がまず読み出され、次に不純物
がドープされていない方の画素信号が読み出され
る。これで第１図でいえばY1母線（第３図では
R1）につながる第１列と第２列目の画素全てが
読み出されたことになる。次に水平レジスタによ
りY2母線が選択され、前記同様に垂直レジスタ
により順次縦方向に画素が選択されて第３列と第
４列目の画素が読み出され、同様に第ｍ−１列目
が読み出されて１フレーム分の全画素信号の読み
出しが完了する。
チの第２番目の閉動作によつて、第３図の下（第
２番目）の横１行が指定された場合、（この場合
の検出電極C2に印加する電圧およびその時の検
出信号を第５図ｃおよびｅに示す。）あるいはさ
らに同じく第１図に示したような電子スイツチの
第３番目、……第ｎ番目の閉動作によつて第３図
には図示しない第３番目……第ｎ番目の各横１行
が指定された場合には、そのたびごとに上記した
と同様に、２Ｙ電極直下に不純物がドープされて
いる方の画素信号がまず読み出され、次に不純物
がドープされていない方の画素信号が読み出され
る。これで第１図でいえばY1母線（第３図では
R1）につながる第１列と第２列目の画素全てが
読み出されたことになる。次に水平レジスタによ
りY2母線が選択され、前記同様に垂直レジスタ
により順次縦方向に画素が選択されて第３列と第
４列目の画素が読み出され、同様に第ｍ−１列目
が読み出されて１フレーム分の全画素信号の読み
出しが完了する。
こうした横１行の１回の選択指定によつて２画
素の信号を順次読み出すには蓄積電極２Ｙをすべ
て並列につなぐ縦母線の一部R1，R2，……のそ
れぞれに対して、第１および第２の値にステツプ
状に切替わる電圧を加えればよい。
素の信号を順次読み出すには蓄積電極２Ｙをすべ
て並列につなぐ縦母線の一部R1，R2，……のそ
れぞれに対して、第１および第２の値にステツプ
状に切替わる電圧を加えればよい。
また上記実施例では横１行の１回の選択指定に
よつて２画素の信号を順に読み出す構造について
示したがこれは単に２画素に止まらず３画素、あ
るいは４画素を順に読み出せるように、横方向に
帯状に連なつた２Ｙ，２Ｘなる電極で覆われた画
素数を増加させて行つてもよい。ただしこの場合
には上記のごとく横方向に並ぶ各画素の半導体基
板表面にドープする不純物の濃度を順次変えてお
く必要があり、画素信号の順次読み出しには上記
の画素数に応じた段数を有する階段状の電圧を蓄
積電極２Ｙに印加してやる必要がある。
よつて２画素の信号を順に読み出す構造について
示したがこれは単に２画素に止まらず３画素、あ
るいは４画素を順に読み出せるように、横方向に
帯状に連なつた２Ｙ，２Ｘなる電極で覆われた画
素数を増加させて行つてもよい。ただしこの場合
には上記のごとく横方向に並ぶ各画素の半導体基
板表面にドープする不純物の濃度を順次変えてお
く必要があり、画素信号の順次読み出しには上記
の画素数に応じた段数を有する階段状の電圧を蓄
積電極２Ｙに印加してやる必要がある。
以上のごとく横１行の選択指定によつて複数の
画素信号を順次読み出すような構造にしておけば
水平方向のシフトレジスタ１段で横１行に並ぶ複
数の画素信号の読み出しが可能となるから、シフ
トレジスタの段数をそれだけ少なくすることがで
き、したがつてCIDを小型化でき、低消費電力化
することが可能となり実用上多大の効果が期待で
きる。
画素信号を順次読み出すような構造にしておけば
水平方向のシフトレジスタ１段で横１行に並ぶ複
数の画素信号の読み出しが可能となるから、シフ
トレジスタの段数をそれだけ少なくすることがで
き、したがつてCIDを小型化でき、低消費電力化
することが可能となり実用上多大の効果が期待で
きる。
第１図は従来のCIDの全体を表す模式図、第２
図は従来のCIDの実際における要部構造を示す
図、第３図は本発明に係るCIDの要部構造とその
動作を説明するための図、第４図は該CIDの横方
向に並ぶ２つの画素における蓄積電極直下の半導
体表面電位の電圧依存性を示す図、第５図は本発
明のCIDの動作を説明するためのタイムチヤート
である。 ２１，２２，２３，２４：画素、３０：絶縁
層、３１：イオン注入された硼素、３２：絶縁
膜、４０：半導体基板、４１ａ，４１ｂ，４３
ａ，４３ｂ，４５：井戸。
図は従来のCIDの実際における要部構造を示す
図、第３図は本発明に係るCIDの要部構造とその
動作を説明するための図、第４図は該CIDの横方
向に並ぶ２つの画素における蓄積電極直下の半導
体表面電位の電圧依存性を示す図、第５図は本発
明のCIDの動作を説明するためのタイムチヤート
である。 ２１，２２，２３，２４：画素、３０：絶縁
層、３１：イオン注入された硼素、３２：絶縁
膜、４０：半導体基板、４１ａ，４１ｂ，４３
ａ，４３ｂ，４５：井戸。
Claims (1)
- １ 隣接する検出電極と蓄積電極とで画定された
複数個の画素を有する電荷注入型撮像装置におい
て隣接した少なくとも２個の画素を１群として、
当該群中における各画素の蓄積電極同志および検
出電極同志をそれぞれ共通に縦母線、横母線のそ
れぞれに接続すると共に、共通接続した各蓄積電
極直下の画素中不純物濃度を相互に異ならしめ、
上記共通に接続した１群の画素の蓄積電極に前記
の不純物濃度に応じた階段状の電圧を印加して、
上記１群の画素中各画素の電荷を共通の検出電極
から順次読み出すようにしたことを特徴とする固
体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031980A JPS5724574A (en) | 1980-07-21 | 1980-07-21 | Solid state image pick up device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031980A JPS5724574A (en) | 1980-07-21 | 1980-07-21 | Solid state image pick up device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5724574A JPS5724574A (en) | 1982-02-09 |
| JPS6322076B2 true JPS6322076B2 (ja) | 1988-05-10 |
Family
ID=14270858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10031980A Granted JPS5724574A (en) | 1980-07-21 | 1980-07-21 | Solid state image pick up device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5724574A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3476359D1 (en) * | 1983-09-02 | 1989-03-02 | Toyota Motor Co Ltd | Mounting construction of window sealed glass |
-
1980
- 1980-07-21 JP JP10031980A patent/JPS5724574A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5724574A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3919468A (en) | Charge transfer circuits | |
| JPH0614706B2 (ja) | 電気的電荷転送を利用して連続ラインの中の画像を走査する装置 | |
| US4758895A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| US7961239B2 (en) | CMOS image sensor with interpolated data of pixels | |
| US4995061A (en) | Two-phase CCD imager cell for TV interlace operation | |
| EP0078038A1 (en) | Method for driving solid-state image sensor | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| JP2524434B2 (ja) | Ｃｃｄ映像素子 | |
| EP0473765A1 (en) | Image sensor. | |
| GB2130045A (en) | Line transfer imager and television camera including such an imager | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| US4443818A (en) | Solid-state imaging device | |
| EP0399551B1 (en) | Method of Driving a CCD Imager of Frame Interline Transfer Type | |
| EP0088134B1 (en) | Solid state image pickup device | |
| US4340909A (en) | Solid state area imaging apparatus | |
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| JPS6322076B2 (ja) | ||
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| EP0499275B1 (en) | Solid state imager | |
| JPS6340389B2 (ja) | ||
| JP2833825B2 (ja) | 固体撮像素子 | |
| JPS58223970A (ja) | 固体撮像装置 | |
| JP2936742B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2903008B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2739601B2 (ja) | 撮像装置 |