JPS6322317B2

JPS6322317B2 -

Info

Publication number: JPS6322317B2
Application number: JP56082357A
Authority: JP
Inventors: Hidekuni Mamya; Minoru Kakita
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1981-05-29
Filing date: 1981-05-29
Publication date: 1988-05-11
Also published as: JPS57197598A

Description

【発明の詳細な説明】本発明は電子楽器のプリセツト装置に係り、設
定アナログ量をシリアルデジタル情報に変換して
メモリに書込み、呼出し時にメモリからプリセツ
ト情報をシリアルパルスとして読出してパルスを
積分してアナログ量に変換する構成とし、アナロ
グ／デジタル変換手段及びデジタル／アナログ変
換手段を極く簡単な回路で構成し得る電子楽器の
プリセツト装置を提供することを目的とする。

一般に、電子オルガン等の電子楽器において、
音色や効果等を可変するためにこれらを夫々選択
調整するスイツチや可変抵抗器等の操作器が数十
種にも及ぶ数設けられている。ところで、演奏者
が演奏途中に音色や効果の組合わせを変更したい
場合、その都度その操作を行なうことは煩雑であ
り、実際は不可能に近い。そこで、これら操作上
の煩雑さ及び迅速さを改善するために、高級電子
楽器においては音色及び効果等の組合わせを演奏
者が任意に作り出して記憶させ、必要な時に簡単
なスイツチ操作でこの組合わせを呼出して演奏す
るプリセツト装置が設けられている。

一般にこの種のプリセツト装置は、演奏者によ
つて予めプリセツト情報（一般にはアナログ電圧
値）を複数設定してこれに対応したデジタル値に
変換してメモリに書込み記憶させ、演奏者の演奏
途中の呼出し操作にてメモリに複数記憶されてい
る情報のうちの所定情報をデジタル値の形で読出
し、これをアナログ電圧に変換していた。なお、
この電圧は一般にボルテージ・コントロール・ア
ンプ（VCA）にゲイン可変用電圧として供給さ
れ、押された鍵に対応した音源信号の振幅が可変
されてとり出される。

然るに、従来のプリセツト装置において、設定
されたアナログ電圧をデジタル信号に変換してメ
モリに供給する手段に着目すると、設定されたア
ナログ電圧をアナログ／デジタル変換器にて２値
コードによるデジタル信号に変換し、この変換器
の各出力端子からデジタル信号をパラレルに同時
にとり出してメモリに供給する構成とされてい
る。このため、従来のプリセツト装置はパラレル
信号出力方式のアナログ／デジタル変換器を必要
とし、小形に、かつ、安価に構成し得ない欠点が
あつた。

一方、従来のプリセツト装置において、プリセ
ツト情報を記憶されているメモリからデジタル信
号をとり出してこれをアナログ電圧に変換する手
段に着目すると、設定されたプリセツト情報（例
えば2V）に対応した２値コード（例えば
「1000」）をメモリの各出力端子よりパラレルに同
時に出力し、これを抵抗マトリクス回路にて２値
コードに対応した電圧に変換する構成とされてい
る。このため、パラレル信号入力方式のデジタ
ル／アナログ変換器又は多数の抵抗器やトランジ
スタ等を必要とし、部品点数が多く、特にIC化
しにくく、小形かつ安価に構成し得ない等の欠点
があつた。

本発明は上記欠点を除去したものであり、以下
図面と共にその一実施例について説明する。

第１図は本発明になる電子楽器のプリセツト装
置の一実施例の回路及びブロツク系統図を示す。
同図は電子オルガンの音色プリセツト装置に適用
したもので、先ず、全体の概略を説明する。各鍵
には夫々音源信号発生回路が接続されており、例
えば、イ音の鍵を押すと音源信号発生回路より入
力端子１₁，１₂，１₃，……に夫々イ・音１６′、イ
音８′、イ音４′、……の如き１オクターブずつ離
れた複数の信号が同時に入来する構成とされてお
り、これらの信号はVCA２₁，２₂，２₃，……に
供給される。一方、音色プリセツト用操作レバー
３₁，３₂，３₃，……も上記イ・音１６′，イ音８′，
イ音４′、……の各音に夫々対応して設けられて
おり、演奏者の操作レバー３₁，３₂，３₃，……
の各操作にて予めプリセツト情報が設定され、レ
バー３₁，３₂，３₃，……に夫々対応したメモリ
４₁，４₂，４₃，……に書込まれる。なお、上記
８′とはその鍵に対応する基音、１６′とはその基
音の1/2の周波数（即ち、１オクターブ下）の音、
４′とはその基音の２倍の周波数（即ち、１オク
ターブ上）の音を夫々意味する。メモリ４₁，４
_２，４₃，……に夫々書込まれたプリセツト情報は
演奏者の例えば演奏中の呼出し操作にて所定エリ
アから読出され、この呼出しに対応したプリセツ
ト情報から変換されたDC電圧がVCA２₁，２₂，
２₃，……に供給されてVCA２₁，２₂，２₃，……
の各ゲインが可変される。これにより、入力端子
１₁，１₂，１₃，……に夫々入来した信号はVCA
２₁，２₂，２₃，……にて呼出されたプリセツト
情報に対応して振幅を可変され、VCA２₁，２₂，
２₃，……からの各信号が合成されて出力端子５
よりとり出される。従つて、押された鍵に対応し
た音は、個々にプリセツトされた情報に対応した
音色を以て発音される。

次に本発明装置の要部について説明する。操作
レバー３₁，３₂，３₃，……は例えば４段階の電
圧を選択的にとり出し得る構成とされており、演
奏者は例えばレバー３₁の摺動子を3Vの位置に設
定する。この電圧V_iは、例えば後述のようにメモ
リ４₁に「1110」なる２値コードをメモリするた
めの電圧である。

一方、入力端子６からの第２図Ａに示す如きク
ロツク信号ａはアドレスカウンタ７に供給されて
信号ａの周波数の1/2の周波数の信号ｂ（同図Ｂ）、
信号ａの周波数の1/4の周波数の信号ｃ（同図Ｃ）
とされ、メモリ４₁，４₂，４₃，……に供給され
る。信号ｂ，ｃはステツプ状電圧発生器８にも供
給されて第２図Ｄに示す如くクロツク信号ａに同
期して電圧値がステツプ状に変化するステツプ状
電圧ｄが繰返しとり出され、電圧コンパレータ９
_１，９₂，９₃，……に供給される。ステツプ状電
圧発生器８は抵抗r₁〜r₃（抵抗値比は２：１：２）
及びVcc／２の電源にて構成されている。

コンパレータ９₁では第２図Ｄに示す如く、電
圧発生器８からのステツプ状電圧ｄとレバー３₁
からの電圧V_iとが比較され、同図Ｅに示す如く、
コンパレータ９₁より、（ステツプ状電圧ｄ）＜（電
圧V_i）の時はＨレベル、この逆の時はＬレベルと
なる信号ｅがとり出されてメモリ４₁に供給され
る。

このように、本実施例ではクロツク信号ａに同
期して電圧値の変化するステツプ状電圧ｄと操作
レバーにて設定された電圧V_iとを比較してこの比
較結果をクロツク信号ａに同期させてパルス信号
ｅとしてとり出す構成としたため、設定電圧（ア
ナログ量）をこれに対応したシリアルパルス信号
（デジタル量）に変換する手段としては単なるフ
リツプフロツプ及び抵抗等で構成されるアドレス
カウンタ６、ステツプ状電圧発生器８及び電圧コ
ンパレータ９₁等の簡単な回路でよく、パラレル
信号出力方式のアナログ／デジタル変換器を用い
た従来の装置に比して小形に、安価に構成し得
る。

ここで、メモリ４₁，４₂，４₃，……は夫々例
えばランダム・アクセス・メモリ（RAM）にて
構成されており、プリセツト情報書込み時、クロ
ツク信号ａ及び信号ａの周波数の1/8の周波数を
供給される書込み信号制御回路１０よりの書込み
信号ｗにてコンパレータ９₁からの信号ｅがクロ
ツク信号ａによつて例えば第１エリアに書込まれ
てメモリされる。書込み信号制御回路１０は制御
端子１０ａからの制御信号にて書込み信号ｗを出
力する。これと同様にして、レバー３₁にて別の
プリセツト情報（例えば1Vの電圧V′_i）を設定す
ると、コンパレータ９₁にてステツプ状電圧ｄと
電圧V′_iとが比較され、コンパレータ９₁より第２
図Ｆに示す如きパルス信号ｆ（「1000」）がとり出
され、書込み操作にてメモリ４₁の例えば第２エ
リアに書込まれメモリされる。同様にして、メモ
リ４₁の第３及び第４エリアにもプリセツト情報
が書込まれメモリされる。又、他の操作レバー３
_２，３₃，……も上記の場合と同様に操作し、夫々
のメモリ４₂，４₃，……にプリセツト情報を書込
みメモリする。

例えば、第１エリアにプリセツトされている情
報を呼出して演奏している時、メモリ４₁の第１
エリアからは「1110」なる情報がクロツク信号ａ
に同期してシリアル（時系列的）に連続して繰返
しパルス信号ｅとされてとり出され、抵抗R₁及
びコンデンサC₁にて構成される一般の積分器１
１₁に供給されて第２図Ｅに示す如き平均DC電圧
V_pとされてVCA２₁に印加される。一方、演奏中
に第２エリアにプリセツトされている情報を呼出
したい場合、呼出し操作をすると、第２エリアの
情報（「1000」）のみがシリアルに連続的に繰返し
パルス信号ｆ（第２図Ｆ）とされてとり出され、
積分器１１₁にて第２図Ｆに示す如きDC電圧V′_p
とされてVCA２₁に印加される。

VCA２₁に印加される電圧に応じてゲインが可
変され、上記説明の如く、音色を可変されて出力
端子５よりとり出される。

このように、本実施例ではプリセツト情報をメ
モリするメモリ４₁を、プリセツト情報に対応し
たパルス信号をシリアルに連続的に繰返し読出す
構成としたため、このパルス信号（デジタル量）
をこれに対応したDC電圧（アナログ量）に変換
する手段としては抵抗とコンデンサとにて構成さ
れる一般の積分器でよく、プリセツト情報を複数
の端子よりパラレルに同時に読出してこれを抵抗
マトリクス回路にてそれに対応したアナログ信号
に変換する従来の装置に比してデジタル／アナロ
グ変換手段を簡単な回路で構成でき、小形かつ安
価に構成できる。

ところで、人間の聴感特に音量に対する感度は
指数的な特性を有しており、例えば、リニアな音
量変化を感じとるには、発音される音は指数特性
的に変化していなければならない。即ち、聴感上
音量変化がリニアであるためにはVCA２₁，２₂，
２₃，……のゲインを可変する積分器１１₁，１１
_２，１１₃，……の出力電圧の変化は指数特性的で
なければならない。

そこで、積分器１１₁，１１₂，１１₃，……を
第３図に示す如く、ダイオードＤと抵抗Ｒとの直
列接続に抵抗R′を並列に接続し、抵抗Ｒと抵抗
R′との接続点とアースとの間にコンデンサＣを
接続した構成とする。このような積分器によれ
ば、入力パルス信号のデユーテイ比対出力DC電
圧特性は第４図に示す如き指数特性となり、これ
により、入力パルス信号に対して指数特性的な音
量変化を得ることができる。なお、第４図中、実
線で示す曲線はダイオードを第３図示の向きに接
続し、抵抗Ｒの抵抗値を順次大に設定（抵抗
R′の抵抗値はそのまま）した場合の曲線であり、
一点鎖線で示す曲線はダイオードを第３図示の向
きとは逆向きに接続し、抵抗Ｒの抵抗値を大に設
定した場合の曲線である。

なお、本実施例は音色を可変するためのプリセ
ツト装置に適用したものであるが、これに限定さ
れることはなく、例えば、変調波発生器からの信
号を供給されるVCAのゲインを第１図示の回路
と同様に構成された積分器の出力にて可変し、こ
のVCAの出力にて第１図示の出力端子５からの
信号を供給される別のVCAのゲインを可変して
出力端子５からの出力を実質的にAM変調してリ
ピート効果を得る装置にも同様に適用し得る。

上述の如く、本発明になる電子楽器のプリセツ
ト装置は、プリセツト情報を書込まれる記憶回路
からこのプリセツト情報に対応したデユーテイ比
のパルス信号を時系列的に繰返し読出し、ダイオ
ードと第１の抵抗との直列接続に第２の抵抗を並
列に接続し、該第１の抵抗と該第２の抵抗との接
続点とアースとの間にコンデンサを接続した構成
の積分器で、上記読出されたパルス信号のデユー
テイ比対積分出力が指数特性的に変化するように
該パルス信号を積分してプリセツト情報に対応し
たアナログ情報を得る構成としたため、パルス信
号（デジタル量）をこれに対応したアナログ量に
変換する手段としては例えば抵抗とコンデンサ等
にて構成される積分器でよく、プリセツト情報を
複数の端子よりパラレルに同時に読出してこれを
抵抗マトリクス回路にてそれに対応したアナログ
量に変換する従来のプリセツト情報に比してデジ
タル／アナログ変換手段を簡単な回路で構成で
き、又、記憶回路に書込まれるプリセツト情報を
得る手段は、プリセツト操作にて設定されたアナ
ログ量を時間と共にステツプ状に変化する電圧と
比較することによりアナログ量に対応したパルス
信号を得る手段であるため、設定値（アナログ
量）をこれに対応したパルス信号（デジタル量）
に変換する手段としては抵抗やコンデンサ等で構
成される簡単な回路でよく、アナログ／デジタル
変換器を用いた従来のプリセツト装置に比して小
形に構成し得、従来のプリセツト装置に比してデ
ジタル／アナログ変換手段及びアナログ／デジタ
ル変換手段ともに小形、かつ、安価に構成でき、
IC化し易く、特に、電子オルガン等の音色及び
効果プリセツト装置等のように多数のプリセツト
機構を必要とする機種に最適であり、更に、パル
ス信号を積分する手段は、入力信号のデユーテイ
比対積分出力が指数特性的に変化する手段である
ため、電子オルガン等の音量レベルをプリセツト
する機構に適用した場合、音量を指数特性的に増
減し得るので、聴感としてリニアな音量変化を得
ることができる等の特長を有する。

【図面の簡単な説明】

第１図は本発明になる電子楽器のプリセツト装
置の一実施例を電子オルガンに適用した場合の回
路及びブロツク系統図、第２図Ａ〜Ｆは第１図示
の装置の動作説明用信号波形図、第３図は第１図
示の積分器の他の実施例の回路図、第４図は第３
図示の積分器の動作特性図である。１₁，１₂，１₃……音源信号入力端子、２₁，２
_２，２₃……VCA、３₁，３₂，３₃……操作レバー、
４₁，４₂，４₃……メモリ、５……出力端子、７
……アドレスカウンタ、８……ステツプ状電圧発
生器、９₁，９₂，９₃……電圧コンパレータ、１
０……書込み信号制御回路、１１₁，１１₂，１１
_３……積分器、Ｄ……ダイオード、Ｒ，R′……抵
抗、Ｃ……コンデンサ。

Claims

【特許請求の範囲】１プリセツト情報を書込まれる記憶回路から該
プリセツト情報に対応したデユーテイ比のパルス
信号を時系列的に繰返し読出し、ダイオードと第１の抵抗との直列接続に第２の
抵抗を並列に接続し、該第１の抵抗と該第２の抵
抗との接続点とアースとの間にコンデンサを接続
した構成の積分器で、上記読出されたパルス信号
のデユーテイ比対積分出力が指数特性的に変化す
るように該パルス信号を積分して上記プリセツト
情報に対応したアナログ情報を得るよう構成して
なることを特徴とする電子楽器のプリセツト装
置。