JPS6322462B2 - - Google Patents
Info
- Publication number
- JPS6322462B2 JPS6322462B2 JP56088662A JP8866281A JPS6322462B2 JP S6322462 B2 JPS6322462 B2 JP S6322462B2 JP 56088662 A JP56088662 A JP 56088662A JP 8866281 A JP8866281 A JP 8866281A JP S6322462 B2 JPS6322462 B2 JP S6322462B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- present
- film
- base ribbon
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係わり、特に
高湿度に耐え得る半導体装置の製造方法に関す
る。
高湿度に耐え得る半導体装置の製造方法に関す
る。
従来、半導体装置の耐湿性を向上させるために
は、例えば、チツプ上の表面保護膜を高耐湿性材
料にする方法等がとられている。これは、例え
ば、昭和53年11月27日に日経マグロウヒル社より
発行された「日径エレクトロニクス」誌、第200
号、第173頁からの特集記事「LSIの信頼性を向
上させる半導体プロセス技術―パシベーシヨン技
術を中心に見る―」にて、特に第176〜177頁の表
１に詳細にまとめられている。即ち同表によると
例えばスパツタ法で付着せしめた二酸化珪素膜と
か、プラズマ気相成長法で付着させた窒化硅素膜
等が該高耐湿性の保護膜パツシベーシヨン材料と
して知られている。
は、例えば、チツプ上の表面保護膜を高耐湿性材
料にする方法等がとられている。これは、例え
ば、昭和53年11月27日に日経マグロウヒル社より
発行された「日径エレクトロニクス」誌、第200
号、第173頁からの特集記事「LSIの信頼性を向
上させる半導体プロセス技術―パシベーシヨン技
術を中心に見る―」にて、特に第176〜177頁の表
１に詳細にまとめられている。即ち同表によると
例えばスパツタ法で付着せしめた二酸化珪素膜と
か、プラズマ気相成長法で付着させた窒化硅素膜
等が該高耐湿性の保護膜パツシベーシヨン材料と
して知られている。
然るにこのような高耐湿性材料をチツプの表面
保護膜に使用しても、保護されている部分はこれ
で良いが、チツプから外部へリード線を接続する
ボンデイングパツド部は金属配線部が露出されて
いるので、ボンデイングパツド部の耐湿性を向上
させる所迄は至らない。そのため一般には、湿度
に対して無防備なモールド材料を水分が透湿し、
水分とボンデイングパツド部を構成する金属とが
反応し、断線等の事故に至るという欠点があつ
た。
保護膜に使用しても、保護されている部分はこれ
で良いが、チツプから外部へリード線を接続する
ボンデイングパツド部は金属配線部が露出されて
いるので、ボンデイングパツド部の耐湿性を向上
させる所迄は至らない。そのため一般には、湿度
に対して無防備なモールド材料を水分が透湿し、
水分とボンデイングパツド部を構成する金属とが
反応し、断線等の事故に至るという欠点があつ
た。
本発明の目的はこのような欠点を解消し、耐湿
性の高い半導体装置の製造方法を提供することに
ある。
性の高い半導体装置の製造方法を提供することに
ある。
本発明の特徴はボンデイングパツドにリード線
を接続した後、ボンデイングパツドを構成する金
属面を陽極酸化法により酸化する工程を含むこと
にある。
を接続した後、ボンデイングパツドを構成する金
属面を陽極酸化法により酸化する工程を含むこと
にある。
本発明の原理はボンデイングパツド金属上を該
金属の酸化物で被覆すると耐湿性が著しく改善さ
れるという新規な発見に基づく。
金属の酸化物で被覆すると耐湿性が著しく改善さ
れるという新規な発見に基づく。
本発明により、半導体装置の耐湿性に顕著な改
善が見られる。例えば、通常のモールド樹脂封止
したアルミニウム配線によるシリコンプレーナ集
積回路にて、本発明に適用により、温度85℃、湿
度85％の環境試験にて200時間内に不合格となる
集積回路の発生率が激減した。
善が見られる。例えば、通常のモールド樹脂封止
したアルミニウム配線によるシリコンプレーナ集
積回路にて、本発明に適用により、温度85℃、湿
度85％の環境試験にて200時間内に不合格となる
集積回路の発生率が激減した。
次に本発明の実施例を図面を参照して説明す
る。
る。
先ず比較のため、第１図に従来のシリコン集積
回路の一部の断面図を示した。即ち従来品では、
例えば、シリコン基板１０１に所望のpn接合１
０２を形成した後、絶縁膜１０３を介して電極配
線材料を付着し、選択的にエツチング加工して配
線１０４を形成し、然る後に保護膜、例えばプラ
ズマ中での化学反応を利用した気相成長法による
窒化シリコン膜１０５を付着させる。その後、配
線１０４と外部端子との接続部であるボンデイン
グパツド部１０６の上の窒化硅素膜１０５を選択
的に除去し、そこにリード線１０７を接続する。
この従来品ではボンデイングパツド部１０６の上
には保護膜が無いので、外部からの水分と配線材
料との反応が起こり易い。
回路の一部の断面図を示した。即ち従来品では、
例えば、シリコン基板１０１に所望のpn接合１
０２を形成した後、絶縁膜１０３を介して電極配
線材料を付着し、選択的にエツチング加工して配
線１０４を形成し、然る後に保護膜、例えばプラ
ズマ中での化学反応を利用した気相成長法による
窒化シリコン膜１０５を付着させる。その後、配
線１０４と外部端子との接続部であるボンデイン
グパツド部１０６の上の窒化硅素膜１０５を選択
的に除去し、そこにリード線１０７を接続する。
この従来品ではボンデイングパツド部１０６の上
には保護膜が無いので、外部からの水分と配線材
料との反応が起こり易い。
それに対し第２図は本発明の一実施例の工程を
示す断面図である。即ち第２図Ａの通り、通常の
如くｐ型シリコン基板２０１を用意し、その上に
絶縁膜、例えば二酸化シリコン膜２０２を形成
し、選択的に孔をあけてｎ型不純物をｐ型シリコ
ン基板２０１内に添加してpn接合２０３を形成
した後、酸化を続け、ｎ型不純物を添加した領域
のシリコン基板２０１の表面を再度二酸化シリコ
ン膜２０４で被覆する。必要に応じてこの一連の
工程を数回繰り返し、所望の構成の半導体集積回
路のチツプ内部加工を終了させる。然る後に、所
望のコンタクト用孔２０５を開け、電極配線材
料、例えばアルミニウムを蒸着法で付着せしめ、
選択エツチング加工を施し、配線２０６を形成す
る。その後酸素プラズマ法によりアルミニウムの
配線２０６上に約300〜1000Åのアルミナ膜２０
７を形成し然る後にこれもプラズマ法によりシラ
ンとアンモニアの化学反応による気相成長法を用
いて窒化シリコン膜２０８を形成する。その後ボ
ンデイングパツド部２０９上の窒化シリコン膜２
０８を除去する。次いで第２図Ｂのように先のア
ルミナ膜２０７を突き破つてリード線２１０をボ
ンデイングパツドに接続する。第１図の場合と異
なりボンデイングパツド部２０９のアルミニウム
上にアルミナ膜２０７が残つている点が特徴であ
る。
示す断面図である。即ち第２図Ａの通り、通常の
如くｐ型シリコン基板２０１を用意し、その上に
絶縁膜、例えば二酸化シリコン膜２０２を形成
し、選択的に孔をあけてｎ型不純物をｐ型シリコ
ン基板２０１内に添加してpn接合２０３を形成
した後、酸化を続け、ｎ型不純物を添加した領域
のシリコン基板２０１の表面を再度二酸化シリコ
ン膜２０４で被覆する。必要に応じてこの一連の
工程を数回繰り返し、所望の構成の半導体集積回
路のチツプ内部加工を終了させる。然る後に、所
望のコンタクト用孔２０５を開け、電極配線材
料、例えばアルミニウムを蒸着法で付着せしめ、
選択エツチング加工を施し、配線２０６を形成す
る。その後酸素プラズマ法によりアルミニウムの
配線２０６上に約300〜1000Åのアルミナ膜２０
７を形成し然る後にこれもプラズマ法によりシラ
ンとアンモニアの化学反応による気相成長法を用
いて窒化シリコン膜２０８を形成する。その後ボ
ンデイングパツド部２０９上の窒化シリコン膜２
０８を除去する。次いで第２図Ｂのように先のア
ルミナ膜２０７を突き破つてリード線２１０をボ
ンデイングパツドに接続する。第１図の場合と異
なりボンデイングパツド部２０９のアルミニウム
上にアルミナ膜２０７が残つている点が特徴であ
る。
第３図は本発明の実施のため、先述の工程を変
更した例である。即ちここではボンデイングパツ
ド部３０１上の窒化シリコン膜３０２を除去し、
アルミニウム配線３０３の表面をボンデイングパ
ツド部３０１では従来通り露出した状態でリード
線３０４をボンデイング接続し、然る後にベース
リボンと共に酸素プラズマ中に入れて、ボンデイ
ングパツドで露出していたアルミニウム配線３０
３の表面をアルミナ膜３０５に変換し、その後モ
ールド材料で封止を行う。ここでアルミナ膜に変
換するには通常の如く、圧力10-6Torrにした中
に酸素を10-3Torrほど導入し、ベースリボンに
陽極電圧を印加してプラズマを発生させ、陽極酸
化を行えばよい。この段階のベースリボンは全体
が同電圧になつている半導体チツプに電圧が印加
されることなくボンデイングパツドの露出してい
るアルミニウムのみ容易にアルミナに変換でき
る。
更した例である。即ちここではボンデイングパツ
ド部３０１上の窒化シリコン膜３０２を除去し、
アルミニウム配線３０３の表面をボンデイングパ
ツド部３０１では従来通り露出した状態でリード
線３０４をボンデイング接続し、然る後にベース
リボンと共に酸素プラズマ中に入れて、ボンデイ
ングパツドで露出していたアルミニウム配線３０
３の表面をアルミナ膜３０５に変換し、その後モ
ールド材料で封止を行う。ここでアルミナ膜に変
換するには通常の如く、圧力10-6Torrにした中
に酸素を10-3Torrほど導入し、ベースリボンに
陽極電圧を印加してプラズマを発生させ、陽極酸
化を行えばよい。この段階のベースリボンは全体
が同電圧になつている半導体チツプに電圧が印加
されることなくボンデイングパツドの露出してい
るアルミニウムのみ容易にアルミナに変換でき
る。
第４図は本発明の半導体装置を自動的に製造す
る装置を模式的に示すものである。即ち通常の如
き自動マウンター部４０１から自動ボンデイング
部４０２に、ベースリボンキヤリア４０３からベ
ースリボン４０４がベルト４０５で順次運ばれ、
自動ボンデイングを終了したベースリボン４０６
は真空ベルジヤー４０７に移され、そこで真空ポ
ンプ４０８で排気され一度高真空（10-6Torr）
にされたあと、酸素４０９を10-3Torrほど導入
し１分間ほど陽極酸化されて出て来るという構造
になつている。真空になるベルジヤー４０７の体
積は微小なのでこの加工は一つのベースリボンが
自動ボンデイングされている内に終了するため、
時間的には従来の自動ボンデイング工程が律速
し、一工程の増加は加工時間の増大につながらな
くて済む。
る装置を模式的に示すものである。即ち通常の如
き自動マウンター部４０１から自動ボンデイング
部４０２に、ベースリボンキヤリア４０３からベ
ースリボン４０４がベルト４０５で順次運ばれ、
自動ボンデイングを終了したベースリボン４０６
は真空ベルジヤー４０７に移され、そこで真空ポ
ンプ４０８で排気され一度高真空（10-6Torr）
にされたあと、酸素４０９を10-3Torrほど導入
し１分間ほど陽極酸化されて出て来るという構造
になつている。真空になるベルジヤー４０７の体
積は微小なのでこの加工は一つのベースリボンが
自動ボンデイングされている内に終了するため、
時間的には従来の自動ボンデイング工程が律速
し、一工程の増加は加工時間の増大につながらな
くて済む。
第５図は本発明の実施例によ温度85℃、湿度85
％に於ける環境試験後のpn接合の逆方向電流を
測定したものである。従来品Ａでは約100時間後
に逆方向電流が増加していたが、本発明品Ｂでは
300〜350時間後になる迄耐えており耐湿性の向上
が著しい。
％に於ける環境試験後のpn接合の逆方向電流を
測定したものである。従来品Ａでは約100時間後
に逆方向電流が増加していたが、本発明品Ｂでは
300〜350時間後になる迄耐えており耐湿性の向上
が著しい。
以上本発明の実施例としてシリコンの集積回路
について記述したが、これは砒化ガリウムなど他
の半導体素子でも有効であり、又、配線材料とし
てアルミニウムの場合を主に説明したが、本発明
は単にアルミニウム製ボンデイングパツドのみで
なく、アルミニウムにシリコンや銅などの不純物
が入つている材料でもよく、又、モリブデンやク
ロム、タングステンなどの金属でもよい。更に
又、硅化物の上に金属が重ねられている配線材料
でもよい。
について記述したが、これは砒化ガリウムなど他
の半導体素子でも有効であり、又、配線材料とし
てアルミニウムの場合を主に説明したが、本発明
は単にアルミニウム製ボンデイングパツドのみで
なく、アルミニウムにシリコンや銅などの不純物
が入つている材料でもよく、又、モリブデンやク
ロム、タングステンなどの金属でもよい。更に
又、硅化物の上に金属が重ねられている配線材料
でもよい。
第１図は比較のために掲げた従来品の断面図、
第２図Ａ及Ｂは本発明の一実施例を工程順に説明
するための断面図、更に第３図は本発明の他の実
施例を説明するための断面図、第４図は本発明の
実施例を製造する装置の一例を示す図、第５図は
本発明の一実施例の効果を従来品と比較して説明
するための図である。 主な記号、１０１，２０１……シリコン基板、
１０２，２０３……pn接合、１０３……絶縁膜、
１０４，２０６，３０３……配線、１０５，２０
８，３０２……窒化シリコン膜、１０６，２０
９，３０１……ボンデイングパツド部、１０７，
２１０，３０４……リード線、２０２，２０４…
…二酸化シリコン膜、２０５……コンタクト用
孔、２０７，３０５……アルミナ膜、４０１……
自動マウンター部、４０２……自動ボンデイング
部、４０３……ベースリボンキヤリア、４０４，
４０６……ベースリボン、４０５……ベルト、４
０７……ベルジヤー。
第２図Ａ及Ｂは本発明の一実施例を工程順に説明
するための断面図、更に第３図は本発明の他の実
施例を説明するための断面図、第４図は本発明の
実施例を製造する装置の一例を示す図、第５図は
本発明の一実施例の効果を従来品と比較して説明
するための図である。 主な記号、１０１，２０１……シリコン基板、
１０２，２０３……pn接合、１０３……絶縁膜、
１０４，２０６，３０３……配線、１０５，２０
８，３０２……窒化シリコン膜、１０６，２０
９，３０１……ボンデイングパツド部、１０７，
２１０，３０４……リード線、２０２，２０４…
…二酸化シリコン膜、２０５……コンタクト用
孔、２０７，３０５……アルミナ膜、４０１……
自動マウンター部、４０２……自動ボンデイング
部、４０３……ベースリボンキヤリア、４０４，
４０６……ベースリボン、４０５……ベルト、４
０７……ベルジヤー。
Claims (1)
- １ 半導体チツプのボンデイングパツド上の絶縁
保護膜を選択的に除去する工程と、前記半導体チ
ツプをベースリボンに搭載する工程と、前記ボン
デイングパツドと前記ベースリボンのリード部と
をリード線で接続する工程と、前記リード線接続
部以外のボンデイングパツド部の表面を、前記ベ
ースリボンを陽極とする酸素プラズマ中の陽極酸
化法により酸化して酸化膜を形成する工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56088662A JPS57202750A (en) | 1981-06-09 | 1981-06-09 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56088662A JPS57202750A (en) | 1981-06-09 | 1981-06-09 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57202750A JPS57202750A (en) | 1982-12-11 |
| JPS6322462B2 true JPS6322462B2 (ja) | 1988-05-12 |
Family
ID=13949026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56088662A Granted JPS57202750A (en) | 1981-06-09 | 1981-06-09 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57202750A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002184720A (ja) * | 2000-12-15 | 2002-06-28 | Murata Mfg Co Ltd | デバイスの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480679A (en) * | 1977-12-09 | 1979-06-27 | Nec Corp | Manufacture for semiconductor device |
-
1981
- 1981-06-09 JP JP56088662A patent/JPS57202750A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57202750A (en) | 1982-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3585461A (en) | High reliability semiconductive devices and integrated circuits | |
| EP0684643B1 (en) | Method of manufacturing semiconductor devices in an active layer on an support substrate | |
| US4227944A (en) | Methods of making composite conductive structures in integrated circuits | |
| US6746912B2 (en) | MIM capacitor and manufacturing method therefor | |
| US4015175A (en) | Discrete, fixed-value capacitor | |
| US3241931A (en) | Semiconductor devices | |
| US3725743A (en) | Multilayer wiring structure | |
| US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
| US3686748A (en) | Method and apparatus for providng thermal contact and electrical isolation of integrated circuits | |
| US3460003A (en) | Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2 | |
| US3672984A (en) | Method of forming the electrode of a semiconductor device | |
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| US4310569A (en) | Method of adhesion of passivation layer to gold metalization regions in a semiconductor device | |
| US4897707A (en) | Semiconductor device comprising a capacitor and a buried passivation layer | |
| US3735482A (en) | Method of making an mos transistor including a gate insulator layer of aluminum oxide and the article so produced | |
| US5908316A (en) | Method of passivating a semiconductor substrate | |
| US3551196A (en) | Electrical contact terminations for semiconductors and method of making the same | |
| US3714521A (en) | Semiconductor device or monolithic integrated circuit with tungsten interconnections | |
| US3840982A (en) | Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same | |
| US12489017B2 (en) | Method of manufacturing a semiconductor package, die, and die package | |
| JPS628034B2 (ja) | ||
| JPH0757904A (ja) | ダイヤモンド半導体装置 | |
| US3935328A (en) | Method for providing dielectric isolation in an epitaxial layer of a compound semiconductor using the plasma oxidation | |
| US3715234A (en) | Non-rectifying composite contact for semiconductor devices | |
| US4017769A (en) | Integrated circuits and method of producing the same |