JPS6322643B2 - - Google Patents

Info

Publication number
JPS6322643B2
JPS6322643B2 JP56015457A JP1545781A JPS6322643B2 JP S6322643 B2 JPS6322643 B2 JP S6322643B2 JP 56015457 A JP56015457 A JP 56015457A JP 1545781 A JP1545781 A JP 1545781A JP S6322643 B2 JPS6322643 B2 JP S6322643B2
Authority
JP
Japan
Prior art keywords
frequency
output
difference
reversible counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56015457A
Other languages
English (en)
Other versions
JPS57129519A (en
Inventor
Kazuo Yano
Tatsuro Shomura
Shuichi Samejima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1545781A priority Critical patent/JPS57129519A/ja
Publication of JPS57129519A publication Critical patent/JPS57129519A/ja
Publication of JPS6322643B2 publication Critical patent/JPS6322643B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop

Landscapes

  • Radio Relay Systems (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明は自動周波数制御回路に関し、特に衛星
通信方式等において、衛星中継器の局部発振器の
周波数偏移等を自動的に補正する自動周波数制御
回路に関するものである。
従来のこの種の自動周波数制御方式としては受
信局が、自らの受信系で補正する受信自動周波数
制御方式が広く用いられてきたが、例えば1つの
親局と多数の子局間で構成される星状のネツトワ
ーク等の場合には、信号搬送波を送信する局が、
相手局において正しい周波数が受信できるように
自らの送信周波数を、あらかじめ補正して送信す
る、いわゆる送信自動周波数制御方式と呼ばれる
方法は、各子局の自動周波数制御回路が不要であ
るので、ネツトワーク全体を考えた場合有利であ
る。しかし、この方式では、その制御ループ内に
比較的大きな遅延時間(静止衛星迄の往復時間で
約0.3秒)を含むため、安定な動作を得る条件に
制約があり、回路を実現するのが困難であつた。
本発明の目的は、デイジタル技術を利用するこ
とにより安定で、しかも回路の実現が容易な自動
周波数制御回路を提供することにある。
本発明によれば、ある制御信号に応動してその
周波数を変化する電圧制御発振器と、この出力に
対応した信号周波数とある信号周波数との差周波
数とその差周波数の極性を検出し出力する周波数
差検出器と、前記周波数差検出器の極性出力に接
続された可逆計数器と前記周波数差検出器の差周
波数出力を分周して前記可逆計数器用クロツクと
する周波数分周器と前記可逆計数器の出力をデイ
ジタル・アナログ変換して前記制御信号を発生す
る手段とを含む自動周波数制御回路が得られる。
以下、図面を参照しながら本発明を詳細に説明
する。
第1図は、本発明による自動周波数制御回路が
用いられる衛星通信方式の送信自動周波数制御方
式を示す。この図において、変調器1は中間周波
数帯の送信信号を送出し、その信号は次の送信周
波数変換器2で無線区間の搬送波周波数帯に変換
され、電力増幅器3、送受分波器4および空中線
5を経て衛星6に向けて送信される。衛星中継器
6により折返された信号は相手局と共に自局にも
受信され、空中線5、送受分波器4を経て低雑音
増幅器7に入り電力分配器8を通つた後、受信周
波数帯に変換され、次の復調器10に接続され
る。
一方、電力分配8から取出される受信信号の1
部は、自動周波数制御器11に入るが、ここで、
先に述べた送信周波数変換器2は送信局部発振器
12よりの出力を使用し、その周波数は自動周波
数制御器11により、予め衛星区間の周波数偏移
が補正されるように制御されている。即ち、2→
3→4→5→6→5→4→7→8→11→12→
2のように衛星迄の往復遅延時間を含んだループ
で自動的に周波数を制御している。又、この周波
数制御情報を受信周波数変換器9に用いられる受
信局部発振器13にも使用して相手局からの受信
信号に対する周波数補正にも利用できることは明
らかである。
次にこのような自動周波数制御ループに使用し
て安定に動作し、且つ、容易に実現できる自動周
波数制御回路の構成について、第2図を参照しな
がら詳細に説明する。ここで31は本発明による
自動周波数制御回路で、32は折返しの伝送路を
示し、通常の増幅器や周波数変換器の他に衛星迄
の伝搬路を含むものである。自動周波数制御回路
31に入つた信号は、まず、搬送路抽出器110
で搬送波が取出されるが、これは例えば2相位相
変調波の場合には2逓倍回路等で実現される。次
にこの搬送波は周波数差検出器111に入り、基
準周波数に対する差周波数の極性とその絶対値と
の2つの情報として取り出されるが、ここでは基
準周波数発振器116との比較による回路を想定
している。可逆計数器112は先に得られた極性
情報に基づいて出力の2進ビツト数を増やす方
向、又は減らす方向に計数していき、その時のク
ロツク信号としては、前記の差周波数の絶対値を
周波数分周器113で分周したものを使用する。
こうして得られた2進ビツト数は、次のデイジタ
ル・アナログ変換器114でアナログ的な電圧値
に変換されて電圧制御発振器115の制御電圧と
して加えられ、その出力周波数を制御する。
一般にそのグループ内に大きな遅延を含む自動
周波数制御系では、その位相まわりのためにルー
プ利得を余り大きくできない制約があり、その結
果、残留周波数誤差が大きくなる欠点がある。更
に、それを避けるために完全積分系にする方法が
あるが、通常のアナログ的な回路を用いるとハー
ドウエア上の原因で、初期引込み動作等に問題が
あり、従来は精度の高い安定な自動周波数制御回
路を実現することが困難であつた。本発明は可逆
計数器112、周波数分周器113、およびデイ
ジタル・アナログ変換器114とで、デイジタル
的に処理することにより上記の欠点を除いた自動
周波数制御回路を提供するものである。このこと
を周波数に関するラプラス表示(s=Jw)の伝
達関数で表現すると次の通りとなる。
Fo(s)/Fi(s)〕=KD(N)・Kv・1/2/
1+KD(N)・Kv・e-sz/s 但し、 Fi(s):入力信号 Fo(s):出力信号 KD(N)/S:110〜114による伝達関数 Nは分周数 Kv:電圧制御発振器115の伝達関数 e-s〓:衛星を含む伝送路の伝達関数τは遅延時
間。
上記の式に示すように可逆計数器112とデイ
ジタル・アナログ変換器113との組合せは、完
全積分型の動作(1/s)を行ない、しかもその
利得はクロツク周波数によつて決まるため、利得
KDは周波数分周器113の分周数(N)の関数
となり、分周数を適当に選ぶことによつて必要な
ループ利得に設定できることになる。
尚、本自動周波数制御回路は、電圧制御発振器
等の定数で決まる周波数ステツプを持つ離散的な
値を持つ周波数制御であり、それ以下に対する追
従は、本質的に意味がなく、むしろ開ループにし
た方が良い場合があるが、そのような処理につい
てもデイジタル的な回路であることにより容易に
実現できることは明らかである。
以上のごとく周波数差検出器の出力に可逆計数
器とデイジタル・アナログ変換器および周波数分
周器とを付加し、デイジタル的な処理により残留
周波数誤差が、少なく、且つ安定なループ特性が
得られる自動周波数制御回路を構成でき、衛星折
返し等の大きな遅延を含むループに対して極めて
有効である。
【図面の簡単な説明】
第1図は、送信周波数制御方式を用いた衛星通
信システムのブロツク図、第2図は、本発明によ
る自動周波数制御回路のブロツク図である。 図において、1は変調器、2は送信周波数変換
器、3は電力増幅器、4は送受分波器、5は空中
線、6は衛星、7は低雑音増幅器、8は電力分配
器、9は受信周波数変換器、10は復調器、11
は自動周波数制御器、12は送信局部発振器、1
3は受信局部発振器、31は自動周波数制御回
路、32は衛星を含む伝送路、110は搬送波抽
出器、111は周波数差検出器、112は可逆計
数器、113は周波数分周器、114はデイジタ
ル・アナログ変換器115は電圧制御発振器、1
16は基準周波数発振器である。

Claims (1)

    【特許請求の範囲】
  1. 1 ある制御信号に応動して、その周波数を変化
    する電圧制御発振器と、この出力に対応した信号
    周波数とある信号周波数との差周波数とその差周
    波数の極性を検出し出力する周波数差検出器と、
    前記周波数差検出器の極性出力に接続された可逆
    計数器と、前記周波数差検出器の差周波数出力を
    分周して前記可逆計数器用クロツクとする周波数
    分周器と、前記可逆計数器の出力をデイジタル・
    アナログ変換して前記制御信号を発生する手段と
    を含み、前記周波数分周器の分周比により自動周
    波数制御ループの利得を設定することを特徴とす
    る自動周波数制御回路。
JP1545781A 1981-02-04 1981-02-04 Automatic frequency controlling circuit Granted JPS57129519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1545781A JPS57129519A (en) 1981-02-04 1981-02-04 Automatic frequency controlling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1545781A JPS57129519A (en) 1981-02-04 1981-02-04 Automatic frequency controlling circuit

Publications (2)

Publication Number Publication Date
JPS57129519A JPS57129519A (en) 1982-08-11
JPS6322643B2 true JPS6322643B2 (ja) 1988-05-12

Family

ID=11889320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1545781A Granted JPS57129519A (en) 1981-02-04 1981-02-04 Automatic frequency controlling circuit

Country Status (1)

Country Link
JP (1) JPS57129519A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744485B2 (ja) * 1987-05-22 1995-05-15 三菱電機株式会社 自動車電話装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4846204A (ja) * 1971-10-13 1973-07-02
JPS5197316A (en) * 1975-02-24 1976-08-26 Eiseitsushinniokeru shuhasudokihoshiki
JPS55176642U (ja) * 1979-06-06 1980-12-18

Also Published As

Publication number Publication date
JPS57129519A (en) 1982-08-11

Similar Documents

Publication Publication Date Title
US4019138A (en) Frequency synchronizing system for satellite communication
EP0147869B1 (en) Electronic circuit capable of keeping a frequency stable during presence of a burst
US5920286A (en) Stabilisation of phased array antennas
US3350644A (en) Slip corrector means and method for multistation networks
GB1292325A (en) Method and circuit arrangement for the transmission by time division multiple acces of digital signals between a plurality of earth stations via a repeater station provided in space by a communication satellite
FR1455638A (fr) Liaison radioélectrique
US4097804A (en) Transmitting and receiving diversity system
JPS6322643B2 (ja)
US4361886A (en) Satellite communication system
US3906364A (en) Signal transmission systems with doppler shift compensation
US5541966A (en) System and circuit for estimating the carrier frequency of a PSK numeric signal
US3551813A (en) Time division satellite communication system
EP0064728B1 (en) Multiple phase digital modulator
WO1996003808A3 (en) Digital phase locked loop
US3991372A (en) Circuit for reversing doppler signal modifying a carrier
JPS58171143A (ja) スペクトラム拡散通信方式
SU1707772A1 (ru) Ретрансл тор
US4674104A (en) Circuit arrangement for the regulation of a multichannel pulse compression system
JP2819666B2 (ja) 受信装置
JP2743826B2 (ja) 無線通信システム
JPH0622356B2 (ja) 無線通信方式
Campbell et al. Time division radio relay synchronizing system using different sync code words for in sync and out of sync conditions Patent
JPS62290207A (ja) 無線伝送装置
US5828709A (en) Apparatus and method for improving stability of transmitting frequency by using costas loop section in communication system of half duplex transmitting method
JPH09289480A (ja) 信号波自動捕捉追尾装置