JPS6322736B2 - - Google Patents
Info
- Publication number
- JPS6322736B2 JPS6322736B2 JP57153502A JP15350282A JPS6322736B2 JP S6322736 B2 JPS6322736 B2 JP S6322736B2 JP 57153502 A JP57153502 A JP 57153502A JP 15350282 A JP15350282 A JP 15350282A JP S6322736 B2 JPS6322736 B2 JP S6322736B2
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- decoder
- erasure
- filtering
- residual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
この発明はデイジタル情報の復号化システムに
係り、特にデイジタル情報の誤り訂正機能をもつ
符号の復号化システムのうち、積符号等の２重符
号化を行う方式に係る。
係り、特にデイジタル情報の誤り訂正機能をもつ
符号の復号化システムのうち、積符号等の２重符
号化を行う方式に係る。
第１図は従来の積符号の符号化復号化システム
を示すブロツク図で１は情報入力端子、E1はC2
符号器、E2はC1符号器、２は符号化制御装置、
３は伝送路上の雑音、４は伝送路、５は受信側入
力端子、D1はC1復号器、D2はC2復号器、６は復
号化制御装置、７は情報出力端子を示す。図中符
号化復号化の際、適宜必要となるバツフアメモリ
ーは煩雑になりすぎるため、又、従来技術で構成
可能のため書いてない。又、図中P1，P2，P3，
P4，P5点での各符号化復号化過程におけるデイ
ジタルデータビツトの形態（デイジタルフオーマ
ツト）の変化を第１図の上部に示す。
を示すブロツク図で１は情報入力端子、E1はC2
符号器、E2はC1符号器、２は符号化制御装置、
３は伝送路上の雑音、４は伝送路、５は受信側入
力端子、D1はC1復号器、D2はC2復号器、６は復
号化制御装置、７は情報出力端子を示す。図中符
号化復号化の際、適宜必要となるバツフアメモリ
ーは煩雑になりすぎるため、又、従来技術で構成
可能のため書いてない。又、図中P1，P2，P3，
P4，P5点での各符号化復号化過程におけるデイ
ジタルデータビツトの形態（デイジタルフオーマ
ツト）の変化を第１図の上部に示す。
k2×k1ビツトの矩形の配置をもつデイジタル情
報はC2符号器E1で各列ごとにC2の符号化アルゴ
リズムに基づいてk2のデータビツトn2ビツトのC2
の符号語に符号化される。C2符号器E1はこの符
号化動作を符号化制御回路２の指令によりk1回実
行し、n2×k1ビツトの矩形配置ができ上る。次に
行方向の符号化が実行され、C1符号器E1は符号
化制御装置２の指令により、C1の符号化アルゴ
リズムに基づいてk1のデータビツトごとにn1の符
号詰に符号化する。この動作をn2回実行して伝送
路へはn2×n1ビツトの矩形配置の符号フオーマツ
トとして伝送する。
報はC2符号器E1で各列ごとにC2の符号化アルゴ
リズムに基づいてk2のデータビツトn2ビツトのC2
の符号語に符号化される。C2符号器E1はこの符
号化動作を符号化制御回路２の指令によりk1回実
行し、n2×k1ビツトの矩形配置ができ上る。次に
行方向の符号化が実行され、C1符号器E1は符号
化制御装置２の指令により、C1の符号化アルゴ
リズムに基づいてk1のデータビツトごとにn1の符
号詰に符号化する。この動作をn2回実行して伝送
路へはn2×n1ビツトの矩形配置の符号フオーマツ
トとして伝送する。
受信側では受信側入力端子５から入力された受
信ビツトはC1復号器D1へ入力される。C1復号器
D1はn2×n1ビツトの矩形配置の受信語より各行
ごとにC1の復号化アルゴリズムに基づいて復号
を実行する。C1復号器D1は復号化制御装置６の
指令に基づいてn2回復号を実行し、矩形配置のn2
×k1ビツトがC1復号器D1より出力され、C2復号
器D2へ入力される。C2復号器D2は入力された矩
形配置のn2×k1ビツトより各列ごとにC2の復号化
制御装置６の指令にもとづいて、k1回復号化を実
行し、最終的にもとの情報に対応するk2×k1ビツ
トの情報を得る。
信ビツトはC1復号器D1へ入力される。C1復号器
D1はn2×n1ビツトの矩形配置の受信語より各行
ごとにC1の復号化アルゴリズムに基づいて復号
を実行する。C1復号器D1は復号化制御装置６の
指令に基づいてn2回復号を実行し、矩形配置のn2
×k1ビツトがC1復号器D1より出力され、C2復号
器D2へ入力される。C2復号器D2は入力された矩
形配置のn2×k1ビツトより各列ごとにC2の復号化
制御装置６の指令にもとづいて、k1回復号化を実
行し、最終的にもとの情報に対応するk2×k1ビツ
トの情報を得る。
この従来の構成のシステムを更に発展させた従
来のタイプのシステムに第２図に示すものがあ
る。
来のタイプのシステムに第２図に示すものがあ
る。
第２図は伝送路の状態が悪い場合に符号化側ハ
ードウエア（送信側）および符号語の形態を変更
せずに訂正能力をあげるため、復号化を多段復号
化（２回以上復号化を行う方式）の構成にしたも
のである。第１図のものは２段復号化とよぶ。第
２図中１〜７の番号は第１図の構成での同じもの
もしくは同等部分を示す。図でD1はC1復号器、
D2はC2復号器、D3はC1復号器、D4はC2復号器、
D5はC1復号器…で最終段のDkはC1又はC2の復号
器である。復号器は同一のものをくりかえして用
いる場合があるので必ずしもｋ個あるとはかぎら
ないが復号化の段数はｋとなる。第１図に示すタ
イプの復号システムと比較すると、C1復号化と
C2復号化の段数が増えており、復号器D1での訂
正しきれない誤りを復号器D2で訂正し、それで
訂正しきれない誤りを更に復号器D3で訂正する
というように次々と訂正を実行するので、訂正で
きる誤りの数が増え、信頼度が上るというもので
ある。
ードウエア（送信側）および符号語の形態を変更
せずに訂正能力をあげるため、復号化を多段復号
化（２回以上復号化を行う方式）の構成にしたも
のである。第１図のものは２段復号化とよぶ。第
２図中１〜７の番号は第１図の構成での同じもの
もしくは同等部分を示す。図でD1はC1復号器、
D2はC2復号器、D3はC1復号器、D4はC2復号器、
D5はC1復号器…で最終段のDkはC1又はC2の復号
器である。復号器は同一のものをくりかえして用
いる場合があるので必ずしもｋ個あるとはかぎら
ないが復号化の段数はｋとなる。第１図に示すタ
イプの復号システムと比較すると、C1復号化と
C2復号化の段数が増えており、復号器D1での訂
正しきれない誤りを復号器D2で訂正し、それで
訂正しきれない誤りを更に復号器D3で訂正する
というように次々と訂正を実行するので、訂正で
きる誤りの数が増え、信頼度が上るというもので
ある。
ところが、この従来のタイプの復号化システム
では以下の不都合があつた。それは特定の残留す
る誤りのパターンが存在し、これは何回これ以上
復号化をくりかえしても改善効果がないことであ
る。
では以下の不都合があつた。それは特定の残留す
る誤りのパターンが存在し、これは何回これ以上
復号化をくりかえしても改善効果がないことであ
る。
第３図はその復号の際用いるRAMメモリーの
内容を示す説明図でC1にt1重訂正符号、C2にt2重
訂正符号を用いた場合、t1＋１以上の行とt2＋１
以上の列にある格子状の誤りパターンが訂正され
ず残留する。従来のタイプの復号システムはかよ
うに残留誤りパターンＸがそのまま残つてきて復
号化の段数を増やしても改善効果は期待できなか
つた。
内容を示す説明図でC1にt1重訂正符号、C2にt2重
訂正符号を用いた場合、t1＋１以上の行とt2＋１
以上の列にある格子状の誤りパターンが訂正され
ず残留する。従来のタイプの復号システムはかよ
うに残留誤りパターンＸがそのまま残つてきて復
号化の段数を増やしても改善効果は期待できなか
つた。
本発明は従来のもののかかる不都合に対して考
案されたもので、その構成は第４図に示す如くな
る。４，５，６，７，D1，D2，……，Dkは第１
図又は第３図に示すものと同じ又は相等する部分
である。８は残留イレージヤ推定装置、９は残留
イレージヤ訂正装置、１０は入出力端子で、残留
イレージヤ推定装置８より残留イレージヤ訂正装
置９への信号のうけわたしを行う入出力端子、１
１は各復号化の際の復号情報を残留イレージヤ推
定装置８へ入力するリード線である。
案されたもので、その構成は第４図に示す如くな
る。４，５，６，７，D1，D2，……，Dkは第１
図又は第３図に示すものと同じ又は相等する部分
である。８は残留イレージヤ推定装置、９は残留
イレージヤ訂正装置、１０は入出力端子で、残留
イレージヤ推定装置８より残留イレージヤ訂正装
置９への信号のうけわたしを行う入出力端子、１
１は各復号化の際の復号情報を残留イレージヤ推
定装置８へ入力するリード線である。
復号側入力端子５より入力された情報はC1復
号器D1，C2復号器D2，C1復号器D3，…，C1復号
器又はC2復号器Dkにより順次復号されて残留誤
りパターンがフイルタリングされていく一方、復
号化の際、残留する誤りパターンに関する情報を
残留イレージヤ推定装置へ出力する。この状態を
フイルタリングモードとよぶ。本発明ではD1，
D2，…，Dkをフイルタリング復号器とよぶ。残
留イレージヤ推定装置８はD1からDkまでの復号
化の段階で得られた復号情報より残留誤りパター
ンを推定し、それを残留イレージヤ訂正装置７で
の復号の際、イレージヤとして使用する。残留イ
レージヤ訂正装置９は残留イレージヤ推定装置８
により推定された格子状の配列のイレージヤシン
ボルを順次軟判定復号して所定のデータを出力す
る。
号器D1，C2復号器D2，C1復号器D3，…，C1復号
器又はC2復号器Dkにより順次復号されて残留誤
りパターンがフイルタリングされていく一方、復
号化の際、残留する誤りパターンに関する情報を
残留イレージヤ推定装置へ出力する。この状態を
フイルタリングモードとよぶ。本発明ではD1，
D2，…，Dkをフイルタリング復号器とよぶ。残
留イレージヤ推定装置８はD1からDkまでの復号
化の段階で得られた復号情報より残留誤りパター
ンを推定し、それを残留イレージヤ訂正装置７で
の復号の際、イレージヤとして使用する。残留イ
レージヤ訂正装置９は残留イレージヤ推定装置８
により推定された格子状の配列のイレージヤシン
ボルを順次軟判定復号して所定のデータを出力す
る。
以下、第５，６，７，８図を用いて更に詳しく
具体的な実施例で説明する。C1符号にGF（28）上
の３２，２８，５，Ｒ−Ｓ（Reed−Solomon）符
号、C2符号にGF（28）上の２８，２４，５，Ｒ−
Ｓ符号を用いて、フイルタリングC1復号器およ
びフイルタリングC2復号器とする。それぞれ１
誤り訂正、２，３誤り検出の機能をもたせ、イレ
ージヤ訂正C1復号器、イレージヤ訂正C2復号器
には４個までのイレージヤを訂正する軟判定復号
器を用いるとする。ここでｎ，ｋ，ｄ符号とは符
号長ｎ、情報シンボル数ｋ、距離ｄの線形符号を
意味する。
具体的な実施例で説明する。C1符号にGF（28）上
の３２，２８，５，Ｒ−Ｓ（Reed−Solomon）符
号、C2符号にGF（28）上の２８，２４，５，Ｒ−
Ｓ符号を用いて、フイルタリングC1復号器およ
びフイルタリングC2復号器とする。それぞれ１
誤り訂正、２，３誤り検出の機能をもたせ、イレ
ージヤ訂正C1復号器、イレージヤ訂正C2復号器
には４個までのイレージヤを訂正する軟判定復号
器を用いるとする。ここでｎ，ｋ，ｄ符号とは符
号長ｎ、情報シンボル数ｋ、距離ｄの線形符号を
意味する。
第５図はフイルタリング復号を行うフイルタリ
ングC1復号器、フイルタリングC2復号器、およ
びRAMメモリー部と、残留イレージヤ推定装置
の一部で１２は復号を行う際の矩形配置にデータ
をストアするRAMメモリー、Ｘは誤りパター
ン、１３はRAMアドレス制御回路、１４は
RAMメモリーへのデータ入力端子、１５は
RAMメモリーよりのデータ出力端子、D1はフイ
ルタリングC1復号器、D2はフイルタリングC2復
号器、１６は行符号C1の各復号結果をイレージ
ヤフラグ情報として記憶する28ビツトのレジスタ
ー、１７は列符号C2の各復号結果をイレージヤ
フラグ情報として記憶する32ビツトのレジスタ
ー、１８はフイルタリングモード（フイルタリン
グ復号を行うモード）とイレージヤ訂正モード
（イレージヤ訂正復号を行うモード）の切り換え
を行うモードスイツチ、１９は第１のレジスター
１６より第１のカウンター（後述）へのデータ出
力端子、２０は第２のレジスター１７より第２の
カウンタ（後述）へのデータ出力端子、２１は
RAMアドレス制御回路１３への制御信号入力端
子、２２は第１のレジスター１６への制御信号入
力端子、２３は第２のレジスター１７への制御信
号入力端子、２４はフイルタリングC1復号器D1
への制御信号入力端子、２５はフイルタリング
C2復号器D2への制御信号入力端子、２６はモー
ド切り換えスイツチへの制御信号の入力端子、２
７はイレージヤ訂正モード時にRAMメモリーよ
りイレージヤ訂正復号部へデータを転送する出力
端子である。
ングC1復号器、フイルタリングC2復号器、およ
びRAMメモリー部と、残留イレージヤ推定装置
の一部で１２は復号を行う際の矩形配置にデータ
をストアするRAMメモリー、Ｘは誤りパター
ン、１３はRAMアドレス制御回路、１４は
RAMメモリーへのデータ入力端子、１５は
RAMメモリーよりのデータ出力端子、D1はフイ
ルタリングC1復号器、D2はフイルタリングC2復
号器、１６は行符号C1の各復号結果をイレージ
ヤフラグ情報として記憶する28ビツトのレジスタ
ー、１７は列符号C2の各復号結果をイレージヤ
フラグ情報として記憶する32ビツトのレジスタ
ー、１８はフイルタリングモード（フイルタリン
グ復号を行うモード）とイレージヤ訂正モード
（イレージヤ訂正復号を行うモード）の切り換え
を行うモードスイツチ、１９は第１のレジスター
１６より第１のカウンター（後述）へのデータ出
力端子、２０は第２のレジスター１７より第２の
カウンタ（後述）へのデータ出力端子、２１は
RAMアドレス制御回路１３への制御信号入力端
子、２２は第１のレジスター１６への制御信号入
力端子、２３は第２のレジスター１７への制御信
号入力端子、２４はフイルタリングC1復号器D1
への制御信号入力端子、２５はフイルタリング
C2復号器D2への制御信号入力端子、２６はモー
ド切り換えスイツチへの制御信号の入力端子、２
７はイレージヤ訂正モード時にRAMメモリーよ
りイレージヤ訂正復号部へデータを転送する出力
端子である。
説明の便宜上、ｋ＝４、すなわちフイルタリン
グ復号を４段復号で実行する例で説明する。
グ復号を４段復号で実行する例で説明する。
第５図に示すように９個の誤りが起こりそれが
たまたま第５図に示すように３×３の格子状の誤
りパターンＸである場合、D1，D2，D1，D2の４
段の各復号化でフイルタリング復号器D1，D2は
１重誤りしか訂正しないから誤りは訂正されず誤
りパターンはそのまま残る。３段目のC1復号動
作時、フイルタリングC1復号器は各行のC1符号
の際、２以上の誤りを検出した行については第１
のレジスター１６へ“１”をイレージヤフラグと
して記憶し、検出しなかつた時は“０”をイレー
ジヤフラグとして記憶する。４段目の復号、即ち
C2の復号動作時、フイルタリングC2復号器は各
列符号の復号の際、２以上の誤りを検出した列に
ついては第２のレジスター１７へ“１”をイレー
ジヤフラグとして、検出しなかつた時は“０”を
イレージヤフラグとして記憶する。
たまたま第５図に示すように３×３の格子状の誤
りパターンＸである場合、D1，D2，D1，D2の４
段の各復号化でフイルタリング復号器D1，D2は
１重誤りしか訂正しないから誤りは訂正されず誤
りパターンはそのまま残る。３段目のC1復号動
作時、フイルタリングC1復号器は各行のC1符号
の際、２以上の誤りを検出した行については第１
のレジスター１６へ“１”をイレージヤフラグと
して記憶し、検出しなかつた時は“０”をイレー
ジヤフラグとして記憶する。４段目の復号、即ち
C2の復号動作時、フイルタリングC2復号器は各
列符号の復号の際、２以上の誤りを検出した列に
ついては第２のレジスター１７へ“１”をイレー
ジヤフラグとして、検出しなかつた時は“０”を
イレージヤフラグとして記憶する。
このようにして格子状の誤りパターンの行と列
に対応して情報がストアされた。次にモード切り
換えスイツチ１８が制御回路の指令によりフイル
タリング復号モードからイレージヤ訂正復号モー
ドへ切り換わる。第６図はイレージヤ推定装置の
のこりの一部で、１９，２０，２１，２２，２
３，２４，２５，２６は第５図のものと同じもの
とする。２８は第１のカウンター、２９は第２の
カウンター、３０は第１のメモリー、３１は第２
のメモリー、３２は第１の比較器、３３は第２の
比較器、３４は判定回路、３５は行符号C1をイ
レージヤ訂正するか、又は列符号C2をイレージ
ヤ訂正するかを選択するスイツチへの制御信号出
力端子、３６はイレージヤ訂正C1復号器への制
御信号出力端子、３７はイレージヤ訂正C2復号
器への制御信号出力端子である。
に対応して情報がストアされた。次にモード切り
換えスイツチ１８が制御回路の指令によりフイル
タリング復号モードからイレージヤ訂正復号モー
ドへ切り換わる。第６図はイレージヤ推定装置の
のこりの一部で、１９，２０，２１，２２，２
３，２４，２５，２６は第５図のものと同じもの
とする。２８は第１のカウンター、２９は第２の
カウンター、３０は第１のメモリー、３１は第２
のメモリー、３２は第１の比較器、３３は第２の
比較器、３４は判定回路、３５は行符号C1をイ
レージヤ訂正するか、又は列符号C2をイレージ
ヤ訂正するかを選択するスイツチへの制御信号出
力端子、３６はイレージヤ訂正C1復号器への制
御信号出力端子、３７はイレージヤ訂正C2復号
器への制御信号出力端子である。
第６図で第１のレジスター、第２のレジスター
からの出力信号が１９および２０の端子を通つて
第１、第２のカウンター２８，２９へ入力され
る。第１および第２のカウンターは第１および第
２のレジスターに蓄えられているイレージヤの数
をカウントし第１の比較器３２、および第２の比
較器３３は第１のメモリー３０および第２のメモ
リー３１に蓄えられている数値“d2−１”および
“d1−１”（今の実施例の場合は共に４）と第１、
第２のカウンターの数値の大小比較を行い、それ
ぞれメモリーの内容が大なる時又は等しい時は
“１”を出力し、イレージヤ訂正可能を判定回路
３４へしらせる。
からの出力信号が１９および２０の端子を通つて
第１、第２のカウンター２８，２９へ入力され
る。第１および第２のカウンターは第１および第
２のレジスターに蓄えられているイレージヤの数
をカウントし第１の比較器３２、および第２の比
較器３３は第１のメモリー３０および第２のメモ
リー３１に蓄えられている数値“d2−１”および
“d1−１”（今の実施例の場合は共に４）と第１、
第２のカウンターの数値の大小比較を行い、それ
ぞれメモリーの内容が大なる時又は等しい時は
“１”を出力し、イレージヤ訂正可能を判定回路
３４へしらせる。
第７図は判定回路２４の動作表で行方向、列方
向でイレージヤ訂正できる復号方向がどちら方向
であるかを指示する判定回路の動作を示してい
る。
向でイレージヤ訂正できる復号方向がどちら方向
であるかを指示する判定回路の動作を示してい
る。
第７図の表でケースａは第１の比較器３２、第
２の比較器３３が共に列方向、行方向のイレージ
ヤ訂正が可能であることを示している場合でどち
らの方向でもよいがここでは便宜上、列符号を復
号化するC2復号器を選択する。ケースｂはイレ
ージヤフラグの立つている行方向の符号語の数は
４個以下で、イレージヤフラグの立つている列方
向の符号語の数は５個以上の場合である。列方向
の符号C2の復号を順次行えば各C2符号の符号語
で４以下のイレージヤ訂正を実行すれば、誤りが
すべて訂正できることになる。
２の比較器３３が共に列方向、行方向のイレージ
ヤ訂正が可能であることを示している場合でどち
らの方向でもよいがここでは便宜上、列符号を復
号化するC2復号器を選択する。ケースｂはイレ
ージヤフラグの立つている行方向の符号語の数は
４個以下で、イレージヤフラグの立つている列方
向の符号語の数は５個以上の場合である。列方向
の符号C2の復号を順次行えば各C2符号の符号語
で４以下のイレージヤ訂正を実行すれば、誤りが
すべて訂正できることになる。
ケースｃはイレージヤフラグの立つている列方
向の符号語の数は４個以下だがイレージヤフラグ
の立つている行方向の符号語の数は５個以上の場
合で、行方向の符号C1の復号を順次行えば、各
符号C1の符号語で４以下のイレージヤ訂正を実
行して、誤りがすべて訂正できることになる。
向の符号語の数は４個以下だがイレージヤフラグ
の立つている行方向の符号語の数は５個以上の場
合で、行方向の符号C1の復号を順次行えば、各
符号C1の符号語で４以下のイレージヤ訂正を実
行して、誤りがすべて訂正できることになる。
ケースｄは行、列どちらの方向でみてもイレー
ジヤの数は訂正能力をこえており、データの補
間、アラーム等の２次的な救済処置をとり信頼度
の低下を防ぐ。
ジヤの数は訂正能力をこえており、データの補
間、アラーム等の２次的な救済処置をとり信頼度
の低下を防ぐ。
第８図は残留イレージヤ訂正装置部分の説明図
で図中２７は第５図に３５，３６，３７は第６図
に、７は第１図に各々説明したものと同じ、又は
同等のものである。図中３８は判定回路３４の指
令に従つてC1イレージヤ訂正復号器か、C2イレ
ージヤ復号器かどちらで訂正するかあるいは訂正
せず、データ補間等の２次的救済処置によりデー
タの信頼度低下を防止する手段をとるか選択する
スイツチである。フイルタリング復号化の結果は
３５より入力された判定回路の指令に基づきC1
イレージヤ訂正復号器、又はC2イレージヤ訂正
復号器で残留するイレージヤを訂正して情報出力
端子７より出力される。
で図中２７は第５図に３５，３６，３７は第６図
に、７は第１図に各々説明したものと同じ、又は
同等のものである。図中３８は判定回路３４の指
令に従つてC1イレージヤ訂正復号器か、C2イレ
ージヤ復号器かどちらで訂正するかあるいは訂正
せず、データ補間等の２次的救済処置によりデー
タの信頼度低下を防止する手段をとるか選択する
スイツチである。フイルタリング復号化の結果は
３５より入力された判定回路の指令に基づきC1
イレージヤ訂正復号器、又はC2イレージヤ訂正
復号器で残留するイレージヤを訂正して情報出力
端子７より出力される。
以上のようにこの発明による復号器では従来の
復号器の構成に加えて残留イレージヤ推定装置、
残留イレージヤ訂正装置をそなえているので信頼
度の高い符号化復号化システムを提供することが
できる。
復号器の構成に加えて残留イレージヤ推定装置、
残留イレージヤ訂正装置をそなえているので信頼
度の高い符号化復号化システムを提供することが
できる。
第１図は従来の符号化復号化システムのブロツ
ク接続図、第２図は別のタイプの従来の符号化復
号化システムのブロツク接続図、第３図は第２図
のタイプの復号化システムにおける残留誤りパタ
ーンの例を示す図、第４図は本発明による復号化
システムのブロツク接続部を示す図、第５図は第
４図のフイルタリング復号器と残留イレージヤ推
定装置の一部ａを示す図、第６図は第４図の残留
イレージヤ推定装置の残りの一部ｂを示す図、第
７図は第６図の残留イレージヤ推定装置の判定回
路の動作を示す図、第８図は残留イレージヤ訂正
装置を示す図であり、D1はフイルタリングC1復
号器、D2はフイルタリングC2復号器、８は残留
イレージヤ推定装置、９は残留イレージヤ訂正装
置、１６は行方向のイレージヤフラグ情報を蓄積
する第１のレジスター、１７は列方向のイレージ
ヤフラグ情報を蓄積する第２のレジスター、２８
は第１のカウンター、２９は第２のカウンター、
３２は第１の比較器、３３は第２の比較器、３４
は判定回路。 なお、図中同一あるいは相当部分には同一符号
を付して示してある。
ク接続図、第２図は別のタイプの従来の符号化復
号化システムのブロツク接続図、第３図は第２図
のタイプの復号化システムにおける残留誤りパタ
ーンの例を示す図、第４図は本発明による復号化
システムのブロツク接続部を示す図、第５図は第
４図のフイルタリング復号器と残留イレージヤ推
定装置の一部ａを示す図、第６図は第４図の残留
イレージヤ推定装置の残りの一部ｂを示す図、第
７図は第６図の残留イレージヤ推定装置の判定回
路の動作を示す図、第８図は残留イレージヤ訂正
装置を示す図であり、D1はフイルタリングC1復
号器、D2はフイルタリングC2復号器、８は残留
イレージヤ推定装置、９は残留イレージヤ訂正装
置、１６は行方向のイレージヤフラグ情報を蓄積
する第１のレジスター、１７は列方向のイレージ
ヤフラグ情報を蓄積する第２のレジスター、２８
は第１のカウンター、２９は第２のカウンター、
３２は第１の比較器、３３は第２の比較器、３４
は判定回路。 なお、図中同一あるいは相当部分には同一符号
を付して示してある。
Claims (1)
- 【特許請求の範囲】 １ 積符号等の２重符号化を行う符号化復号化シ
ステムの受信側で多段復号を行う復号化システム
において、フイルタリング復号器とイレージヤ訂
正復号器の２種類の復号器をそなえてフイルタリ
ングモードとイレージヤ訂正モードを切り換える
制御装置を備えて誤りを訂正するようにしたこと
を特徴とする復号化システム。 ２ 積符号等の２重符号化を行う符号化復号化シ
ステムの受信側で多段復号を行う復号化システム
において、所定の訂正能力をもつ復号器で順次復
号を行いつつ、訂正しきれない誤りパターンのフ
イルタリングを行う複数個のフイルタリング復号
器と、上記フイルタリング復号器が復号を行つた
際の復号情報をもとに訂正しきれずに残留してい
る誤りパターンの推定を行う残留イレージヤ推定
装置と、推定された誤りパターンをイレージヤと
みなして訂正を行う残留イレージヤ訂正装置を装
えたことを特徴とする復号化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15350282A JPS5943646A (ja) | 1982-09-03 | 1982-09-03 | 復号化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15350282A JPS5943646A (ja) | 1982-09-03 | 1982-09-03 | 復号化システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5943646A JPS5943646A (ja) | 1984-03-10 |
| JPS6322736B2 true JPS6322736B2 (ja) | 1988-05-13 |
Family
ID=15563956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15350282A Granted JPS5943646A (ja) | 1982-09-03 | 1982-09-03 | 復号化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943646A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3486408T2 (de) * | 1983-12-20 | 1996-03-14 | Sony Corp | Verfahren und Vorrichtung zur Dekodierung eines fehlerkorrigierenden Kodes. |
| JPS61105931A (ja) * | 1984-10-30 | 1986-05-24 | Mitsubishi Electric Corp | 復号化装置 |
| JP2647646B2 (ja) * | 1985-04-13 | 1997-08-27 | ソニー株式会社 | 誤り訂正方法 |
| JPS61267416A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | エラ−訂正符号の復号装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56134863A (en) * | 1980-03-25 | 1981-10-21 | Mitsubishi Electric Corp | Method and device for encoding and decoding |
| JPS5724143A (en) * | 1980-07-18 | 1982-02-08 | Sony Corp | Error correcting method |
-
1982
- 1982-09-03 JP JP15350282A patent/JPS5943646A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5943646A (ja) | 1984-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003094B1 (ko) | 프로덕트 코드를 디코딩하는 디코더 및 방법 | |
| US7418644B2 (en) | System for error correction coding and decoding | |
| JPH0812612B2 (ja) | 誤り訂正方法及び装置 | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| US5748652A (en) | Apparatus for detecting and correcting cyclic redundancy check errors | |
| JPS6322736B2 (ja) | ||
| US5809042A (en) | Interleave type error correction method and apparatus | |
| EP0650266B1 (en) | An error correction code decoder and a method thereof | |
| US20040123214A1 (en) | Iterative decoding method, and terative decoding apparatus | |
| JPS60170330A (ja) | 復号化システム | |
| US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
| US5357526A (en) | Method and apparatus for correcting errors of compressed data | |
| JPH0452660B2 (ja) | ||
| HK103688A (en) | System for the transmission of digital information signals | |
| JPH06244741A (ja) | 誤り訂正方法 | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| JPS61232726A (ja) | 誤り訂正装置 | |
| JP3277062B2 (ja) | 誤り訂正符号の復号装置 | |
| JPS61242426A (ja) | 鎖状符号化誤り訂正回路 | |
| JPH01171327A (ja) | 復号化器 | |
| RU2297029C2 (ru) | Самокорректирующееся устройство | |
| JPH0258815B2 (ja) | ||
| RU42686U1 (ru) | Самокорректирующееся устройство |