JPS63228225A - ディジタルコンピュータシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルコンピュータシステムに関し、特に
は複合型のマクロ命令の実行のためのマイクロコードを
有するシステムに関する。

〔従来の技術〕

近年、多くのコンピュータ・アーキテクチャに複合型の
マクロ命令の実行をサポートするためにマイクロコード
が使用されている。マクロ命令、あるいは、機械命令が
中央プロセッサにより読み込まれると、対応するマイク
ロコード・サブルーチンへの飛び越しが行われる。この
サブルーチンがマクロ命令を実行するに必要なコードを
備えている。

このようにすることにより多くの利点がもたらされる。

１つの複合機能を１つの機械命令により表わしうるので
ある。したがって、プログラマはこれらの複合機能のた
めにコードを作成しなくともよくなる。更には、最も効
率のよいコードが使用されるということも重要である。

すなわち、一般的に、多くの異なるプログラマが作成す
るコードより効率のよいコードが使用されるということ
である。また、マクロ命令レベルで書かれたプログラム
をいじることなく、同じシステムのバージョンによって
マイクロコードを変更することができる。

〔発明が解決しようとする問題点〕

マイクロコードを用いた装置の欠点の一つに、マイクロ
コードによって全ての命令をサポートしなければならな
いということがある。マイクロコード・サブルーチンが
実行される度毎に必要最小限のプロセッサのオーバヘッ
ドが生じることとなる。このことはマイクロコード・サ
ブルーチンへの飛び越しが行われる度毎にパイプライン
を初期化しなければならないパイプライン・アーキテク
チャにとっては特に情実であった。オーバヘッドとは多
くの簡単な命令が非常に非効率的に実行されることを意
味する。

１つのコンピュータ・アーキテクチャが複合命令を実行
する能力を有すると共に簡単な命令を非常に効率的に実
行することが望ましく、中央プロセッサによるマイクロ
命令の最高実行速度によって一つのマクロ命令を実行で
きる、すなわち１プロセツサ・サイクル毎に一つのマク
ロ命令を実行できるシステムが理想である。

本発明の目的は複合命令も簡単な命令もサポートする混
在した命令群のためのアーキテクチャを提供することに
ある。簡単な命令は好ましくはクロック・サイクル毎に
１マクロ命令の実行という割合の速度で実行されると共
呻複合型の機械命令もまたサポートされる。

〔課題を解決するための手段および作用〕本発明により
設計されたコンピュータ・システムでは複合命令の実行
をサポートするためにマイクロコードが用いられる。新
しい機械命令（マクロ命令）が読み込まれると、この命
令コードは所定の検索テーブルの索引として用いられる
。マクロ命令が唯一のマイクロ命令に対応する簡単なタ
イプのものであれば、検索テーブルからはその対応する
マイクロ命令を含むものが出力されることとなる。シス
テムは検索テーブルで見つけられたマイクロ命令を直接
、実行して、次のマクロ命令を読み込む。マクロ命令が
複合型のものであり、実行するにマイクロコード・サブ
ルーチンを必要とするのであれば、検索テーブルからは
これに対応して、指定されたマイクロコード・サブルー
チンを行先とする飛び越し命令が出力される。

本システムはよりスループットを高めるようにしたパイ
プライン化されたアーキテクチャと組み合わせることが
できる。パイプライン化されたアーキテクチャが用いら
れるならば、マクロ命令を一時的に保持するマクロ命令
待ち行列が使用されうる。マクロ命令がマイクロコード
・ルーチンへの飛び越しを行うものである場合、次のマ
クロ命令がパイプライン内のどこかで初期化されたとし
ても、その次のマクロ命令は消失しない。まだ実行され
ていないマクロ命令はマイクロコード・ルーチンから制
御が復帰するまで待ち行列に保持され、復帰したときに
それらのマクロ命令はパイプラインに再び入っていく。

本発明の新規な特徴は本明細書に記載されている。本発
明の前述したような目的・効果および他の目的効果は以
下に明らかにされるだろう。添付図面に示されている、
好ましい実施例は説明のためであって、限定を目的とす
るものではない。

〔実施例〕

第１図はマイクロコードによる複合命令を実行するのと
同様に直接マクロコード命令を実行しうるコンピュータ
・システムの特徴を図示したものである。以下に用いら
れるよう・に、マクロコード命令は所定のコンピュータ
・システムのための機械言語レベルの命令である。２つ
の浮動小数点の数どうしの除算のようなマクロ命令はか
なり複雑となりうるが、そのコンピュータの使用機械言
語では単一の命令により表わされる。マイクロコードは
一つのマクロコード命令の実行のために必要な簡単なス
テップを実際に実行するのに用いられる。このように、
除算の場合のように、一般に多くのマシンサイクルが一
つの除算命令を実行するのに必要である。マクロ命令は
マイクロコード・メモリに保持されたサブルーチンへ飛
んで、そのサブルーチンを実行することにより実行され
うる。

一つのマクロコードの実行が終了すると、制御は実行さ
れるべき次のマクロ命令へ移ル。

コンピュータ・システムのマイクロコードは一般にはプ
ログラマが直接、利用することはできない。テキサス・
インストルメンツから出ているエクスプロラ・シンボリ
ツク・コンピュータのようなシステムでは、マイクロコ
ード・メモリは実際には、システムの起動時に、実行さ
れるマイクロ命令がロードされるＲＡＭである。これに
より、処理システムを種々の態様に構築することができ
、処理すべきタスクのために最適化することができる。

しかしながら、マイクロコードはこのシステムで実行さ
れるアプリケーション・プログラムから直接、アクセス
することはできない。マイクロコードを変更するだけで
システムが利用することのできるマクロ命令が変更され
る。

第１図は簡単なマクロコードは直接、実行することがで
き、マイクロコード・ルーチンを呼び出すことにより複
合命令も実行することができるシステムのブロック図を
示している。中央プロセッサ１０はメイン・システム・
バス１２に接続される。メイン・メモリ１４もシステム
バス１２に接続される。システム・バス・ラインは種々
の制御ラインと共にデータ・ラインおよびアドレス・ラ
インを含んでいる。実際のシステムでは、本発明の説明
のためには必ずしも必要でないので図示していないが、
Ｉｌｏや大容量記憶装置などの付加的な装置がシステム
・バス１２に接続されるだろう。

マイクロコード・メモリ１６は中央プロセッサ１０に接
続される。これはテキサスインストルメンツエクスプロ
ラのようにシステムの起動時にマイクロコードがロード
される、独立のランダム・アクセス・メモリであっても
よいし、中央プロセッサ・チップに内蔵されるか、若し
くはそのようなチップに外付けされたＲＯＭ若しくはＥ
ＦＲＯＭであってもよい。マイクロコード・メモリはど
のようなタイプのものであってもよい。

また、マクロデコード・テーブル１８も中央プロセッサ
１０に接続される。これは好ましくはマイクロコード・
メモリ１６と同じタイプのメモリである。実際には、第
７図および第８図に関連して後述するように、マクロデ
コード・テーブル１８はマイクロコード・メモリ１６内
の一画に、確保されるにすぎない。命令タイプ検出ロジ
ック部２０は中央プロセッサ１０およびマクロデコード
・テーブル１８に接続され、マクロデコート・テーブル
１８内で検索された命令が一つのプロセッサ・サイクル
で実行しうるマクロ・モード命令であるのか、あるいは
そのマクロ命令を実行するために１つのマイクロコード
・ルーチンが呼び出されることを必要とするマイクロ・
モード命令であるのかを判定するためのものである。タ
イプ検出ロジック部２０はマクロデコード・テーブル１
８の出口で１ビツトか若しくは複数ピントのフラグ・ビ
ットを検出しさえすればよいので、非常に簡単なもので
あり、中央プロセッサ１０の一部として組み込まれうる
ちのである。

第２図は第１図に示したシステムの動作を説明するフロ
ーチャートである。命令実行ループの最初のステップ４
０で次のマクロ命令を取り出す。

マクロ命令は必要に応じてメイン・メモリ１４から直接
、取り出され、中央プロセッサ１０内の先取りバッファ
に格納されうる。先取りをバッファリングし、最適化す
るアルゴリズムのための多（の手法がこの分野の熟練者
に知られており、マクロ命令が取り出される手法につい
ては本説明にとって重要ではない。

次のマクロ命令が取り出されると、この命令はマクロコ
ード・テーブルをアドレス指定するのに用いられる（ス
テップ４２）。マクロコード・テーブル１８は存在する
マクロ命令の数に等しい数の出口を有する検索テーブル
であるとも考えられる。例えば、１０ビツト長のマクロ
命令が用いられると、マクロデコード検索テーブル１８
は好ましくは２Ｉ０＝１０２４の出口を有することとな
ろう。

マクロデコード・テーブル１８自体はマイクロ命令のテ
ーブルである、単一のマイクロ命令に直接、対応するマ
クロ命令もある。これらの命令は一般には内部レジスタ
の初期化、飛び越し、制御フラグのセント若しくはリセ
ットまたは多くのレジスタ間の代数的、論理的演算のよ
うな簡単なものである。本説明においてしばしば「マク
ロモードの命令」と称される、このようなマクロ命令に
対応するマクロモード・テーブル１８の出力はまさにそ
の演算を実行するマイクロ命令である。

マクロデコード・テーブル１８内に含まれるマイクロ命
令の一領域はこのマクロ命令がマクロモードの命令であ
るのかあるいはマイクロモードの命令であるのかを示す
標識となっている。この標識領域はマイクロ命令のタイ
プを示す領域である。

より好ましい実施例においては、マイクロ命令は４つの
タイプのうちのいずれか一つである。ＡＬＵおよびＢＹ
ＴＥ命令は実行して、次のマイクロ命令へ制御が移るの
を許可する命令である。ＪＩＪＭＰ命令は後続する命令
以外のマイクロ命令に制御を移すものであり、ＤＩＳＰ
ＡＴＣＨは複数の行先を有するＪＵＭＰである。ＪＵＭ
ＰおよびＤＩＳＰＡＴＣＩ＋の命令によってマイクロコ
ードへ飛ぶことを余儀なくされるが、ＡＬＵおよびＢＹ
ＴＥのタイプの命令ではプロセッサはマクロモードにと
どまりうる。

フローチャートの次のステップ４４ではこの標識領域が
検査され、マクロ命令がマクロモードの命令であれば、
マクロデコード・テーブル１８内に保持されたマイクロ
コード命令が直接、実行される（ステップ４６）。この
ようなマイクロ命令が実行された後、次のマクロ命令が
取り出され、サイクルが繰えされる。

浮動小数点演算のような複雑な命令と同様に機能呼び出
しのような多くのマクロ命令は実行するためにマイクロ
コード・ルーチンを呼び出さなければならない。マクロ
デコード・テーブル１８内の標ｔＪ？Ｊ域はそのような
マクロ命令がマクロモードの命令でないことを示してい
れば、判定ステップ４４よりＮＯへの分岐となる。これ
らの命令については、指定されるマイクロコード・ルー
チンへ飛び（ステップ４８）、そのマイクロコード・ル
ーチンが実行される（ステップ５０）。マクロモードの
命令でないマクロ命令に対応してマクロデコード・テー
ブル１８から出力されるマイクロ命令は実際には、飛び
越しまたは分岐の行先として適当なマイクロコード・ル
ーチンのアドレスが付されたＪＵＭＰ命令またはＤＩＳ
ＰＡＴＣＩ＋命令である。

マイクロコード・ルーチンの実行が終了すると、制御は
マイクロコードから戻り、次のマクロ命令が取り出され
る。

第３図はマクロ命令とマイクロ命令のための命令書式を
簡略化して示すものである。第３　（ａ）図はマクロ命
令がしばしばｏＰコードと称される命令領域と他の制御
情報とを含んでいることを示している。説明のため、制
御情報６ま全ての直接データ、レジスタ識別子およびＯ
Ｐコード以外の他のいかなる情報をも含むものとする。

第３　（ｂ）図はマイクロ命令もタイプ領域が付加され
ている以外は似ていることを示している。

好ましい実施例においては、前述した４つのタイプがあ
るので、タイプ領域は２ビツト長となる。

マイクロ命令の命令領域はマクロ命令の命令領域と必ず
しも同様である必要は全くなく、制御情報は中央プロセ
ッサのマイクロ動作の制御に必要なもの全てのものであ
る。マイクロ命令の命令領域と制御領域とは必ずしも区
別することができなくともよい。図示した例では、第７
図および第８図に関連する説明のため、マクロ命令の命
令領域は１０ビツト長であり、制御情報その他で６ビツ
ト、合計すると、マクロ命令の長さは１６ビツトとなる
。マクロ命令の長さは通常、１６や３２のような８ビツ
トの整数倍となる。

マイクロ命令は２ビツト長のタイプ領域をもっており、
これにより４つのタイプを識別しうる。

システムによっては、マイクロモード・タイプの命令と
マクロモード・タイプの命令とを区別するに必要な１ビ
ツトしか必要としないこともある。

命令自体は種々の制御ビットを含む６４ビツトの長さを
有する。命令の長さについて記述した具体値は説明のた
めでしかなく、その値は検討されるコンピュータ・シス
テムによって大きく変えることができ、そして変わるも
のである。

上述したシステムはいかなるコンピュータ・システムの
使用のためにも適用されうる。上述した概念の特定な一
利用法を以下にテキサス・インストルメンツ・エクスブ
ロラ・シンボリック・コンピュータでの使用に関連づけ
て説明する。命令パイプラインやはさみ込まれたオフチ
ップ・マイクロコード・メモリのアクセスについての説
明は１９８５年７月３１日に出願され、発明者Ｂｏｓｓ
ｈａｒｔによる、「はさみ込みマイクロ命令メモリ（Ｉ
ＮＴＥＲＬＥＡＶＥＤ　ＭＩＣＲＯ−ＩＮＳＴＲＵＣＴ
ＩＯＮ　ＭＥＭＯＲＹ）ｊと題する出願ｍ続中の米国特
許出願第７６１，２２０号の中に記載されている。

第４図は本実施のための標準的な命令パイプラインを説
明するためのものである。オフ・チップ・マイクロコー
ド・メモリは１プロセツサ・サイクル内でアクセスされ
うるほど動作が速（ないので、マイクロコード・メモリ
の中よりアクセスする命令を取り出すのに２段階の取り
出しが必要となる。

したがって命令パイプラインは「取出１」、「取出２」
、「続出」、「実行」の４つの段階からなる。「書込」
がある命令であれば、そのステップは第５番目の段階と
なる。「取出ｌ」、段階の間マクロ命令はマクロデコー
ド・テーブル１８へのアドレス・ライン上に出力される
。「取出２」の段階の最後にマクロデコード・テーブル
１８のデータ出力に有効データが出力される。「続出」
の段階ではマクロデコード・テーブル１８から戻ってき
たデータを取り込み、命令バッファに保持すると共に命
令が要求する全ての所要ラッチ等をアクセスする。また
、この「読込」の段階では命令のデコードもある程度行
われる。「実行」の段階では、命令により行われるよう
指定されたＡＬＵかあるいは他の動作が行われる。

第４図に示したパイプラインはマクロ命令とマイクロ命
令との両者に有効である。すなわち、マクロ命令が逐次
実行され、全てのマクロ命令がマクロモード・タイプの
命令であれば、プロセッサのクロック・サイクル毎に一
つのマクロ命令が実行されるだろう。プロセッサのクロ
ック速度が４０ＭＨｚであれば、マクロ命令もその速度
で実行される。

マイクロコード・ルーチンにおいてマイクロ命令が実行
されているときも、同じ実行速度である。

すなわち、一群のマイクロコードの逐次実行もプロセッ
サの最高速度により行われる。なお、マクロ命令または
マイクロ命令のいづれかの命令についても期間が延長さ
れると、この最高速度とはならない。一般的には、飛び
越しや分岐が行われれば、必ず、パイプラインを初期化
して再スタートすることが必要である。このパイプライ
ンの更なる詳細は特許出願第７６１，２２０号の［はさ
み込みマイクロ命令メモリ　（ＩＮＴＥＲＬＥＡＶＥＤ
　ＭＩＣＲＯ４ＮＳＴＲ１ｌＣ−ＴＩＯＮ　ＭＥＭＯＲ
Ｙ）Ｊに記載されており、命令のパイプライン化につい
ては一般にこの分野の当業者の周知の事項である。

第５図はマクロ命令がマクロモードの命令でないとき、
すなわち、実行のためにマイクロコード・サブルーチン
へ飛び越しが必要であるときのパイプラインの動作を示
している。１番目の線は簡車なマクロモードのマクロ命
令の実行を表わしている。２番目の線は実行のためにマ
イクロコード・サブルーチンを必要とするマクロ命令を
表わしている。この判定は「取出２」段階の終わりに行
われる。ちょうどそのとき「取出１」の段階を終わろう
としている次のマクロ命令が初期化される。

マイクロコードを必要とするマクロ命令がマクロデコー
ド・テーブル１８から、マイクロコード・ルーチンへの
飛び越しというマイクロ命令を読み込むので、このよう
な飛び越しが直ちに実行される。これはマクロデコード
・テーブル１８から得られるマイクロ命令のジャンプ・
アドレスをマイクロコード・アドレス・ラインに出力す
ることにより行われる。これによりサブルーチンの最初
のマイクロコード命令の「取出ｌ」のステージが開始さ
れる。したがって、マクロモードのパイプラインの中断
からマイクロコード・ルーチンの開始まで最低、２クロ
ツク・サイクルの遅れが存在することがわかる。

第６図はマイクロコード・ルーチンが終了し、マクロ命
令の実行が再開されるときのパイプラインの状態を示し
ている。１番目の線はマイクロ命令の通常の実行を表わ
している。２番目の線はマイクロコード・サブルーチン
からの復帰命令であり、この命令はプロセッサもマクロ
モードへ復帰して、マクロ命令の実行を続行すべきであ
ることを示している。「エグゼキュート・ネクスト」命
令が復帰命令の後に続き、復帰が完了する前に実行され
る。ここで命令がないほうがよいのであればまた、命令
がないのであれば、この命令は不実行命令であってもよ
い。パイプライン化されたアーキテクチャにおいて飛び
越しの効率を改善するためにジャンプ・エグゼキュート
・ネクストを利用することはこの分野では周知である。

「エグゼキュート・ネクスト」命令が実行されている間
に、次のマクロ命令が後述するマクロ命令待ち行列から
直ちに取り出され、マクロ命令のパイプラインが再開さ
れる。

第７図は前述のパイプラインによる、中央プロセッサと
マイクロコード・メモリのブロック図を示す。特許出願
第７６１　、２２０号の［はさみ込みマイクロ命令メモ
リ　（ＩＮＴＥＲＬＥＡＶＥＤ　ＭＩＣＲＯ−ＩＮＳＴ
ＲＵＣＴＩＯＮＭＥ）１０ＲＹ）　Ｊの中に記載される
とおり、２組のアドレス・ラインが分離されたマイクロ
コード・メモリ１０２．１０４のアドレス指定をするた
めに用いられる。ＭＥＭｌは奇数番地のアドレスのみ有
しているが、ＭＥＭ２は偶数番地のアドレスを有してい
る。これにより、中央プロセッサ１０はマイクロコード
・メモリのマツプ上の連続するアドレスを同時にアクセ
スすることができる。したがって、マイクロコード・メ
モリ１０２．１０４として使われる実際のメモリ素子の
サイクル時間は待ち状態を必要とせず、中央プロセッサ
のサイクル時間のほぼ２倍となりうる。なお、待ち状態
と等価なプロセッサ不使用サイクルはマイクロ命令実行
中に飛び越しが行われたときに起こりうる。

これは第４図乃至第６図で説明したパイプラインの最初
の２つの段階において分離されたマイクロコードの取り
出しが行われるためである。マイクロコード・メモリ１
０２．１０４からのデータ出力１０４は同一のバス１０
６に接続されるが、いかなるクロック・サイクルにおい
ても、信号ＥＮＯかＥＮＩによって１つのマイクロコー
ド・メモリのみが出力許可状態となるようになっている
。

マイクロコード・メモリのデータ出力はマイクロ命令で
ある。

マイクロコード・メモリＩＱ２．１０４の各々のブロッ
ク中に、２つの全く同一のマクロデコード・テーブル１
０６．１０８がある。一方は奇数のアドレス番地を有す
るマイクロコードのためのものであり、他方は偶数のア
ドレス番地を有するマイクロコードのためのものである
。テーブルは標準的にはマイクロコード・メモリの下端
部分か、あるいは上端部分に配置されるだろう。マクロ
命令により生成されるアドレスはマイクロコード・メモ
リ１０２．１０４をアクセスするに必要なアドレスより
長さが短かい。マクロ命令のＯＰコードは各メモリへの
アドレスのＬＳＢ部分として用いられるので、マクロデ
コーダ・テーブル１０６．１０８をメモリの上端におく
か、あるいは下端におくかによって、残りのアドレス・
ラインが全て“ハイ”となるか、あるいは全て６０−”
となる。

マイクロコード・メモリ１０２．１０４は各クロック・
サイクル毎にアクセスされるには動作が遅いのでマクロ
デコーダ・テーブル１０６．１０８を二重化する必要が
ある。マクロ命令はマクロデコーダ・テーブルを交互に
検索するように用いられる。

第８図は上述したマクロモードの動作を行うために中央
プロセッサ内に必要とされるハードウェアのブロック図
を示している。これは本発明の特徴を示すための簡略化
された論理概略図であって、実際には種々の方法により
実現しうる。

偶数アドレスおよび奇数アドレスラッチ１１０．１１２
は各々、マイクロコード・メモリ１０２．１０４の偶数
および奇数の番地の領域へ供給されるＡＤＤＲＥＳＳ　
ＯおよびＡＤＤＲＥＳＳ　１を保持する。マイクロ命令
が出力されるマイクロコード・メモリからのデータバス
１１４は命令レジスタ１１６において保持される。一般
的なＡＬＵや中央プロセッサ１０により行われる論理動
作を含む中央プロセッサ１０の実行ロジック部１１８は
命令レジスタ１１６からマイクロ命令を読み込む。マク
ロ命令待ち行列１２２はメモリ・インターフェース１２
０を介してメイン・バスからマクロ命令を取り出す。

マクロ命令待ち行列部１２２に平行してマクロコードち
行列部１２４がある。この待ち行列部１２４はマクロ命
令待ち行列部１２２のマクロ命令の各々に対応するプロ
グラム・カウンタを保持する。ネクスト・マクロＰＣ１
２６はマクロコード・ルーチンのためのプログラム・カ
ウンタ発生器として用いられ、その一部は実行ロジック
部１１８からの信号１２７により制御される。ネクスト
・マクロＰＣ１２６はマクロ命令のプリフェッチ・ロジ
ックの一部であり、現在使用されている多くのプロセッ
サに同様のものが見うけられる。

マクロ取出制御部１２８もまたマクロ命令のブリフェッ
チ・ロジックの一部分である。この制御部１２８、マク
ロ命令待ち行列部１２２およびマクロコードち行列部１
２４を通るデータの流れを制御する。両者の待ち行列部
１２２．１２４はともに順次、同期して動くので、マク
ロ命令のプログラム・カウウンタは必ず正確なものとな
る。マクロ取出制御部は両待ち行列部１２２．１２４を
流れに遅れがなく理想的に、動作するよう制御する。こ
の分野の熟練者には、このような待ち行列部の設計はよ
く知られている。位置番号Ｏ〜３が付された、長さが４
の待ち行列が好ましい待ち行列部１２２．１２４であっ
て、この場合、０が先頭である。

プロセッサがマイクロコードを実行しているとき、マイ
クロＰＣｌ３０は次のマイクロコードのアドレスを発生
する。マイクロＰＣ制御部１３２はマイクロＰＣ発生部
の動作およびパイプラインの制御を行う。このマイクロ
ＰＣ制御部１３２は主に、マルチプレクサ１３４に入力
される制御信号Ｍ１およびマルチプレクサ１３６に入力
される制御信号Ｍ２によりパイプラインを制御する。

実行ロジック部１１８はまたマクロ命令読込レジスタ１
３８およびマクロ命令読込レジスタ（ＩＢＵＦ）１４０
をも備えている。これらのレジスタはパイプラインの読
込ステージにあるマクロ命令およびそのプログラム・カ
ウンタのその時の値を保持する。実行ロジック部１１８
はまたマイクロコード・メモリを制御するために信号Ｅ
Ｎ１およびＥＮ２を発生し、マイクロコード・アドレス
・バッファ１１０，１１２のタイミングを制御する。

一連のマクロモードのマクロ命令が実行されているとき
、各プロセッサ・クロック・サイクルの間、新しいマク
ロ命令がアドレス・バッファ１１０．１１２に出力され
る。制御ラインＭ１はマルチプレクサ１３４にマルチプ
レクサ１３６からの信号を通過させる。この信号はマク
ロ命令のＯＰコードを有している。マクロ命令はマイク
ロコード・メモリ内のアドレスを一義的に指定しうるち
のではないので、付加的信号が付加される。前のマイク
ロコードのアドレスのＬＳＢが反転器１３９により反転
され、新しいアドレスのＬＢＳとして用いられる。前の
マイクロコードのアドレスのしＳＢを反転することによ
り、連続するマクロ命令が交互にマイクロコード・メモ
リのアドレス保持部に出力されることとなる。これによ
りパイプラインの前方の２段階による取り出しがうまく
行なわれる。

プリセット・マイクロコード・ブロック識別部１４１は
マクロデコード・テーブル１０６．１０８が位置する領
域の場所情報を生成する。前述したとおり、マクロデコ
ード・テーブル１０６．１０８がマイクロコード・メモ
リの上端に付くのか、あるいは下端に付くかによって、
ブロック識別部が各々、常に１を出力するか、あるいは
常に０を出力することとなる。

制御信号Ｍ２はマイクロ命令待ら行列部１２２からのど
の入力が次のアドレスのために用いられるかを選択する
。これは一般的にはそのとき待ち行列の先頭（０の位置
）にある命令ではない。第５図に関連して説明したよう
に、マイクロコードへの飛び越しはそのとき「取出２」
の段階にあるマクロ命令を初期化して消してしまうこと
となる。

マクロ命令がパイプラインの取出部分に入ると直にマク
ロ命令が待ち行列部１２２から除かれるのであれば、飛
び越しが行われる度毎にマクロ命令が失われることとな
る。

したがって、パイプライン制御部１３２はマルチプレク
サ１３６を用いてマクロ命令待ち行列部１２２のＯ〜２
の位置のいづれかにアクセスする。

命令はそれがパイプラインの「読込」の段階に入るクロ
ック・サイクルまで待ち行列を離れない。

すなわち、前のマクロ命令がマイクロコード（すなわち
、マクロモードの命令ではない）への飛び越しを必要と
しても、そのとき待ち行列の中にある命令はそこに残る
こととなる。数個のマクロ命令が連続的に実行される場
合、各プロセッサ・サイクルの初めにいくつかの動作が
行われる。第１の命令はＩＢＵＦ１４０に保持され、待
ち行列から離れる。位置１の命令は位置０へ移動する。

それはすでに［取出１］の段階を完了しており、マクロ
デコード・テーブルの出口を見つけるためのマイクロコ
ード・アドレスを発生するために用いられる。位置２の
命令は位置１へ移動し、マクロデコード・テーブルをア
クセスするための次のマイクロコード・アドレスを発生
するのに用いられる。待ち行列部内の他の命令もまた位
置を１つづつ移動して、新しい命令はマクロ取出制御部
１２８により位置３に格納される。

各クロック・サイクルの始めに、１つのマイクロ命令が
命令レジスタ１１６に読み込まれる。このマイクロ命令
はｒＢＵＦ１４０に保持されたばかりで、マクロ命令待
ち行列部１２２を押し出されたマクロ命令に対応する。

このとき、実行ロジック部はマクロＰＣ、マクロ命令全
体および対応するマイクロ命令を全て利用することがで
きる。

マイクロ命令の実行に必要なレジスタの値を読み出す「
読込」段階が完了する。次のクロック・サイクルにおい
て、マイクロ命令が実行される。

パイプライン制御部１３２はマイクロコードの“タイプ
”のビットを３周べることによって、この命令がマクロ
モードの命令であることを判定する。

プロセッサが既にマクロモードで動作しており、マイク
ロ命令がマクロモードのものであれば、プロセッサはマ
クロモードにとどまり、マクロ命令の処理を続行する。

ＭＩＴ　　ＣＡＤＲマシーンをベースにしたテキサス・
インストルメンツのエクスブロラはマクロモードの命令
はＬＡＵやＢ　ＹＴＨのようなタイプの命令であり、Ｊ
ｔＪＭＰ命令やＤＩＳＰＡＴＣ）ｌ命令はマクロモード
の命令ではない。

ＡＬＵかＢＹＴＥのマイクロ命令が命令レジスタ１１６
の中にあり、そのときのモードがマクロモードであれば
、プロセッサはマクロモードにとどまる。モード信号は
常にパイプライン制御部１３２と実行ロジック部１１８
との間で伝達される。

第５図に示されるように、マクロ命令がマイクロコード
のサポートを必要とするときプロセッサはマクロモード
から変化する。パイプライン制御部１３２は読込段階の
初めでマイクロ命令の“タイプ”の領域を検出する。上
述したように、命令レジスタ１１６内のマイクロ命令が
飛び越し命令であれば、パイプライン制御部は制御信号
Ｍ１を用いて、飛び越しの行先を次の順番のアドレス・
ラッチへ出力する。モード信号はプロセッサがマクロモ
ードでないことを示している。引き続（マイクロ命令の
アドレスは制御部１３２の制御の下にマイクロＰＣｌ３
０によって発生される。マイクロコード・ルーチン内で
飛び越しが行われても、マイクロモードからの飛び越し
の検出時と同じように、行先アドレスが命令レジスタ１
１６から取り出され、パイプライン制御部１３２により
検出される。なお、ＬＡＵやＢＹＴＥのようなタイプの
マイクロ命令が実行されても、そのとき、プロセッサが
マイクロモードで動作しているならば、プロセッサはマ
クロモードに復帰することはない。

第８図にマルチプレクサ１３４に対し入力される“○Ｔ
ＨＥＲ”と記した信号が示されている。

これはマイクロコード・アドレスのために用いられうる
他の信号を表わしている。例えば、エラー状態が検出さ
れると、マイクロコード・ハンドラに割込みをかける必
要が生じるかもしれない。パイプライン・ハンドラは適
当な０ＴＨＥＲ信号をアドレス・ラッチ１１０，１１２
へ出力せしめる。

例えば、このようなトラップの一つにマイクロコードに
よりサポートされる仮想メモリシステムにおけるページ
・フォルトがある。これらの０ＴＨＥＲ信号の取扱いは
個々のシステム設計の詳細次第である。

第６図に示して説明したように、１つのマクロ命令を実
行するマイクロコード・ルーチンが終了すると、特定の
サブルーチンからの復帰命令が実行される。この命令の
実行によりプロセッサはマクロモード状態に復帰する。

このときモードはマクロモードとなっているので、取り
出すべき次の命令はマクロ命令待ち行列部１２２の先頭
の命令である。位置二〇の命令はマクロデコード・テー
ブルのアドレス指定を行うのに用いられる。なお、この
とき“エグゼキュート・ネクスト”命令は実行段階にあ
る。１番目のマクロ命令はその前のマイクロ命令のＬＳ
Ｂを反転したビットにより決まる、その前にアクセスさ
れたアドレス・レジスタとは反対のアドレス・レジスタ
に入力される。

次のクロック・サイクルにおいて、待ち行列部１２２の
位置：１のマクロ命令はアドレス・ラッチに入力されて
、「取出１」の段階に入る。位置二〇の命令は、既に「
取出２」の段階であるが、マクロ命令待ち行列部１２２
内にとどまる。このサイクルの終わりに、位置：０のマ
クロ命令に対応するマイクロ命令が命令レジスタ１１６
に格納される。

次のクロック・サイクルにおいて、通常の動作が再び始
まる。位置：０のマクロ命令はバッファから離れ、読込
段階を経る。位置：１の命令は位置：０へ移動し、位置
＝２の命令はマルチプレクサ１３６および１３４を通っ
て、次の順番のアドレス・ラッチ１１０．１１２のいず
れかに出力される。この命令もまた、待ち行列部１２２
の位置１へ進む。

上述した説明に種々の変形を加えることにより、システ
ムの変形例も容易に実現可能となる。マイクロコード・
メモリが１クロツク・サイクルでアクセスされうるちの
であればパイプラインでは一つの取出の段階があればよ
い。したがって、アドレス・ラッチは１つだけでよい。

また、パイプライン制御部１３２は上述したような２つ
の位置ではなく、１つの位置にまで手が届きさえすれば
よい。しかしながら、原則は同じであり、命令が読込段
階に入るまで、すなわちプロセッサがその命令の実行を
他に委ねるまで、命令は待ち行列部１２２から移されな
い。待ち行列部からマクロ命令を取り出す詳細について
は待ち行列部１２２の個々の具体例により変わりうる。

〔発明の効果〕

上述のごとくシステムを使用することによりプロセッサ
の最高速度により簡単なマイクロ命令を実行させること
ができる。通常、簡単な命令を呼ぶマイクロコード・サ
ブルーチンに関係するオーバヘッドは除去される。実行
される命令の割合が適度に変動のないものであれば、プ
ロセッサ全体のスループットは非常に向上するであろう
。

上述のごと（マクロ命令待ち行列を用いることによりマ
イクロコードへの飛び越しが必要であるとき、その命令
を実行するに要するオーバヘソトを最小にすることがで
きる。飛び越しは取出の最後で検出される。したがって
、対応するマイクロコード・ルーチンのロードを開始す
るために、実行段階において必ずしも実際に飛び越し命
令が実行される必要はない。既にパイプライン内にある
マクロ命令は実行に移されるまで待ち行列内から取り除
かれることはないので、保存されることになる。システ
ムがマイクロコード・ルーチンから復帰したとき、パイ
プライン・コントローラは実行に移されるまで待ち行列
部の先頭で１番目の保持する一方、待ち行列に戻ってい
くつかのマクロ命令を取り出すことができる。

本発明は上述のシステムと方法により説明がなされたが
、この分野の当業者にとっては様々な変形や変更がなし
うろことが明白である。そのような変形例も本発明の思
想の中に入るものであり、その範囲は明細書の請求の範
囲により規定される。

以上の記載に関連して以下の各項を開示する。

■、命令を実行するための中央プロセッサと、命令を保
持するためのマイクロコード・メモリと、 このマイクロコード・メモリ内に位置して、前記中央プ
ロセッサにより直接、デコードされ、実行されうる第１
の種類の命令と前記マイクロコード・メモリの中のマイ
クロコード・ルーチンを指す第２の種類の命令との２種
類の命令を有し、前記中央プロセッサに現われるマクロ
命令をデコードするためのマクロ命令デコード・テーブ
ルと、 前記中央プロセッサおよび前記マイクロコード・メモリ
に接続され、前記第１の種類の命令をデコードし、前記
中央プロセッサに直接、実行を行わしめると共に前記第
２の種類の命令に対応するマイクロコード・ルーチンの
実行を開始するためのデコーダと、を備えたことを特徴
とするディジタルコンピュータシステム。

２、機械命令を実行するための中央プロセッサと、この
中央プロセッサに接続され、前記中央プロセッサにより
実行されるべき機械命令を有したメイン・メモリと、 前記中央プロセッサに接続され、機械命令に対応するマ
イクロコード・ルーチンを有したマイクロコード・メモ
リと、 前記中央プロセッサに接続され、複数の出ブを出力し、
この各出力は機械命令に対応すると共に第１若しくは第
２の命令群のいづれか一力に属するよう分類されており
、前記中央プロセッサにより実行されるべき機械命令が
出力されるよう検索が行われるマクロデコード・チーフ
ルと、 前記中央プロセッサ、前記マイクロコード・メモリおよ
び前記マクロデコード・テーブルに接続されるデコーダ
であって、機械命令によって前記マクロデコード・テー
ブルの出力が指かされる際、この出力が前記第１の命令
群中の置傘であれば、このデコーダによりデコードさ北
る直接、実行可能な機械命令であるとし、前市第２の命
令群中の命令であれば、機械命令に火応するマイクロコ
ード・ルーチンを認識し、欠応するマイクロコード・ル
ーチンを実行せし聞、　　るデコーダと、を備え、 前記メイン・メモリからの機械命令は前記中央プロセッ
サによりアクセスされ、前記マクロデコード・テーブル
内を検索して出力を出すのに用いられ、これにより第１
の命令群のテーブル出力に対応する機械命令は直接、実
行され、第２の命令群のテーブル出力に対応する機械命
令群のテーブル出力に対応する機械命令はマイクロコー
ド・ルーチンの実行を行わしめるようにしたディジタル
コンピュータシステム。

３、（ａ）第１の命令群に分類される機械命令について
は直接、実行するステップと、 （ｂ）第２の命令群に分類される機械命令についてはそ
の命令を遂行するマイクロコード・ルｒ　　　　−チン
を実行するステップと、を含むディジタルコンピュータ
システムにおける機械ｉ　　　命令実行方法。

ｆ　　　４．（ａ）次の機械命令を中央プロセッサへ取
り出す１　　　　ステップと、 （ｂ）この次の機械命令が直接、実行可能であるか否か
判定するステップと、 （ｃ）この次の機械命令が直接、実行可能であれば、そ
の命令を直接実行し、ステップ（ａ）へ復帰するステッ
プと、 （ｄ）この次の機械命令が直接、実行可能でなければ、
その命令を遂行するマイクロコード・ルーチンを実行し
、ステップ（ａ）へ復帰するステップと、 を含むディジタルコンピュータシステムにおける機械命
令実行方法。

５、ステップ（ｂ）は （ｂ、１）機械命令を用いて、機械命令が直接、実行可
能であるか否かを示す種類ビットを有するデコード・テ
ーブルを調べるステップと、 （ｂ、２）その機械命令に対する種類ビットを読み込む
ステップと、 を含む項目４記載の方法。

６、（ａ）次の機械命令を取り出すステップと、（ｂ）
この次の機械命令が直接、実行可能であれば、その命令
を実行し、ステップ（ａ）へ復帰するステップと、 （ｃ）この次の機械命令が直接、実行可能でなげれば、 （ｃ、１）命令パイプラインの現在の状態を保存するス
テップと、 （ｃ、２）この次の機械命令に対応するマイクロコード
・ルーチンへ飛び越し、そのマイクロコード・ルーチン
を実行するステップと、（ｃ、３）ステップ（ｃ、１）
において保存された命令パイプラインの状態を再格納す
るステップと、 （ｃ、４）ステップ（ａ）へ復帰するステップと、を含
むパイプライン化された命令の実行、を行うコンピュー
タシステムにおける命令実行方法。

７、実行されるべきマクロ命令を保持するための長さｎ
の命令待ち行列部と、 この命令待ち行列部内のマクロ命令に対応するプログラ
ム・カウンタを保持するための長さｎのプログラム・カ
ウンタ待ち行列部と、前記命令待ち行列部に接続され、
この待ち行列部から命令を選択し、この命令によりマイ
クロ命令のアドレスを生成し、その命令に対応するマイ
クロコード命令が実行のためにプロセッサに復帰すると
きのみ、命令を前記待ち行列部から取り除き、このため
、マイクロ命令のアドレスを生成するために選択される
前記命令は前記命令待ち行列部の先頭には位置しないと
ころのパイプライン制御部と、 を含むコンピュータシステムの命令先取り待ち行列。

８、前記パイプライン制御部の待ち行列部内の最初の３
つの命令のいずれにもアクセスすることができる項目７
に記載の待ち行列。

９、前記命令待ち行列および前記パイプライン制御部に
接続され、前記待ち行列内の命令がデータとして入力さ
れ、前記パイプライン制御部が前記データ入力を制御す
ることにより前記命令にアクセスするところのマルチプ
レクサを更に含む項目８に記載の待ち行列。

１０、コンピュータシステムは複合マクロ命令を実行す
るため、マイクロコードを用いる。各マクロ命令はテー
ブル（１８）の索引として用いられる。簡単なマクロ命
令はテーブル（１８）内に対応する単一のマイクロ命令
を有しており、このようなマイクロ命令はそのマクロ命
令を実行するために直接、履行される。複合したマクロ
命令に対応するテーブルからの出力は飛び越しのマイク
ロ命令であり、この飛び越しのマイクロ命令の行先はマ
イクロコード・メモリ（１６）内の対応するサブルーチ
ンである。

【図面の簡単な説明】

第１図はマクロコードおよびマイクロコード命令を実行
するためのシステムブロック図、第２図は第１図のシス
テムのためのフローチャート、第３図は本発明のための
マクロ命令およびマイクロ命令の代表的な書式の概略図
、第４図は本発明の一実施例のための命令パイプライン
の動作を説明するための図、第５図はマイクロコードへ
の飛び越しが行われたときの命令バイブラインの動作を
説明するための図、第６図はマイクロコード・サブルー
チンから制御が復帰するときの同じ命令パイプラインの
動作を説明するための図、第７図は本発明によるはさみ
込んだオフチップ・マイクロコード・メモリを有する中
央プロセッサを説明するための図、第８図は第７図の中
央プロセッサの動作の詳細を示すブロック図である。 １０・・・・・・中央プロセッサ、 １２・・・・・・メイン・システム・バス、１４・・・
・・・メイン・メモリ、 １６・・・・・・マイクロコード・メモリ、１８・・・
・・・マクロデコード・テーブル、２０・・・・・・命
令タイプ検出ロジック部、１０２．１０４・・・・・・
マイクロコード・メモリ、１０６．１０８・・・・・・
マクロデコード・テーブル、１１０．１１２・・・・・
・アドレス・ランチ、１１４・・・・・・データ・バス
、 １１６・・・・・・命令レジスタ、 １１８・・・・・・実行ロジック部、 １２０・・・・・・メモリ・インターフェース、１２２
・・・・・・マクロ命令待ち行列部、１２４・・・・・
・マクロ命令待ち行列部、１２６・・・・・・ネクスト
・マクロＰＣ１１２８・・・・・・マクロ取出制御部、
１３０・・・・・・マイクロＰＣ。 １３２・・・・・・マイクロＰＣ／パイプライン制御部
、１３４．１３６・・・・・・マルチプレクサ、１３８
・・・・・・マクロ命令読込レジスタ、１４０・・・・
・・マクロ命令読込レジスタ、１３９・・・・・・反転
器、 １４１・・・・・・マイクロコード・ブロック識別部。

Claims (1)

1. 【特許請求の範囲】 命令を実行するための中央プロセッサと、 命令を保持するための、マイクロコード・メモリと、 このマイクロコード・メモリ内に位置して、前記中央プ
   ロセッサにより直接デコードされ、実行されうる第１の
   種類の命令と前記マイクロコード・メモリの中のマイク
   ロコード・ルーチンを指す第２の種類の命令との２種類
   の命令を有し、前記中央プロセッサに現われるマクロ命
   令をデコートするためのマクロ命令デコード・テーブル
   と、 前記中央プロセッサおよび前記マイクロコード・メモリ
   に接続され、前記第１の種類の命令をデコードし、前記
   中央プロセッサに直接実行を行わしめると共に前記第２
   の種類の命令に対応するマイクロコード・ルーチンの実
   行を開始するためのデコーダと、を備えたことを特徴と
   するディジタルコンピュータシステム。