JPS63228802A

JPS63228802A - 静磁波発振回路

Info

Publication number: JPS63228802A
Application number: JP6096587A
Authority: JP
Inventors: Yasuaki Kinoshita; 木下　康昭; Arata Nakakoshi; 中越　新; Sadami Kubota; 窪田　定見
Original assignee: Hitachi Ltd; Hitachi Metals Ltd
Current assignee: Hitachi Ltd; Proterial Ltd
Priority date: 1987-03-18
Filing date: 1987-03-18
Publication date: 1988-09-22
Anticipated expiration: 2011-08-14
Also published as: JP2523600B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＹＩＧの磁気スピン共鳴を利用した可変周波
数静磁波発振器に係り、特にＹＩＧ／ＧＧＧの静磁波チ
ップ共振子とトランジスター石で構成された単純な基本
回路構成をなし、小形化。

省電力化に好適な集積化発振回路に関する。

〔従来の技術〕

従来の装置は、ｒアイ・イー・イー・イー（Ｉ［ＥＥＥ
）　１９８４年ウルトラソニック・シンポジウム（Ｕｌ
ｔｒａｓｏｎｉｃ　Ｓｙｍｐｏｓｉｕｍ）　Ｐ　Ｐ　、
　１５２−１６３ｊに記載のように（第２図）、２個の
トランスジューサ６とＹＩＧ／ＧＧＧ基板７からなる静
磁波の遅延線をＧａＡｓ−ＦＥＴ３段の高周波増幅８の
出力端子から入力端子へ正帰還ループに加えた可変発振
器が論じられている。

〔発明が解決しようとする１１コ題点〕上記従来技術は
、発振回路を単純化して小形化省電力化する点について
配慮されておらず、高価な高周波素子や部品を多数用い
るために発振回路の基板面積が大きくなり、消＊ｔ’を
力も大きくなる問題があった。また、静磁波遅延線も１
０ｍａ＋以上になるという問題があった。従ってバイア
ス磁界を与える電磁石も磁極が２．５インチ×２．５イ
ンチ×２インチと大形になっている。

本発明の目的は、チップ長２−程度の小形な２端子静磁
波共振子をトランジスタの３端子のうち２端子に接続す
る単純な基本発振回路を用いることにより、発振器を小
形化省電力化することにある。

〔問題点を解決するための手段〕

上記目的は、静磁波の２端子共振子を実現し、これを水
晶発振回路の水晶共振子と同様に、トランジスタの３端
子のうちの２端子に接続し、残りの一端子と前記２端子
に容量性又は誘導性のりアクタンスを接続することによ
り、達成される。

すなわち、第１図のように２端子静磁波共振子１をトラ
ンジスタ２の２端子に接続し、他の端子と前記２端子間
にコンデンサ３と５又は誘導性リアクタンス４を接続す
ることにより達成される。

第１図（ａ）はコルピッツ形、（ｂ）はハートレー形の
発振回路として知られている。現実の発振回路は、第１
図の基本回路に直流電源を供給する回路を附加する。

広帯域な静磁波可変共振子１には、４端子共振子の出力
端を短絡して、入力端子のみの２端子共振子として用い
る。また、小形磁石には、直径約２０−の円筒形小形磁
石を用いる。

（作用〕第１図の発振回路は、静磁波共振子１のインピーダンス
が誘導性リアクタンスであり、かつ１−ランジスタ側を
見た入力インピーダンスの容量性リアクタンスに一致す
る周波数で発振可能になる。

発振を持続する条件は、静磁波共振子１のインピーダン
スの抵抗成分が入力インピーダンスの負性抵抗に一致す
ることであり、トランジスタの動特性がこの条件を満す
動作点に直流電圧と電流が移動して発振状態が持続され
る。

電源供給回路には温度補償回路を、出力回路には緩衝増
幅回路を附加する場合もあるが、この附加回路は第２図
の従来技術でも必要であり、第１図基本回路の単純性は
、小形化と省電力化に有効である。

また、２端子静磁波共振子はチップ端面で静磁波を反射
共振させているので、第２図の静磁波遅延線に比べて小
形になり、バイアス磁界を印加する磁石も小形になる。

〔実施例〕

以下、本発明の一実施例を第３図、第４図、第５図で説
明する。第３図は、第１図（、）の基本回路に直流電源
を供給する回路と発振電力を取出す回路を附加している
。静電容量９は、静磁波共振子１に直流電流を流さない
ためであるが、前記負性抵抗よりも共振子１の前記並列
抵抗が小さい場合には、静電容量３や５と同程度の値に
してタラップ形発振回路として動作させることも可能で
ある。誘導性リアクタンス１０は高周波電流が電源回路
へ流入するのを阻止している。第４図は。

第３図の回路を実際のマイクロストリップ基板１３上に
構成した実施例である。誘導性リアクタンス１０は、特
性インピーダンス約１００Ωの線路をメアンダ状に折曲
げて長さを短縮している。

直流電源は１３の裏面導体の接地電位と端子１１から供
給する。接地電位は１３の上面にスルーホールで導電さ
せた電極を用いてよいことは勿論である。発振電力は端
子１２と１３の裏面導体から取出される。第５図は２端
子共振子の一実施例である。ＧＧＧ基板１５の上に液相
成長させた４０μｍ厚のＹＩＧ膜１４の上にＡＱ膜の電
極指１６を複数本とパッド電極１７を形成し、１５の下
部に導体板１８を置き、パッド電極１８の一方は１８に
ワイヤボンドし、他方からワイヤボンド２電気信号を取
出す。第４図のマイクロストリップ基板１３の下部導体
の一部を１８として使用してもよい。第４図は、第５図
の２端子をピン電極として取出し、１７からビン電極に
ワイヤボンドした実施例である。バイアス磁界Ｈｏを電
極指方向に印加し、静磁表面波を励振し、チップ端面で
反射させ共振させている。飽和磁界４πＭ　ｓ　＝１７
４０　ＯＡのＹ　Ｉ　Ｇ膜にＨｏ＝４０００ｅを印加す
ると１周波数約３　Ｇ　Ｈｚで静磁表面波の波長が約４
ｍとなり、チップ長２ｒｒａに共振する。駆動コイルを
用いて印加磁界の強度を変えると共振波長が４１のまま
で共振周波数を変化させ、したがって発振周波数を変化
させている。

第６図は、印加磁界Ｈｏ＝４０００ｅのとき、第５図の
静磁表面波共振子の入力インピーダンスの周波数特性１
９をスミス図上に示している。

１９のリアクタンスが正なる周波数の領域、すなわち１
９がスミス図の上半面にある周波数、約１．５ＧＨ７以
上と２．９６ＧＨｚ　近傍で発振可能である０発振回路
を見た負荷抵抗が１９の抵抗を打消す周波数とトランジ
スタの動作点で発振する。印加磁界Ｈｏを電極指と垂直
な膜面方向に向けると静磁体積後進波が励振される共振
子の実施例となり、静磁表面波より低い周波数の発振に
適している。ＹＩＧｌ５の膜面方向に磁界を印加し。

円筒形磁石を用いて共振子１をホ崩化している。

また、第４図のマイクロストリップ基板集積回路を上記
円筒形磁石の内部に配置して全体を小形化する場合も、
本発明の実施例である。

第７図は、２端子静磁波共振子の他の実施例である。バ
イアス磁界Ｈｏを電極指と垂直なＹＩＧｌ、５の膜面方
向に印加し、静磁体積後進波を励振し、電極指１６は交
互に切離してインターディジタル形にした実施例であり
、第６図のスミス図上にＨａ　＝４０００　ｅのバイア
ス磁界を印加した場合のインピーダンス周波数特性２ｏ
を示した。

静磁表面波の１９に比べて低い周波数の発振に適してい
る。またコンデンサ９が不要である。

本発明の他の実施例は、第１図（ｂ）と（ｃ）の発振回
路に２端子静磁波共振子１を用いた場合である。誘導性
リアクタンス４には、第４図のマイクロストリップ線路
素子１ｏの形状を用いる実施例が最も単純であるが、他
の形式の分布定数リアクタンス素子を用いてもよく、ま
た第３図の高周波電流を阻止する１０と業用も可能であ
る。直流回路、出力回路、小形磁石等は先の実施例と同
様に付加する。またトランジスタをＦＥＴに置換えたり
、ＹＩＧの組成を変えて４πＭｓを変えた場合も勿論、
本発明の実施例である。

〔発明の効果〕

本発明によれば１発振基本回路を単純化できるので以下
のような効果がある。

（１）正帰還ループに静磁波遅延線を用いる従素例に比
べて、発振基本回路がトランジスタ１個ですむ単純な回
路構成であり、発振回路の小形化と省電力化が達成され
る。

（２）静磁波遅延線に比べて１本発明の静磁波共振子は
小形であり、従ってバイアス磁界を印加する磁石や駆動
コイルも小形化、軽量化される。

（３）駆動コイルが小形化された結果、コイルの時定数
が減少し、周波数可変の駆動速度が高速化される。

【図面の簡単な説明】

第１図は本発明による発振基本回路の配線図、第２図は
従来例の基本概念図、第３図は本発明の一実施例を示す
配線図、第４図は第３図をマイクロストリップ基板上に
配置した実体配線図、第５図は本発明の静磁波共振子の
外ＩＩ４＠、第６囚は第５図共振子のインピーダンス周
波数特性を示したスミス図、第７図は静磁波共振子の他
の実施例を示した外観図である。１・・・静磁波共振子、２・・・トランジスタ、３・・
・コンデンサ、４・・・誘導リアクタ、５・・・コンデ
ンサ、６・・・トランスジューサ、７・・・静磁波遅延
線チップ。８・・・コンデンサ、１０・・・ストリップ線路素子、
１１・・・発振出力端子、１３・・・マイクロストリッ
プ線路基板、１４・・・ＧＧＧ、１５・・・ＹＩＧ、１
６・・・Ａμ膜電極指、１７・・・パッド電極、１８・
・・導体板。１９・・・インピーダンス特性、２０・・・インピーダ
ン第７図（久）（紗）（り第２図茅４図茅　５図手　　続　　補　　正　　書昭和６３年５月１８日昭和６２年　特　許　願　第６０９６５号発明の名称　
　静磁波発振回路補正をする者事件との関係　　　特許出願人名称（５１０）　　　　株式会社　日　立　製　作　所
名称（５０ｇ）　　　　日　立　金　属　株式会社代　
　理　　人居所〒１００　　　　東京都千代田区丸の内−丁目５番
１号補正の対象　　　明細書「特許請求の範囲」の欄及
び「発明の詳細な説明」の欄。補正の内容 ■、明細書のｆ特許請求の範囲」の欄の記載を、別紙の
通り補正する。 ■、明細書の「発明の詳細な説明」の欄の記載を、次の
通り補正する。１、第８頁第８行の「不要であろう。」の後に、「又、
バイアス磁界Ｈｏを膜面に垂直に印加し、静磁前進体積
波を励振することも可能であることは、本技術に関係す
る技術者であれば容易に推類できるであろう、」を挿入
する。以上別紙特許請求の範囲１．３端子半導体増ｌ１ｌＮ素子のうち２端子に、ガド
リミウム、ガリウム、ガーネット基板上にイツトリウム
、鉄、ガーネット膜を形成し、上記膜上に複数本の導体
膜電極指とパッド電極を形成したド電極と上記下部導体
を２端子とする静磁波共振子を実効的に接続し、上記静
磁波共振子が誘導性リアクタンスとなる領域で高周波電
気信号を発生させたことを特徴とする静磁波発振回路。２、第１項記載の発振回路において、上記３端子半導体
増幅素子がトランジスタであって、そのベースのコレク
タに上記２端子静磁波共振子を接続したことを特徴とす
る静磁波発振回路。

Claims

【特許請求の範囲】１、３端子半導体増幅素子のうち２端子に、ガドリミウ
ム、ガリウム、ガーネット基板上にイットリウム、鉄、
ガーネット膜を形成し、上記膜上に複数本の導体膜電極
指とパッド電極を形成したチップを導体板上に配置し、
上記膜の面方向にバイアス磁界を印加し、上記パッド電
極と上記下部導体を２端子とする静磁波共振子を実効的
に接続し、上記静磁波共振子が誘導性リアクタンスとな
る領域で高周波電気信号を発生させたことを特徴とする
静磁波発振回路。２、第１項記載の発掘回路において、上記３端子半導体
増幅素子がトランジスタであつて、そのベースのコレク
タに上記２端子静磁波共振子を接続したことを特徴とす
る静磁波発掘回路。