JPS632294A - Ｅｌパネルの形成方法 - Google Patents
Ｅｌパネルの形成方法Info
- Publication number
- JPS632294A JPS632294A JP61146500A JP14650086A JPS632294A JP S632294 A JPS632294 A JP S632294A JP 61146500 A JP61146500 A JP 61146500A JP 14650086 A JP14650086 A JP 14650086A JP S632294 A JPS632294 A JP S632294A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- insulating film
- film
- sputtering
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000004544 sputter deposition Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 62
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- -1 rare earth compound Chemical class 0.000 description 2
- SUDBRAWXUGTELR-HPFNVAMJSA-N 5-[[(2r,3r,4s,5s,6r)-3,4,5-trihydroxy-6-(hydroxymethyl)oxan-2-yl]oxymethyl]-1h-pyrimidine-2,4-dione Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OCC1=CNC(=O)NC1=O SUDBRAWXUGTELR-HPFNVAMJSA-N 0.000 description 1
- 241000282328 Lutra Species 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はＥＬパネルの形成方法、特にＥＬパネルの発
光膜上にスパッタ技術を用いて絶縁膜を形成する方法に
関する。
光膜上にスパッタ技術を用いて絶縁膜を形成する方法に
関する。
（従来の技術）
従来より、大型表示装置に適用して好適な交流形薄膜２
重絶縁構造のエレクトロルミネッセンスデイスプレィパ
ネル（以下、単にＥＬパネルと称する。）についての研
究及び開発が行われてきている。
重絶縁構造のエレクトロルミネッセンスデイスプレィパ
ネル（以下、単にＥＬパネルと称する。）についての研
究及び開発が行われてきている。
第３図はこのＥＬパネルの積層膜構造を概略的に示す要
部断面図（断面を示すハツチング等は省略して示しであ
る。）である、同図において、１０はＥＬパネル基板、
１２は例えばＩ Ｔ Ｏ（ＩｎｄｉｕｍＴｉｎ ０ｗ１
ｄｅ）又はその他の好適材料から成るストライブ状の透
明電極で、透明電極１２上に例えばスパッタ法によって
第一絶縁膜１４を形成し、この第一絶縁膜は例えばＹ２
Ｏ３，５ｉ０２．Ｓｉ３Ｎ、、Ｔａ２０ｓ等の絶縁膜材
料から選らんだ一種の材料の膜又は二種以上の材料の積
層膜で形成している。１６はこの第一絶縁膜１４上に例
えば電子ビーム蒸着法等によって設けられた発光膜であ
り、この発光膜１６は発光膜材料ＺｎＳ、ＣａＳ、Ｓｒ
Ｓ等にＭｎ若しくは希土類化合物等を発光中心としてド
ープした発光膜材料を用いて形成している。この発光膜
１６上に第二絶縁膜１８を第一絶縁膜１４と同様な方法
及び材料で同様に形成している。この第二絶縁膜１８上
に透明電極１２と実質的に直交させてＡＭ等の導電性材
料から成るストライプ状の背面電極を形成した構造とな
っている。
部断面図（断面を示すハツチング等は省略して示しであ
る。）である、同図において、１０はＥＬパネル基板、
１２は例えばＩ Ｔ Ｏ（ＩｎｄｉｕｍＴｉｎ ０ｗ１
ｄｅ）又はその他の好適材料から成るストライブ状の透
明電極で、透明電極１２上に例えばスパッタ法によって
第一絶縁膜１４を形成し、この第一絶縁膜は例えばＹ２
Ｏ３，５ｉ０２．Ｓｉ３Ｎ、、Ｔａ２０ｓ等の絶縁膜材
料から選らんだ一種の材料の膜又は二種以上の材料の積
層膜で形成している。１６はこの第一絶縁膜１４上に例
えば電子ビーム蒸着法等によって設けられた発光膜であ
り、この発光膜１６は発光膜材料ＺｎＳ、ＣａＳ、Ｓｒ
Ｓ等にＭｎ若しくは希土類化合物等を発光中心としてド
ープした発光膜材料を用いて形成している。この発光膜
１６上に第二絶縁膜１８を第一絶縁膜１４と同様な方法
及び材料で同様に形成している。この第二絶縁膜１８上
に透明電極１２と実質的に直交させてＡＭ等の導電性材
料から成るストライプ状の背面電極を形成した構造とな
っている。
この構造のＥＬパネルでは、周知の通り、透明電極１２
と背面電極２０との間に交流電圧を印加して両電極の交
差部分を発光させる。
と背面電極２０との間に交流電圧を印加して両電極の交
差部分を発光させる。
ところで、既に説明したように、発光膜１Ｂ上に第二絶
縁膜１８をスパッタ法を用いて形成している。第４図は
この絶縁膜１８を形成する時の状況を説明するための従
来周知のスパッタ装置の一構成例の概要を一部分を省略
し、て模式的に示す図で、２２は真空槽及び２４は基板
ホル□ダでこれらは通常は接地されている。この基板ホ
ルダ２４に発光膜１Ｂまで形成済みのＥＬパネル基板ｌ
Ｏを保持させてこの基板！０を接地スル、−方、Ｙ２Ｏ
３，５ｉ０２゜Ｓ ｆ ３ Ｎａ 、 Ｔ ａ２０５等
の絶縁膜材料のターゲット２８が設けられたターゲト電
極２８にはおよそＩＫＶ程度の高周波電圧を高周波（Ｒ
Ｆ）発振器３０から印加する。この装置を作動させると
、スパッタリングガスＡｒや反応性ガス０２のプラズマ
中においてはターゲット２６の帯電によりターゲット２
８が負電位となるため、ＡｒやＯイオンは電界により加
速され絶縁膜材料のターゲット２６に衝突し、ターゲッ
ト２６から叩き出された絶縁膜材料は発光膜１６上に第
二絶縁１１ａ１８としてｖＩ層する。
縁膜１８をスパッタ法を用いて形成している。第４図は
この絶縁膜１８を形成する時の状況を説明するための従
来周知のスパッタ装置の一構成例の概要を一部分を省略
し、て模式的に示す図で、２２は真空槽及び２４は基板
ホル□ダでこれらは通常は接地されている。この基板ホ
ルダ２４に発光膜１Ｂまで形成済みのＥＬパネル基板ｌ
Ｏを保持させてこの基板！０を接地スル、−方、Ｙ２Ｏ
３，５ｉ０２゜Ｓ ｆ ３ Ｎａ 、 Ｔ ａ２０５等
の絶縁膜材料のターゲット２８が設けられたターゲト電
極２８にはおよそＩＫＶ程度の高周波電圧を高周波（Ｒ
Ｆ）発振器３０から印加する。この装置を作動させると
、スパッタリングガスＡｒや反応性ガス０２のプラズマ
中においてはターゲット２６の帯電によりターゲット２
８が負電位となるため、ＡｒやＯイオンは電界により加
速され絶縁膜材料のターゲット２６に衝突し、ターゲッ
ト２６から叩き出された絶縁膜材料は発光膜１６上に第
二絶縁１１ａ１８としてｖＩ層する。
（発明が解決しようとする問題点）
このような従来方法によって発光膜１６上に第二絶縁膜
１日を形成したＥＬパネルにつき輝度Ｂ−電電圧時特性
調べた実験結果を第５図に示す。
１日を形成したＥＬパネルにつき輝度Ｂ−電電圧時特性
調べた実験結果を第５図に示す。
第５図は横軸に透明電極１２と背面電極２０との間に印
加する電圧■（ボルト）を取り、縦軸に輝度Ｂ（ｆ−Ｌ
）を取って示した図で、曲線Ｉが上述した従来方法で形
成したＥＬパネルの特性を示す、この実験結果のように
、輝度−電圧特性曲線の傾斜が小さいと、このＥＬパネ
ルをマトリクス駆動させたときＳ／Ｎ比が悪化してし才
うため、クロストークが生じてしまう、このため、良好
な表示を得るためには、曲線■で示すような傾斜の急峻
であることが望ましくかつ理想的である。
加する電圧■（ボルト）を取り、縦軸に輝度Ｂ（ｆ−Ｌ
）を取って示した図で、曲線Ｉが上述した従来方法で形
成したＥＬパネルの特性を示す、この実験結果のように
、輝度−電圧特性曲線の傾斜が小さいと、このＥＬパネ
ルをマトリクス駆動させたときＳ／Ｎ比が悪化してし才
うため、クロストークが生じてしまう、このため、良好
な表示を得るためには、曲線■で示すような傾斜の急峻
であることが望ましくかつ理想的である。
しかしながら、従来装置によって発光膜１８上に第二絶
縁膜をスパッタ技術を用いて形成する際、Ｚ ｎ Ｓ
： Ｍ ｎ等の発光膜１６はＳ抜けその他の原因によっ
て帯電し易い性質を具えているので１丁度、ターゲット
２Ｂが負に帯電すると同様に、この発光膜１６も自己バ
イアス効果によって電荷ｅ−による負の帯電が起る。こ
の帯電状態を第６図に模式的に示す、これがため、スパ
ッタリングの際に、いわゆる逆スパツタ現象すなわちＡ
ｒイオン等で発光膜１６が叩かれて発光膜！６内はもと
より、場合によっては発光［！％１Ｂと第二絶縁膜１８
との界面に多くの浅いエネルギー準位を持つ欠陥が生じ
てしまう、従って両電極１２及び２０間に電圧を印加し
たとき、低電界であってもこの準位から電子が流れ出し
、第５図に曲線Ｉで示すような緩慢な輝度−電圧特性の
ＥＬパネルしか得られないという問題点があった。
縁膜をスパッタ技術を用いて形成する際、Ｚ ｎ Ｓ
： Ｍ ｎ等の発光膜１６はＳ抜けその他の原因によっ
て帯電し易い性質を具えているので１丁度、ターゲット
２Ｂが負に帯電すると同様に、この発光膜１６も自己バ
イアス効果によって電荷ｅ−による負の帯電が起る。こ
の帯電状態を第６図に模式的に示す、これがため、スパ
ッタリングの際に、いわゆる逆スパツタ現象すなわちＡ
ｒイオン等で発光膜１６が叩かれて発光膜！６内はもと
より、場合によっては発光［！％１Ｂと第二絶縁膜１８
との界面に多くの浅いエネルギー準位を持つ欠陥が生じ
てしまう、従って両電極１２及び２０間に電圧を印加し
たとき、低電界であってもこの準位から電子が流れ出し
、第５図に曲線Ｉで示すような緩慢な輝度−電圧特性の
ＥＬパネルしか得られないという問題点があった。
この発明の目的は、上述した問題点に鑑み、急峻な輝度
−電圧特性を持つＥＬパネルの形成方法を提供すること
にある。
−電圧特性を持つＥＬパネルの形成方法を提供すること
にある。
（問題点を解決するための手段）
この目的の達成を図るためには、発光膜上に第二絶縁膜
のスパッタリングを行う際に、発光膜内もしくは発光膜
と第二絶縁膜との界面付近に浅いエネルギー準位を形成
しないように、逆スパツタ現象を抑えてやれば良い。
のスパッタリングを行う際に、発光膜内もしくは発光膜
と第二絶縁膜との界面付近に浅いエネルギー準位を形成
しないように、逆スパツタ現象を抑えてやれば良い。
従って、この発明によれば、ＥＬパネル基板に少なくと
も５０Ｖ以上の正のバイアス電圧を印加しながら、スパ
ッタリングを行って絶縁膜である第二絶縁膜を形成する
ことを特徴とする。
も５０Ｖ以上の正のバイアス電圧を印加しながら、スパ
ッタリングを行って絶縁膜である第二絶縁膜を形成する
ことを特徴とする。
（作用）
この発明の構成によれば、スパッタリングの最中に少な
くとも５０Ｖ以上の正のバイアス電圧を基板ホルダ従っ
てＥＬパネル基板に印加し続けるので、発光膜や、発光
膜と絶縁膜との界面に帯電する電荷が正のへイ７ス電源
側へと流出して取り除かれる。従って、従来のような逆
スパツタ現象すなわちＡｒ’ イオン等の正イオンによ
って発光膜と第二絶縁膜との界面付近が叩かれる確率を
従来よりも著しく低減し、よって表示特性の良い、輝度
−電圧特性の急峻なＥＬパネルを形成することが出来る
。
くとも５０Ｖ以上の正のバイアス電圧を基板ホルダ従っ
てＥＬパネル基板に印加し続けるので、発光膜や、発光
膜と絶縁膜との界面に帯電する電荷が正のへイ７ス電源
側へと流出して取り除かれる。従って、従来のような逆
スパツタ現象すなわちＡｒ’ イオン等の正イオンによ
って発光膜と第二絶縁膜との界面付近が叩かれる確率を
従来よりも著しく低減し、よって表示特性の良い、輝度
−電圧特性の急峻なＥＬパネルを形成することが出来る
。
（実施例）
以下、図面を参照して、この発明の実施例につき説明す
る。尚、これら図において、第３図、第４図及び第６図
に示した構成部分と同一の構成部分については同一の符
号を付して説明し、その詳細な説明を省略する。また、
これら図は、この発明を理解出来る程度の概略的に示し
であるにすぎず、これら構成成分の形状、寸法、材質、
配置関係等及びその他の数値的条件は特に限定する場合
を除きこの実施例に関する説明に限定されるものではな
い。
る。尚、これら図において、第３図、第４図及び第６図
に示した構成部分と同一の構成部分については同一の符
号を付して説明し、その詳細な説明を省略する。また、
これら図は、この発明を理解出来る程度の概略的に示し
であるにすぎず、これら構成成分の形状、寸法、材質、
配置関係等及びその他の数値的条件は特に限定する場合
を除きこの実施例に関する説明に限定されるものではな
い。
第１図（Ａ）はこの発明を実施するための装置をを模式
的に示す概略図である。
的に示す概略図である。
この発明では、発光膜ｌＢ上に第二絶縁膜１日をスパッ
タ技術により積層する際に、ＥＬパネル基板１０に正の
バイアス電圧を印加するため、基板ホルダ２４をチョー
クコイル３２を経て直流電源３４の正側電極に接続し、
この電源の負側電極を設定する。
タ技術により積層する際に、ＥＬパネル基板１０に正の
バイアス電圧を印加するため、基板ホルダ２４をチョー
クコイル３２を経て直流電源３４の正側電極に接続し、
この電源の負側電極を設定する。
また、基板ホルダ２４を真空槽２２に対して絶縁部３６
を介して電気的に絶縁する。その他の装置構成は従来と
同様である。
を介して電気的に絶縁する。その他の装置構成は従来と
同様である。
この装置において、従来と同様に、発光膜１Ｂまでが形
成し終えて具えているＥＬパネル基板１０を基板ホルダ
２４に取り付け、真空槽２２内を真空排気した後、Ａｒ
又は０２ガスを送り込み、然る後、ＲＦ発振器３０を作
動させると共に、基板ホルダ２４従ってＥＬパネル基板
１０には直流電源３４から正のバイアス電圧を印加して
、スパッタリングを行う、このスパッタリングの最中は
この正のバイアス電圧の印加を継続させる。
成し終えて具えているＥＬパネル基板１０を基板ホルダ
２４に取り付け、真空槽２２内を真空排気した後、Ａｒ
又は０２ガスを送り込み、然る後、ＲＦ発振器３０を作
動させると共に、基板ホルダ２４従ってＥＬパネル基板
１０には直流電源３４から正のバイアス電圧を印加して
、スパッタリングを行う、このスパッタリングの最中は
この正のバイアス電圧の印加を継続させる。
この正のバイアス電圧の印加により、発光膜１Ｂに帯電
した電荷が直流電源３４に流れるため、この発光膜１６
及び積層されつつある第二絶縁膜への逆スパツタ現象は
著しく低減される。
した電荷が直流電源３４に流れるため、この発光膜１６
及び積層されつつある第二絶縁膜への逆スパツタ現象は
著しく低減される。
第１図（Ｂ）はこの第二絶縁膜のスパッタ形成時に正の
バイアス電圧を印加しない従来方法で形成したＥＬパネ
ルと、この発明による正のバイアス電圧を印加した方法
で形成したＥＬパネルとでの特性の相違を調べるための
実験結果を説明するための図で、輝度１ｃｄ／ｍ２時と
、５００ｃｄ／ｍ２時とでの電圧差Δ■（縦軸）をバイ
アス電圧（横軸）の関数としてプロットして示した電圧
差−バイアス電圧特性を示す曲線図である。この実験結
果から理解出来るように、バイアス電圧が零Ｖの時及び
ほぼバイアス電圧が３０Ｖ程度までの場合の電圧差は約
２７〜３０程度である。これに対してバイアス電圧が約
５０ボルト程度以上となると、電圧差が２５Ｖ程度とな
り、輝度−電圧特性が急峻化していることが理解出来る
。
バイアス電圧を印加しない従来方法で形成したＥＬパネ
ルと、この発明による正のバイアス電圧を印加した方法
で形成したＥＬパネルとでの特性の相違を調べるための
実験結果を説明するための図で、輝度１ｃｄ／ｍ２時と
、５００ｃｄ／ｍ２時とでの電圧差Δ■（縦軸）をバイ
アス電圧（横軸）の関数としてプロットして示した電圧
差−バイアス電圧特性を示す曲線図である。この実験結
果から理解出来るように、バイアス電圧が零Ｖの時及び
ほぼバイアス電圧が３０Ｖ程度までの場合の電圧差は約
２７〜３０程度である。これに対してバイアス電圧が約
５０ボルト程度以上となると、電圧差が２５Ｖ程度とな
り、輝度−電圧特性が急峻化していることが理解出来る
。
第２図は輝度−電圧特性を示す曲線図で、横軸に電圧Ｖ
（ボルト）及び縦軸に輝度Ｂ（ｆ−Ｌ）を取って示した
ある。同図において、曲線■はバイアス電圧を零〜約３
０Ｖとして得られたＥＬパネルの特性を示し、曲線■は
バイアス電圧を約５０に設定して得られたＥＬパネルの
特性をそれぞれ示す、このように、ＥＬパネル基基板ｌ
上５０Ｖまたはそれ以上の正のバイアス電圧を印加して
第二絶縁膜１８のスパッタリングを行ってＥＬパネルの
形成を行うと、輝度−電圧特性が従来よりも著しく急峻
化することが分る。
（ボルト）及び縦軸に輝度Ｂ（ｆ−Ｌ）を取って示した
ある。同図において、曲線■はバイアス電圧を零〜約３
０Ｖとして得られたＥＬパネルの特性を示し、曲線■は
バイアス電圧を約５０に設定して得られたＥＬパネルの
特性をそれぞれ示す、このように、ＥＬパネル基基板ｌ
上５０Ｖまたはそれ以上の正のバイアス電圧を印加して
第二絶縁膜１８のスパッタリングを行ってＥＬパネルの
形成を行うと、輝度−電圧特性が従来よりも著しく急峻
化することが分る。
また、このスパッタリングの際に、正にバイアスして形
成する第二絶縁膜１８の膜厚を少なくとも２０〜１００
ｎｍのとなるように形成すると、発光ＩＩＩへの逆ス
パツタ現象をほぼ取り除くことが出来る。
成する第二絶縁膜１８の膜厚を少なくとも２０〜１００
ｎｍのとなるように形成すると、発光ＩＩＩへの逆ス
パツタ現象をほぼ取り除くことが出来る。
このように、この発明は第二絶縁膜を形成するに当り、
基板ホルダ従ってＥＬパネル基板に５０Ｖ以上の正のバ
イアス電圧を印加しながら、スパッタリングを行う点に
特色があるので、この正のバイアス電圧の印加手段及び
その他の装置構成部分は上述の実施例で説明した構成以
外の任意の構成とすることが出来る。
基板ホルダ従ってＥＬパネル基板に５０Ｖ以上の正のバ
イアス電圧を印加しながら、スパッタリングを行う点に
特色があるので、この正のバイアス電圧の印加手段及び
その他の装置構成部分は上述の実施例で説明した構成以
外の任意の構成とすることが出来る。
（発明の効果）
上述した説明からも明らかなように、この発明のＥＬパ
ネルの形成方法によれば、発光膜まで形成したＥＬパネ
ル基板を正にバイアスして絶縁膜を形成したので、発光
膜内はもとより発光膜と第二絶縁膜との界面付近に浅い
エネルギー準位の生ずる確率が著しく減少し、従って、
輝度−電圧特性は急峻となり、その結果クロストークの
生ずる恐れが低減しいわゆるＳ／Ｎ比の大きな表示品質
の良好なＥＬパネルを製作することが出来る。
ネルの形成方法によれば、発光膜まで形成したＥＬパネ
ル基板を正にバイアスして絶縁膜を形成したので、発光
膜内はもとより発光膜と第二絶縁膜との界面付近に浅い
エネルギー準位の生ずる確率が著しく減少し、従って、
輝度−電圧特性は急峻となり、その結果クロストークの
生ずる恐れが低減しいわゆるＳ／Ｎ比の大きな表示品質
の良好なＥＬパネルを製作することが出来る。
第１図（Ａ）はこの発明のＥＬパネルの形成方法の説明
に供するスパッタ装置の一例を示す概略図。 第１図（Ｂ）はこの発明の説明に供する電圧差−バイア
ス電圧特性曲線図、 第２図はこの発明の説明に供する輝度−電圧特性曲線図
、 第３図はこの発明及び従来のＥＬパネルの形成方法の説
明に供するＥＬパネルの一構造例を示す概略的要部断面
図、 第４図は従来のＥＬパネルの形成方法の説明に供するス
パッタ装置の概略図、 第５図は従来方法で形成されたＥＬパネルの輝度−電圧
特性曲線図、 第６図は従来方法の説明に供する概略図である。 ＩＯ・・・ＥＬパネル基板、 １２・・・透明電極１４
・・・第一絶縁膜、 １Ｂ・・・発光膜１８・・・
第二絶縁膜、 ２０・・・背面電極２２・・・真空
槽、 ２４・・・基板ホルダ２Ｂ・・・ターゲ
ット、 ２日・・・ターゲット電極３０・・・Ｒ
Ｆ発振器、 ３２・・・チョークコイル３４・・・
直流電源、３６・・・絶縁部。 特 許 出 願 人 沖電気工業株式会社１０
’ ＥＬｔＣｆ−ルＸｓｕ ２６ ： ｆ−ゲ
１．ト１２ 透明（し極 ２δ ターγ′
・ｌと嘴■セ１４゛ンー馳持ｎ俗 ３ｚ ナヨ
ークコ４ル／６ 発光！Ｉｉ ３４：
４ シＩε１２二ｐ２ｚ 五９椅 万屍味却 ２４ 基Ｊ及・丁・ルタ゛。 この＄ａＪｌ］（：用・・々スハ６１り娶Ｒ１めＲし）
刀第１図 ノ＼゛イアス電ｈｖ＜ボ゛ｌレトン 豪ル寿−ハ゛４アス櫂ｆｘ−ｑｊｒｒ生第１図 １９ ｆｒ−Ｖ （不゛ルトノ このクシ明りＥＬ八へ８１しの犬号ルどＡタユモｆ）ミ
第２図 ＥＬバ矛ルのキ音ヱ断カ国 第３図 勿を束のスハ゛・ング壺イ」のＲ１「困第４図 ４虹 万ＬＶ（が・′ルトラ ｇ＝ｈのＥＬバリルのＸ拳ｆｉｔ −を斥Ｐ目迭第５図 縫東方：／ムの銃ａｐ口 第６図
に供するスパッタ装置の一例を示す概略図。 第１図（Ｂ）はこの発明の説明に供する電圧差−バイア
ス電圧特性曲線図、 第２図はこの発明の説明に供する輝度−電圧特性曲線図
、 第３図はこの発明及び従来のＥＬパネルの形成方法の説
明に供するＥＬパネルの一構造例を示す概略的要部断面
図、 第４図は従来のＥＬパネルの形成方法の説明に供するス
パッタ装置の概略図、 第５図は従来方法で形成されたＥＬパネルの輝度−電圧
特性曲線図、 第６図は従来方法の説明に供する概略図である。 ＩＯ・・・ＥＬパネル基板、 １２・・・透明電極１４
・・・第一絶縁膜、 １Ｂ・・・発光膜１８・・・
第二絶縁膜、 ２０・・・背面電極２２・・・真空
槽、 ２４・・・基板ホルダ２Ｂ・・・ターゲ
ット、 ２日・・・ターゲット電極３０・・・Ｒ
Ｆ発振器、 ３２・・・チョークコイル３４・・・
直流電源、３６・・・絶縁部。 特 許 出 願 人 沖電気工業株式会社１０
’ ＥＬｔＣｆ−ルＸｓｕ ２６ ： ｆ−ゲ
１．ト１２ 透明（し極 ２δ ターγ′
・ｌと嘴■セ１４゛ンー馳持ｎ俗 ３ｚ ナヨ
ークコ４ル／６ 発光！Ｉｉ ３４：
４ シＩε１２二ｐ２ｚ 五９椅 万屍味却 ２４ 基Ｊ及・丁・ルタ゛。 この＄ａＪｌ］（：用・・々スハ６１り娶Ｒ１めＲし）
刀第１図 ノ＼゛イアス電ｈｖ＜ボ゛ｌレトン 豪ル寿−ハ゛４アス櫂ｆｘ−ｑｊｒｒ生第１図 １９ ｆｒ−Ｖ （不゛ルトノ このクシ明りＥＬ八へ８１しの犬号ルどＡタユモｆ）ミ
第２図 ＥＬバ矛ルのキ音ヱ断カ国 第３図 勿を束のスハ゛・ング壺イ」のＲ１「困第４図 ４虹 万ＬＶ（が・′ルトラ ｇ＝ｈのＥＬバリルのＸ拳ｆｉｔ −を斥Ｐ目迭第５図 縫東方：／ムの銃ａｐ口 第６図
Claims (1)
- （１） ＥＬパネル基板の上側に発光膜まで形成した
後、該発光膜上にスパッタ技術によって絶縁膜を形成す
るに当り、 前記ＥＬパネル基板に少なくとも５０Ｖ以上の正のバイ
アス電圧を印加しながら、スパッタリングを行って前記
絶縁膜を形成する ことを特徴とするＥＬパネルの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146500A JPH0750631B2 (ja) | 1986-06-23 | 1986-06-23 | Ｅｌパネルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146500A JPH0750631B2 (ja) | 1986-06-23 | 1986-06-23 | Ｅｌパネルの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632294A true JPS632294A (ja) | 1988-01-07 |
| JPH0750631B2 JPH0750631B2 (ja) | 1995-05-31 |
Family
ID=15409030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146500A Expired - Lifetime JPH0750631B2 (ja) | 1986-06-23 | 1986-06-23 | Ｅｌパネルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750631B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122283A (en) * | 1976-04-07 | 1977-10-14 | Hitachi Ltd | Sputtering device having bias mechanism |
| JPS5652438A (en) * | 1979-10-05 | 1981-05-11 | Graphtec Corp | Decoding circuit |
| JPS59170266A (ja) * | 1983-03-18 | 1984-09-26 | Hitachi Ltd | 酸化反応性スパツタ方法 |
| JPS59179152A (ja) * | 1983-03-31 | 1984-10-11 | Agency Of Ind Science & Technol | アモルファスシリコン半導体薄膜の製造方法 |
| JPS59209294A (ja) * | 1983-05-13 | 1984-11-27 | 沖電気工業株式会社 | 薄膜ｅｌパネルの形成方法 |
| JPS62140396A (ja) * | 1985-12-13 | 1987-06-23 | 株式会社日立製作所 | 透明電極を有するデバイスの製造方法 |
-
1986
- 1986-06-23 JP JP61146500A patent/JPH0750631B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122283A (en) * | 1976-04-07 | 1977-10-14 | Hitachi Ltd | Sputtering device having bias mechanism |
| JPS5652438A (en) * | 1979-10-05 | 1981-05-11 | Graphtec Corp | Decoding circuit |
| JPS59170266A (ja) * | 1983-03-18 | 1984-09-26 | Hitachi Ltd | 酸化反応性スパツタ方法 |
| JPS59179152A (ja) * | 1983-03-31 | 1984-10-11 | Agency Of Ind Science & Technol | アモルファスシリコン半導体薄膜の製造方法 |
| JPS59209294A (ja) * | 1983-05-13 | 1984-11-27 | 沖電気工業株式会社 | 薄膜ｅｌパネルの形成方法 |
| JPS62140396A (ja) * | 1985-12-13 | 1987-06-23 | 株式会社日立製作所 | 透明電極を有するデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750631B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087766A (en) | Field emission display devices | |
| US7411343B2 (en) | Inorganic electroluminescent device | |
| US6215243B1 (en) | Radioactive cathode emitter for use in field emission display devices | |
| JPH08287833A (ja) | プラズマディスプレイパネルの製造方法 | |
| KR100258714B1 (ko) | 전계 방출용 음극을 갖는 평판 패널 디스플레이 | |
| US6323594B1 (en) | Electron amplification channel structure for use in field emission display devices | |
| JP2001332175A (ja) | 交流型プラズマディスプレイパネルおよびその製造方法 | |
| JPS632294A (ja) | Ｅｌパネルの形成方法 | |
| JPH1186738A (ja) | フラットディスプレイパネル | |
| JP2002280171A (ja) | 有機エレクトロルミネッセンス素子及びその製造方法 | |
| KR100258715B1 (ko) | 전계 방출용 음극을 갖는 평판 패널 디스플레이 | |
| US4879139A (en) | Method of making a thin film electroluminescence element | |
| KR19990052609A (ko) | 전계 방출용 음극을 갖는 평판 패널 디스플레이와 이의 제조방법 | |
| JP2795184B2 (ja) | 表示装置 | |
| KR970006081B1 (ko) | 박막 el 표시소자의 제조방법 | |
| JPS6124192A (ja) | 薄膜エレクトロルミネツセンス素子 | |
| JPH0652803A (ja) | 発光装置 | |
| JPH04329870A (ja) | 電子線蒸着装置 | |
| JPS6050577A (ja) | 薄膜エレクトロルミネッセンスパネル | |
| JPH0824071B2 (ja) | 薄膜エレクトロルミネセンス素子 | |
| KR100768045B1 (ko) | 고주파를 이용한 플라즈마 디스플레이 패널 | |
| JPS59154793A (ja) | 薄膜ｅｌ素子 | |
| JPH0574570A (ja) | エレクトロルミネツセンス発光膜の成膜方法 | |
| JPS61276966A (ja) | 帯電性材料の高周波スパツタリング法 | |
| JP2002212715A (ja) | 薄膜形成方法およびプラズマディスプレイパネルの製造方法 |