JPS63232436A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63232436A JPS63232436A JP62066146A JP6614687A JPS63232436A JP S63232436 A JPS63232436 A JP S63232436A JP 62066146 A JP62066146 A JP 62066146A JP 6614687 A JP6614687 A JP 6614687A JP S63232436 A JPS63232436 A JP S63232436A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- lead
- opening
- sections
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置関し、特に外部導出用リードを有す
るフィルムキャリア方式の半導体装置に関する。
るフィルムキャリア方式の半導体装置に関する。
従来のかかるフィルムキャリア方式の半導体装置は、ポ
リイミド樹脂等で形成された長尺状のフレキシブルな絶
縁性フィルムテープに、このテープを順次送る為のスズ
ロケット・ホールと半導体ペレットを収納するデバイス
・ホールと外部基板との接続用開孔部とを形成し、この
フィルムテープ上にリードパターン及び配線パターンが
密着して設けられている。
リイミド樹脂等で形成された長尺状のフレキシブルな絶
縁性フィルムテープに、このテープを順次送る為のスズ
ロケット・ホールと半導体ペレットを収納するデバイス
・ホールと外部基板との接続用開孔部とを形成し、この
フィルムテープ上にリードパターン及び配線パターンが
密着して設けられている。
第４図は従来の半導体装置を搭載したモジュールの断面
図である。
図である。
第４図に示すように、従゛来のフィルムキャリア方式の
半導体装置は、半導体素子１３に接続されたリード１６
を接続用開孔部１５で切断し、それを個々に外部基板１
９に接続していた。
半導体装置は、半導体素子１３に接続されたリード１６
を接続用開孔部１５で切断し、それを個々に外部基板１
９に接続していた。
しかしながら、ＩＣカード等の２個以上のベレットをフ
ィルムキャリア上で接続する場合、ボンディング接続の
ための接続用開孔部の外周に接続用配線パターンが形成
されており、この様な形状の半導体装置を外部基板等に
接続するときには接続用開孔部で切断することが不可能
となる。そのため接続用開孔部を介して接続するか、半
導体装置を逆にして接続することになるが、前記接続用
開孔部を介して接続すると接続リードが断線したり、ま
た逆に接続すると配線ショート等が生ずる欠点がある。
ィルムキャリア上で接続する場合、ボンディング接続の
ための接続用開孔部の外周に接続用配線パターンが形成
されており、この様な形状の半導体装置を外部基板等に
接続するときには接続用開孔部で切断することが不可能
となる。そのため接続用開孔部を介して接続するか、半
導体装置を逆にして接続することになるが、前記接続用
開孔部を介して接続すると接続リードが断線したり、ま
た逆に接続すると配線ショート等が生ずる欠点がある。
更に、逆に接続する場合は、眉間に絶縁シートあるいは
レジスト等を設ける必要があるが、この場合は製造工数
が複雑になる等の欠点がある。
レジスト等を設ける必要があるが、この場合は製造工数
が複雑になる等の欠点がある。
本発明の目的はかかる接続リードの断線、配線のショー
トおよび製造工数を簡略化するフィルムキャリア方式の
半導体装置を提供することにある。
トおよび製造工数を簡略化するフィルムキャリア方式の
半導体装置を提供することにある。
本発明はかかる半導体装置を実現するため、フィルム上
に外部基板へのボンディング接続用開孔部と、半導体素
子の配置用開孔部と、前記接続用開孔部をブリッジする
リードと、前記リード部に形成した複数個の伸び補償部
とを含んで構成される。
に外部基板へのボンディング接続用開孔部と、半導体素
子の配置用開孔部と、前記接続用開孔部をブリッジする
リードと、前記リード部に形成した複数個の伸び補償部
とを含んで構成される。
また、特に前記接続用開孔部内に設けられたリードの複
数個（例えば２７個）の伸び補償部は接続用開孔部の両
端に設けられ、この伸び補償部間のリードと外部基板と
の接続を行なうように構成される。
数個（例えば２７個）の伸び補償部は接続用開孔部の両
端に設けられ、この伸び補償部間のリードと外部基板と
の接続を行なうように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するための半導体装置
の平面図である。
の平面図である。
第１図に示すように、本発明の半導体装置は、ポリイミ
ド、ガラス・エボシキ、ポリエステル等の絶縁フィルム
で作られたテープ１に、このテープ１を順次送るための
スプロケットホール２と半導体素子３を収納するデバイ
スホール４とアウター・リード・ボンディング接続を行
なうための接続用開孔部５とをあけ、このテープ１に密
着してリード６及び配線７を形成する。このとき、ボン
ディング接続用開孔部５をブリッジするリード６は各々
２個の角形のメガネ状伸び補償部８を有し、且つこの２
つの伸び補償部８は接続用開孔部５の両端に形成される
。
ド、ガラス・エボシキ、ポリエステル等の絶縁フィルム
で作られたテープ１に、このテープ１を順次送るための
スプロケットホール２と半導体素子３を収納するデバイ
スホール４とアウター・リード・ボンディング接続を行
なうための接続用開孔部５とをあけ、このテープ１に密
着してリード６及び配線７を形成する。このとき、ボン
ディング接続用開孔部５をブリッジするリード６は各々
２個の角形のメガネ状伸び補償部８を有し、且つこの２
つの伸び補償部８は接続用開孔部５の両端に形成される
。
次に、第２図は第１図に示す半導体装置を搭載したＩＣ
カード等のモジュールのＡ−Ａ″線断面図である。
カード等のモジュールのＡ−Ａ″線断面図である。
第２図に示すように、Ａ−Ａ’線断面はフィルム１上に
接続配置した半導体素子３をＩＣカード用基板９に搭載
したモジュールの断面を示し、特にかかる半導体装置は
そのリード６が伸び補償部８間で接続されている。
接続配置した半導体素子３をＩＣカード用基板９に搭載
したモジュールの断面を示し、特にかかる半導体装置は
そのリード６が伸び補償部８間で接続されている。
また、第３図は本発明の第二の実施例を説明するための
半導体装置の平面図である。
半導体装置の平面図である。
第３図に示すように、この半導体装置はフィルムチー１
１上にデバイスホール４．このデバイスホール４の周囲
に形成されたボンディング接続用開孔部５等を有し、且
つ前記テープ１上に密着してリード６が形成される。こ
のリード６がブリッジされる接続用開孔部５内において
は、２個所以上の円形の伸び補償部８が接続用開孔部５
の端部に形成される。
１上にデバイスホール４．このデバイスホール４の周囲
に形成されたボンディング接続用開孔部５等を有し、且
つ前記テープ１上に密着してリード６が形成される。こ
のリード６がブリッジされる接続用開孔部５内において
は、２個所以上の円形の伸び補償部８が接続用開孔部５
の端部に形成される。
尚、この円形の形状は、基板等に伸び補償部間で接続す
る時、リードが伸び、切断されなければ他の形状でもよ
い。
る時、リードが伸び、切断されなければ他の形状でもよ
い。
以上の実施例では半導体素子が２個までの例をとり上げ
て説明したが、本発明においては特にこの数に制限され
るものでもない。
て説明したが、本発明においては特にこの数に制限され
るものでもない。
以上説明したように、本発明の半導体装置はフィルム上
に形成したボンディング接続用開孔部をブリッジするリ
ードと前記開孔部内の前記リードに形成した数個の伸び
補償部とを設けることにより、基板に熱圧着ボンディン
グ等を行って伸びた前記リードを前記伸び補償部で吸収
することができる効果がある。また、本発明の半導体装
置は前記フィルムに配置される半導体素子間を個々に切
断することなく前記基板にフィルム毎に搭載できるので
前記半導体素子間の配線がショートする問題も解消され
る効果がある。更には、本発明の半導体装置はモジュー
ル組立における製造上の工数も簡略化される効果がある
。
に形成したボンディング接続用開孔部をブリッジするリ
ードと前記開孔部内の前記リードに形成した数個の伸び
補償部とを設けることにより、基板に熱圧着ボンディン
グ等を行って伸びた前記リードを前記伸び補償部で吸収
することができる効果がある。また、本発明の半導体装
置は前記フィルムに配置される半導体素子間を個々に切
断することなく前記基板にフィルム毎に搭載できるので
前記半導体素子間の配線がショートする問題も解消され
る効果がある。更には、本発明の半導体装置はモジュー
ル組立における製造上の工数も簡略化される効果がある
。
第１図は本発明の第二の実施例を説明するたｙの半導体
装置の平面図、第２図は第１図に示す内導体装置を搭載
したモジュールのＡ−Ａ’線＠Ｕ図、第３図は本発明の
第二の実施例を説明するｉめの半導体装置の平面図、第
４図は従来の半導体装置を搭載したモジュールの断面図
である。 １・・・テープ、２・・・スプロケットホール、３・・
・引導体素子、４・・・デバイスホール、５・・・接続
用開了部、６・・・リード、７・・・配線、８・・・伸
び補償部、≦・・・基板。
装置の平面図、第２図は第１図に示す内導体装置を搭載
したモジュールのＡ−Ａ’線＠Ｕ図、第３図は本発明の
第二の実施例を説明するｉめの半導体装置の平面図、第
４図は従来の半導体装置を搭載したモジュールの断面図
である。 １・・・テープ、２・・・スプロケットホール、３・・
・引導体素子、４・・・デバイスホール、５・・・接続
用開了部、６・・・リード、７・・・配線、８・・・伸
び補償部、≦・・・基板。
Claims (1)
- 【特許請求の範囲】 １、フィルム上に外部基板への接続用開孔部と、半導体
素子の配置用開孔部と、前記接続用開孔部をブリッジす
るリードと、前記リード部に形成した複数個の伸び補償
部とを有するように形成したことを特徴とする半導体装
置。 ２、リードに形成した少なくとも二つの伸び補償部を接
続用開口部の両端に形成するようにした特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62066146A JPS63232436A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62066146A JPS63232436A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63232436A true JPS63232436A (ja) | 1988-09-28 |
Family
ID=13307432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62066146A Pending JPS63232436A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63232436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5681777A (en) * | 1992-06-04 | 1997-10-28 | Lsi Logic Corporation | Process for manufacturing a multi-layer tab tape semiconductor device |
-
1987
- 1987-03-20 JP JP62066146A patent/JPS63232436A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5681777A (en) * | 1992-06-04 | 1997-10-28 | Lsi Logic Corporation | Process for manufacturing a multi-layer tab tape semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7599193B2 (en) | Tape circuit substrate with reduced size of base film | |
| US7034913B2 (en) | Liquid crystal display device having flexible substrates | |
| EP0324244B1 (en) | Tape automated bonding package for a semiconductor chip with decoupling | |
| US6995043B2 (en) | Methods for fabricating routing elements for multichip modules | |
| US7885079B2 (en) | Flexible electronic assembly | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| US5781415A (en) | Semiconductor package and mounting method | |
| US20200344885A1 (en) | Circuit structure | |
| KR100209863B1 (ko) | 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈 | |
| US6483042B2 (en) | Substrate for mounting semiconductor integrated circuit device | |
| KR20100023739A (ko) | Ｃｏｆ 기판 | |
| US20060138630A1 (en) | Stacked ball grid array packages | |
| US20030043650A1 (en) | Multilayered memory device | |
| KR100382893B1 (ko) | 집광렌즈 부착 반도체장치 | |
| JP3630713B2 (ja) | 表面実装用パッケージ及びパッケージ実装装置 | |
| US6882858B1 (en) | Flexible board and method of fabricating the same | |
| US6735090B1 (en) | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device | |
| JP3298345B2 (ja) | 半導体装置 | |
| KR100195505B1 (ko) | 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 | |
| JP2830797B2 (ja) | 半導体素子及び回路基板 | |
| KR100773408B1 (ko) | 반도체 장치 | |
| JPH10233462A (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
| KR20240000293A (ko) | 반도체 패키지 | |
| JPH03274021A (ja) | 液晶表示装置及びその製造方法 | |
| JP2722796B2 (ja) | ゲートアレイ型集積回路 |