JPS632328B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はドープされた半導体チツプ上に集積さ
れそれぞれ直線に沿つて複数個のセンサ素子を備
えた２つの像センサが設けられており、その上に
１つの対象物から分割されて得られる２つの像の
互いに対応するラインの断片が投影され、各セン
サ素子の後にセンサ素子における基準電荷の超過
に関係して２つの相異なる回路状態の間を切換可
能である評価回路が接続されており、前記評価回
路でデイジタル化されたセンサ信号を前記ライン
の方向に相対的にずらして２つの像センサからの
信号の間に最大相関が得られる相対的位置ずれを
求める検定回路が設けられており、前記検定回路
の後に、対象物の距離を指示する装置または像平
面上の対象物の像のピントを調節するための装置
が接続されており、さらにセンサ素子の積分時間
を決定する測光部が帯状に形成された比較センサ
素子を含み、一体に集積された比較センサ素子が
複数個のセンサに光により生ずる電荷量に相当す
る電荷量を生ずるように長く延びて形成されてい
る測光部付き距離測定用回路に関する。

この種の回路はドイツ連邦共和国特許出願公開
第2838647号明細書に記載されている。この種の
回路において比較センサ素子と並べて配置されて
いる直線像センサに投影されるライン断片がその
長さの一部分では非常に大きな明るさを有し、そ
れ以外の大部分では暗い場合に、正確な距離測定
のために必要な積分時間を決定するのに困難が生
ずる。ここで積分時間とは、照射の結果個々のセ
ンサ素子内で光による電荷発生が行なわれる時間
の長さを指している。明るさの分布が著しく不均
一な場合、光により生じた電荷の一部分が、ライ
ン断片の明るい部分に対応するセンサ素子から、
比較センサ素子により決定される積分時間の終了
前に隣接素子のなかに溢流する。その結果、セン
サ素子内の信号に誤りが生じ、正確な距離測定を
阻害する。

直線像センサおよび比較センサ素子とならん
で、反対の伝導形にドープされた帯状の半導体領
域から成るそれ自体は公知のアンチ・ブルーミン
グ・チヤネルを設け、かつその横に半導体チツプ
に対して絶縁され固定的な電圧を加えられるアン
チ・ブルーミング・ゲートを設けてチヤネル内へ
の過剰電荷の溢流を制御すれば、比較センサ素子
が上記のように著しく不均一に照射される際に、
比較センサ素子内には、その全面にわたつての電
荷の平均値として、暗いライン断片に対して生ず
る暗値をごくわずかしか越えない値の平均電荷値
が現われることになる。比較センサ素子の後に接
続されている評価回路は、上記の平均電価値が基
準電荷値に到達したときに始めて積分時間の終了
を指令することになる。しかし、この時点まで
に、ライン断片の暗い位置に対応するセンサ素子
内に光により生ずる電荷の量も増大してその基準
電荷にくらべてわずかしか小さくない大きさに達
することになる。その際、対応づけられている評
価回路に現われるデイジタル回路状態はセンサ素
子および評価回路の特性値の偏差に著しく関係す
るので、センサラインのわずかしか照射されてい
ない部分に沿つて実際には存在しない明るさの分
布がさも存在するかのように見せかけられる。

本発明の目的は、冒頭に記載した種類の回路に
おいて、上記の問題点を除去することにある。こ
の目的は本発明によれば、特許請求の範囲第１項
に記載の特徴を具備させることにより達成され
る。

本発明により得られる利点は特に、直線像セン
サの著しく不均一な照射により惹起される電荷の
溢流が比較センサ素子の後に接続されている評価
回路に影響を与え、それによつて積分時間を、強
く照射されたセンサ素子から隣接素子へ電荷が溢
流しないように、また弱く照射されたセンサ素子
内に光により生じて蓄積される電荷が確実に基準
電荷以下にとどまるように、適時に終了させるこ
とである。本発明による回路の好ましい実施態様
は特許請求の範囲第２項以下に記載されている。

以下図面に示されている実施例により本発明を
一層詳細に説明する。

第１図に示されている回路は、センサ素子１
１，１２……１ｎおよび２１，２２……２ｎを備
えた２つの直線像センサ１および２を含んでい
る。像センサ１，２はドープされた第１の伝導形
の半導体チツプの上に集積されている。センサ素
子がフオトダイオードとして実現される場合、ハ
ツチングを施された四角形は第１の伝導形とは反
対の第２の伝導形の領域として半導体チツプの境
界面に形成された領域を示している。センサ素子
１１……１ｎおよび２１……２ｎは、直列に接続
され個々にセンサ素子に対応づけられているスイ
ツチングトランジスタＴ１１……Ｔ１ｎおよびＴ
３１……Ｔ３ｎまたはＴ２１……Ｔ２ｎおよびＴ
４１……Ｔ４ｎを介して、一定電圧U_DDが加えら
れている１つの接続点と接続されている。スイツ
チングトランジスタＴ１１……Ｔ１ｎおよびＴ２
１……Ｔ２ｎのゲート電極はそれぞれ、タイミン
グパルス電圧φ１が加わる１つの共通接続点に接
続されている。センサ素子１１……１ｎおよび２
１……２ｎは他方において、共通のタイミングパ
ルス電圧φ２をゲート電極に加えられるスイツチ
ングトランジスタＴ３１……Ｔ３ｎおよびＴ４１
……Ｔ４ｎを介して評価回路３１……３ｎおよび
４１……４ｎの入力端と接続されている。

評価回路３１……３ｎおよび４１……４ｎの目
的にかなつた実施例は後で第２図により詳細に説
明する。これらの評価回路の他方の入力端は、タ
イミングパルス電圧φ３をゲートに加えられる１
つの共通のスイツチングトランジスタＴ５１，Ｔ
５２を介して、基準電圧U_Refが加えられている１
つの接続点に接続されている。評価回路３１……
３ｎおよび４１……４ｎは、スイツチングトラン
ジスタＴ３１……Ｔ３ｎおよびＴ４１……Ｔ４ｎ
を介して与えられる電圧に関係して、２つの可能
な回路状態のうちどちらか一方をとることができ
る。それらの出力端Ａに生ずる出力信号Ｓ１１…
…Ｓ１ｎおよびＳ２１……Ｓ２ｎは、どちらの回
路状態をとつているかに応じて論理的電圧レベル
“１”または“０”となる。これらの出力信号は、
１つの共通のタイミングパルス電圧φ５をゲート
電極に加えられるトランスフアトランジスタＴ６
１……Ｔ６ｎおよびＴ７１……Ｔ７ｎを介して、
像センサに個々に対応づけられている２つのシフ
トレジスタ５および６の個々の段５１……５ｎお
よび６１……６ｎの入力端に導かれる。これらは
特に２相ダイナミツクシフトレジスタとして構成
されている。シフトレジスタ５はタイミングパル
ス電圧φ１Ｌおよびφ２Ｌを加えられる２つの入
力端を有し、他方シフトレジスタ６はタイミング
パルス電圧φ１Ｒおよびφ２Ｒを導かれる２つの
入力端を有する。段５ｎの出力端５ａは一方では
導線５ｂを介して段５１の入力端と接続され、他
方では、検定回路７のなかに設けられている論理
回路８の第１の入力端に接続されている。段６ｎ
の出力端６ａは同様に導線９を介して段６１の入
力端に接続され、他方では論理回路８の第２の入
力端と接続されている。

論理回路８の後にカウンタ１０が接続されてお
り、その出力端はメモリ１０ａを介して、デイジ
タル比較回路１３の第１の入力端と、また電子ス
イツチ１４を介してメモリ１５と接続されてい
る。メモリ１５の出力端はデイジタル比較回路１
３の第２の入力端と接続されている。

タイミングパルス発生器１６はタイミングパル
ス電圧φ１およびφ３ないしφ５に対する出力端
を有する。また別の出力端１７および１８を経て
タイミングパルス電圧φ１Ｌおよびφ２Ｌならび
にφ１Ｒおよびφ２Ｒが発せられるが、端子１７
に対してはゲート回路１９が、また端子１８に対
してはゲート回路２０がそれぞれ直列に設けられ
ている。ゲート回路１９および２０の制御入力端
には導線２３および２４を介して、後で詳細に説
明する制御信号が与えられる。タイミングパルス
発生器はもう１つの出力端２５を有し、これに対
してはゲート回路２６が直列に接続されている。
このゲート回路は導線２７を介してもう１つの制
御信号を与えられる。出力端２５はカウンタ２８
の入力端と接続されており、その出力端は電子ス
イツチ２９を介してメモリ３０と接続されてい
る。メモリ３０の出力端３３は後記の装置３４と
接続されている。

センサ素子１１……１ｎとならんで、帯状に構
成された比較センサ素子１１１が配置されてお
り、その長軸は像センサ１に対して平行に延びる
１つの直線と整合している。この比較センサ素子
はフオトダイオードとして実現されており、第１
図にハツチングを施されている範囲は半導体チツ
プの反対の伝導形にドープされた領域の横方向寸
法に一致している。センサ素子１１……１ｎと比
較センサ素子１１１との間に位置する半導体チツ
プの範囲は、定電圧U_Gを加えられるゲートＧに
よりおおわれており、このゲートは半導体チツプ
の境界面から薄い絶縁層により隔離されている。

比較センサ素子１１１はスイツチングトランジ
スタＴ１１１を介して、一定の電源電圧U_DDを加
えられている共通接続点と接続されている。トラ
ンジスタＴ１１１のゲート電極にはタイミングパ
ルス電圧φ１が加えられる。他方、比較センサ素
子１１１は、評価回路３１……３ｎおよび４１…
…４ｎと同様の構成の評価回路１３１の入力端と
接続されている。評価回路１３１には、タイミン
グパルス電圧φ３ｖを加えられるスイツチングト
ランジスタＴ１５１を介して基準電圧U_Refが与え
られる。評価回路１３１の出力端１３１ａはゲー
ト回路１１６の制御入力端と接続されている。こ
のゲート回路はタイミングパルス発生器１６のタ
イミングパルス電圧φ２が取出される出力端１１
５に対して直列に設けられている。回路部分Ｇ，
１１１，Ｔ１１１，１３１およびＴ１５１は回路
の測光部を成しており、その出力は出力端１３１
ａから取出される。

第２図には評価回路３１……３ｎおよび４１…
…４ｎの目的にかなつた構成が評価回路３１につ
いて示されている。この回路はスイツチングトラ
ンジスタＴ８およびＴ９ならびに切換可能な負荷
要素として用いられるトランジスタＴ１０および
Ｔ１０′とを有するフリツプフロツプ回路から成
る。トランジスタＴ８およびＴ９のソース端子は
共通の接続点３５を経て回路の接地電位に、また
トランジスタＴ１０およびＴ１０′のドレン端子
は別の共通接続点を経て定電圧U_DDに接続されて
いる。評価回路３１の入力端は３７で、また出力
端子Ａと接続される出力点（あるいは第２の入力
点）は３８で示されている。Ｔ８のゲート電極と
出力点３８との間およびＴ９のゲート電極と入力
点３７との間は交さ接続されている。Ｔ１０およ
びＴ１０′のゲート電極は共通接続点を経てタイ
ミングパルス電圧φ４を与えられる。入力点３７
および出力点３８に接続されている回路部分Ｔ１
１，１１およびＴ３１ならびにＴ５１については
既に第１図により説明済である。

本発明において対象物の距離測定に用いられて
いる原理は、２つの光学機構を介して対象物の２
つに分割された像を得て、その距離に関係する相
対的位置を測定することから出発している。第１
図の光線Ｌ１は距離を測定すべき対象物から出発
し、第１の光学機構を経て、対象物の像を像セン
サ１の平面上に、像の特定のラインの断片が直線
状の像センサと一致するように投影する。同様
に、第２の光学機構を経て対象物から得られる光
線Ｌ２は対象物の第２の像を像センサ２の平面上
に、もし対象物がある特定の距離たとえば“無限
遠”に位置していれば同一のライン断片が直線状
の像センサと一致するように投影する。対象物が
この特定の距離に位置していなければ、像センサ
１および２に投影されるライン断片は像センサの
長手方向にずれを生ずる。この相対的位置ずれが
対象物の実際の距離の尺度となる。類似の距離測
定法として、上記のように対象物の２つの像の相
対的位置ずれを利用しており、ただし上記と異な
り直線状の像センサのかわりに面状に配置された
フオトダイオードを用いているものは、たとえば
雑誌「Electronics」1977年11月10日、第40〜44
頁から知られている。

第１図および第２図による回路の作動の仕方を
第３図のパルス−時間線図を参照しながら説明す
る。タイミングパルス発生器１６は、その入力端
３９にトリガパルスを与えられると、先ずタイミ
ングパルスφ１およびφ２を発する。それによつ
てセンサ素子、たとえば１１、および評価回路３
１……３ｎおよび４１……４ｎの入力点、たとえ
ば３７、がトランジスタ、たとえばＴ１１および
Ｔ３１、の導通状態への切換わりにより定電圧
U_DDにリセツトされる。同時に開始するタイミン
グパルスφ３がＴ５１を導通状態に切換えるの
で、出力点３８に基準電圧U_Refが加えられる。タ
イミングパルスφ１が終了すると、センサ素子、
たとえば１１、のなかに入射光線Ｌ１またはＬ２
により生ずる電荷が蓄積し始め、その際センサ素
子内に電圧降下が生ずる。センサ素子１１……１
ｎおよび２１……２ｎ内に光により生じて蓄積す
る電荷が大きいほど、そのセンサ素子に対応づけ
られている評価回路の入力点、たとえば３７、に
おける電位の減少速度も大きくなる。時点ｔ１に
おけるタイミングパルスφ１の終了と時点ｔ２に
おけるタイミングパルスφ２の終了との間の時間
間隔は積分時間と呼ばれる。この時間間隔の間に
のみ、光により生ずる電荷がセンサ素子内に蓄積
する。

タイミングパルスφ２の終了後かつタイミング
パルスφ３の終了後にタイミングパルスφ４がタ
イミングパルス発生器１６からＴ１０およびＴ１
０′のゲート電極に与えられ、それにより評価回
路３１などのフリツプフロツプ回路がアクチブに
される。出力点、たとえば３８、には、入力点３
７にこのような電位低下が生じて基準電圧U_Refを
下回つた場合には、ほぼ定電圧U_DDに相当する電
圧（論理的“１”）が生ずる。それに対して、入
力点３７における電圧がU_Refを下回らなかつた場
合には、出力点３８はほぼ接続点３５における接
地電位に相当する電位（論理的“０”）に達する。
それによつて、各評価回路はデイジタル化された
センサ信号、たとえばＳ１１、を発するが、その
値は、個々のセンサ素子内の電荷が基準電荷に達
したか達しないか、すなわち時点ｔ２における入
力点３７の電位が電圧U_Refにリセツトされている
出力点３８の電位を下回るか下回らないかに関係
する。

最適な積分時間を定める機能は回路部分Ｇ，１
１１，Ｔ１１１，１３１およびＴ１５１により受
け持たれている。比較センサ素子１１１のなかに
は、時点ｔ１の後すなわちφ１の立ち下がりの
後、比較センサ素子１１１と並んでいるすべての
センサ素子１１……１ｎの照射量の平均値に相当
する電荷が光により生じて蓄積する。この平均値
は、センサ素子ライン１１……１ｎのごく一部分
が非常に強く照射されそれ以外の大部分が非常に
弱い照射しか受けない場合には、暗いライン断片
において生ずるであろう暗値よりもわずかしか大
きくないので、蓄積された電荷が基準電荷を超過
して、論理的出力信号“１”を発する回路状態に
評価回路１３１が切換わるまでに長い時間を要す
る。いくつかのセンサ素子が非常に強い照射を受
けて、そのセンサ素子から蓄積電荷の一部分が溢
流するに至ると、溢流電荷部分がゲートＧの下側
に存在する電位スレツシユホールドに打ち勝つて
比較センサ素子１１１のなかに到達する。それに
より比較センサ素子の電荷量は著しく増大するの
で、基準電荷に以前よりもはるかに速く到達す
る。

比較センサ素子１１１内で光により生じた電荷
とセンサ素子１１……１ｎ内で光により生じて比
較センサ素子１１１に溢流した電荷とにより、比
較センサ素子における電圧Ｕ１１１はリセツト値
U_DDから出発して減少する（第３図）。タイミン
グパルスφ４ｖの生起中アクチブな状態に切換え
られている評価回路１３１に、トランジスタ１５
１を介してタイミングパルスφ３ｖの生起中にそ
のつどU_Refを与えれば、電圧Ｕ１１１が電圧U_Ref
を既に下回つた後のタイミングパルスφ３ｖの生
起に際して評価回路１３１は出力信号“１”の回
路状態に切換えられる。この“１”信号はゲート
回路１１６を阻止して、パルスφ２の供給を終了
し、それによりセンサ素子１１……１ｎおよび２
１……２ｎに対して積分時間の終了が指令され
る。

その後、タイミングパルスφ５が発せられる
と、デイジタル化されたセンサ信号、たとえばＳ
１１、はそれに対応づけられているシフトレジス
タ５または６の段、たとえば５１、の入力端に与
えられ、そのなかに記憶される。

続いてタイミングパルス発生器１６からタイミ
ングパルス列φ１Ｌ，φ２Ｌ，φ１Ｒおよびφ２
Ｒが発せられると、シフトレジスタ５および６の
各段に含まれている情報がそれぞれ１段シフトさ
れる。１つのタイミング周期TPL１に属するタ
イミングパルス４３および４４の発生前に、セン
サ信号Ｓ１ｎが出力端５ａに現われる。タイミン
グパルス４３および４４は情報Ｓ１ｎを段５１
に、情報Ｓ１（ｎ−１）を出力端５ａにという具
合にシフトする。タイミング周期TPLnのタイミ
ングパルス４５および４６により、情報は一巡し
終り、再びセンサ信号Ｓ１ｎが出力端５ａに到達
する。それに続くタイミング周期TPL_Zのタイミ
ングパルス４７および４８により、センサ信号Ｓ
１（ｎ−１）が出力端５ａに現われる。それに続
く休止時間（符号４９）の後に、タイミング周期
TPL１′のタイミングパルス５３および５４がセ
ンサ信号を再び１段シフトするので、Ｓ１（ｎ−
１）が段５１に到達し、Ｓ１（ｎ−２）が出力端
５ａに送り出される。

すなわち、タイミング周期TPL１ないしTPLn
を含む第１回の読出しサイクルＺ１の間に、セン
サ信号Ｓ１ｎないしＳ１および再度のＳ１ｎが出
力端５ａに順次送り出される。次に、タイミング
周期TPL１′および他の（ｎ−１）のタイミング
周期を含む第２回の読出しサイクルＺ２の間に、
像センサ１のすべてのセンサ信号に対する第２回
の順次読出しが行なわれ、その際信号Ｓ１（ｎ−
１）ないしＳ１ならびに再度のＳ１ｎおよびＳ１
（ｎ−１）が出力端５ａに現われる。第１回の読
出しサイクルＺ１の間にシフトレジスタ６も同様
にｎのタイミング周期TPR１ないしTPRnによ
り駆動されるが、タイミングパルス４７および４
８に相当するパルスは欠けている。そのため、Ｚ
２の開始時にセンサ信号Ｓ２ｎが出力端６ａに現
われ、センサ信号Ｓ１（ｎ−１）が出力端５ａに
現われている。

こうして第１回読出しサイクルＺ１では信号の
ペアＳ１ｎおよびＳ２ｎ、Ｓ１（ｎ−１）および
Ｓ２（ｎ−１）などが、また第２回読出しサイク
ルＺ２では信号のペアＳ１（ｎ−１）およびＳ２
ｎ、Ｓ１（ｎ−２）およびSn（ｎ−１）などが出
力端５ａおよび６ａから順次読出される。すなわ
ち、シフトレジスタ５および６から順次読出され
る情報は相次ぐ２回の読出しサイクルにおいてそ
れぞれ１つの信号幅だけ互いにずらされている。
ｎ回の読出しサイクルの後、読出される情報は再
びサイクルＺ１の場合と同一の時間的順序とな
る。第１図でこのシフトは、ゲート回路２０が導
線２４を介してタイミングパルス４７および４８
の生起中、すなわちタイミング周期TPRnと
TPR１′との間、阻止されることにより達成され
得る。この期間中、ゲート回路２６は制御導線２
７を介して開かれるので、パルス４７または４８
の一方またはこれらから導き出されたパルスが出
力端２５にシフト・パルスＰ１として現われる。
このシフト・パルスＰ１は新たな読出しサイクル
の開始と出力端５ａおよび６ａから順次読出され
るセンサ信号のそれぞれ１信号幅の相対的ずれと
を示す。

１つの読出しサイクル、たとえばＺ１、の間に
読出されるセンサ信号のペアは、排他的オア機能
を有する論理回路８で評価される。論理回路８の
出力端５５には、その入力側に５ａおよび６ａを
介して与えられたデイジタル信号が互いに一致す
るときには常に出力パルスが生ずる。もし入力側
の信号が互いに一致していなければ、論理回路８
から出力パルスが発せられない。論理回路８はそ
の入力端における２つの“１”信号の一致もしく
は２つの“０”信号の一致のみを出力パルスによ
り示すように構成されていてもよい。各読出しサ
イクルの開始前、すなわち休止時間４９の間、に
零にリセツトされるカウンタ１０が読出しサイク
ルの間に互いに一致するセンサ信号のペアの数を
カウントする。

ただし、いまの場合、カウンタ１０は各読出し
サイクルのうち、サイミングパルス発生器１６か
ら発せられるパルスφFにより定められる一部分
の時間中のみ有効に作動するように切換えられ
る。カウンタ１０が読出しサイクルＺ１において
タイミング周期TPRiないしTPRk（ここで差ｋ−
ｉは約ｎ／２または3n／４）の間の一致をカウ
ントするものとすれば、カウンタ１０は読出しサ
イクルＺ２においてはタイミング周期TPR′_(i+1)
ないしTPR′_(k+1)の間の一致をカウントする。パ
ルスφF１およびφF２をそれぞれ“読出し窓”と
みなせば、窓φF２内のシフトレジスタ６のセン
サ信号は窓φF１にくらべて１信号幅だけ左方
（第３図）にシフトしている。Ｚ２におけるφF２
と同一のタイミング周期のパルスφF３が発せら
れる次回の読出しサイクルＺ３においては、“窓”
φF３内のシフトレジスタ５からの信号は１信号
幅だけ右方にずれている。一般に第１回の読出し
サイクルＺ１およびその後の読出しサイクルＺ
３，Ｚ５，Ｚ７などにおいて１タイミング周期の
長さだけそれぞれ右方にシフトされるので、この
ことはそれぞれの窓φF内で出力端６ａまたは５
ａから取出されるセンサ信号列を１信号幅だけ左
方または右方に交互にシフトすることに相当す
る。センサ素子ラインの１つのライン始端から導
き出された信号とそのライン終端から導き出され
た信号とを同時に含むであろうパルスφFはタイ
ミングパルス発生器１６により抑制される。それ
により、投影されたライン断片の交換された順序
で並んでいる始端および終端部分から導き出され
ており、従つてライン断片に沿う実際の明るさの
分布について情報を与えないセンサ信号を“窓”
φFから除外することができる。

デイジタル比較回路１３の入力端５６に与えら
れるカウント結果がその他方の入力端５７に加わ
つているデイジタル信号よりも大きい場合には、
スイツチ１４および２９を導通させてそれらの入
力端に加わる信号をそれぞれの出力端に伝達させ
るような制御信号が比較回路１３の出力端から両
スイツチ１４，２９の制御入力端に与えられる。
第１回の読出しサイクルＺ１における一致のカウ
ント結果が第１のデイジタル信号としてメモリ１
５に与えられ、かつそれを介して比較回路の入力
端５７に与えられた後には、それ以降の読出しサ
イクルZiにおけるカウント結果がそれ以前に記憶
されている最大値よりも大きい場合に限つて、そ
のカウント結果がメモリ１５に書込まれる。読出
しサイクルＺ１，Ｚ２などの終了時に生ずるシフ
ト・パルスＰ１，Ｐ２などがカウンタ２８でカウ
ントされる。スイツチ２９はスイツチ１４と同期
して駆動されるので、比較回路の入力端５６に与
えられたカウント結果が他方の入力端５７に加わ
つているデイジタル信号よりも大きかつた場合に
は、そのときのカウンタ２８のカウント状態がス
イツチ２９を通つてメモリ３０に伝達される。従
つて、メモリ３０にはｎ回の読出しサイクルの後
に、シフトレジスタ５のセンサ信号とシフトレジ
スタ６のセンサ信号との間で互いに一致するもの
の数を最大にするシフト回数を示すシフト・パル
スPiの数が記憶される。換言すれば、メモリ３０
のなかに記憶されるシフト・パルスPiの数は、シ
フトレジスタ５のセンサ信号とシフトレジスタ６
のセンサ信号との間にどのような相対的シフトを
与えれば、互いに比較されるセンサ信号の最大相
関が得られるかを示す。

たとえばカウンタ１０をそのつど零にリセツト
するために必要な休止時間（第３図の４９）は、
ゲート回路１９および２０をその制御導線２３お
よび２４を介して適当に阻止することにより設け
られる。

メモリ３０の出力端３３に現われるデイジタル
信号は装置３４に与えられる。この装置は、デイ
ジタル信号を適当に変換した後に対象物の距離の
デイジタルまたはアナログ指示を行なう指示装置
として理解してよい。他方、装置３４は写真また
は電子カメラにおいて像平面に対して移動し得る
対物レンズの前後位置を対象物がこの像平面上に
鮮鋭な像を結ぶように調節するそれ自体は公知の
調節装置から成つていてもよい。この種の装置は
たとえばドイツ連邦共和国特許出願公開2813915
号公報および雑誌「Electronics」1977年11月10
日、第40〜44頁に記載されている。

第４図にはセンサ素子１１……１ｎおよび２１
……２ｎの構造およびその隣接回路部分の好まし
い実施例が、代表してセンサ素子１１について示
されている。ドープした半導体チツプ５８、たと
えばｐ形にドープしたシリコンから成るチツプ、
の上に薄い電気絶縁性の層５９、たとえばSiO₂
から成る層、が設けられている。この場合、像セ
ンサ１１はｎ形にドープした半導体領域６０から
成るフオトダイオードとして形成されている。こ
の領域は同時にトランジスタＴ３１（第１図）の
ソース領域をも形成する。Ｔ３１のゲートは絶縁
層５９の上に設けられている（符号１６０）。Ｔ
３１のドレイン領域は符号１６１を付して示され
ている。領域１６１は一方ではトランジスタＴ１
１を介して電源電圧U_DDが加えられている接続点
と接続されており、他方では評価回路３１の入力
点またはそれに設けられているトランジスタＴ８
（第２図）のドレイン領域およびトランジスタＴ
１０のソース領域を形成している。評価回路３１
の第２の入力点は第２図のようにφ３を加えられ
るトランジスタＴ５１を介して、基準電圧U_Refを
加えられている接続点と接続されている。比較セ
ンサ素子１１１はｎ形にドープされた領域１６２
から成るフオトダイオードとして構成されてい
る。領域１６２は一方ではφ１を加えられるトラ
ンジスタＴ１１１を介して、U_DDを加えられてい
る接続点と接続されており、他方では評価回路１
３１の第１の入力点に接続されている。その第２
の入力点は、φ３ｖを加えられるトランジスタＴ
１５１を介して基準電圧U_Refに接続されている。
領域６０と１６２との間には、絶縁層５９により
半導体チツプの境界面５８ａから隔離されたゲー
トＧが位置している。ゲートＧに加えられる一定
電圧U_Gは、ゲートＧの下側に領域６０と１１に
隣接するセンサ素子の対応する領域との間の電圧
よりも小さい電位バリアが生ずるように選定され
ている。

第５図には第４図の実施例に代わり得る実施例
が示されている。この場合、センサ素子１１は絶
縁層５９の上に設けられたゲート１６５を有する
MISコンデンサ（金属−絶縁層−半導体−コンデ
ンサ）から成つている。ゲート１６５はたとえば
高度にドープした多結晶シリコンから製作されて
おり、タイミングパルス電圧φ_Kを加えられ、そ
の影響下に半導体チツプ５８のなかに空間電荷層
１６６が生ずる。第５図の他の回路部分は、同一
の符号を付されている第４図の回路部分に相当し
ており、ここで特記すべきことは、第５図の回路
におけるトランジスタＴ１１およびＴ３１はそれ
ぞれタイミングパルス電圧φ１′またはφ２′を加
えられることである。同時に開始するタイミング
パルスφ１，φ１′，φ２′およびφ_Kは時点ｔ１
までに半導体チツプ５８の境界面５８ａの範囲の
MISコンデンサをほぼ定電圧U_DDの値にリセツト
させる。時点ｔ１に、引き続いてφ_Kを与えられ
ているMISコンデンサのなかで、光により生ずる
電荷が蓄積される積分時間が開始する。時点ｔ
２′におけるφ_Kの終了とともに、積分時間も終了
する。時点ｔ２′の直前に新たなタイミングパル
スφ２′が加えられるので、矢印５０４（第３図）
により示されているように１６６から１６１への
電荷の移行が起り得る。タイミングパルスφ１′
は、第３図に示されているように、この電荷移行
の前に断たれなければならない。この実施例では
ゲートＧはMISコンデンサの領域１６２とゲート
１６５との間に位置する。

第６図の実施例が第５図と異なつている点は、
MISコンデンサ１６５，１６６とならんでトラン
ジスタＴ３１とは反対の側にフオトトランジスタ
６０１が設けられていることである。Ｔ３１のゲ
ート電極にはタイミングパルス電圧φ２′が加え
られ、他方Ｔ１１のゲート電極にはタイミングパ
ルス電圧φ１′が加えられる。ゲートＧは領域１
６２と６０１との間に位置する。第５図のセンサ
素子１１のキヤパシタンスは第４図のセンサ素子
のキヤパシタンスよりも大きく、他方、第６図の
センサ素子１１のキヤパシタンスは第５図のセン
サ素子のキヤパシタンスよりも大きい。

第７図には本発明の第２の実施例として、第１
図による回路を２重に含み、ただし相関検定回路
７およびその後に接続される装置３４は共通に用
いるものが示されている。第１図で相関検定回路
７から左側に図示されている部分回路の構成要素
が第７図に同一の符号を付して図示されている。
いまの場合、個々のセンサ素子１１，１２……１
ｎは像センサ１の長手方向に評価回路３１，３２
……３ｎの幅の約半分の幅を有するものとして形
成されている。図面を簡単にするため、これらの
評価回路にスイツチングトランジスタＴ１１，Ｔ
３１ならびにＴ６１なども含めてある。２重に含
まれている回路のうち第２の回路の構成要素は第
７図で第１の回路の構成要素に対する符号にダツ
シユ記号を付して示されている。図面からわかる
ように、一方の像センサのセンサ素子１２……１
ｎは他方の像センサのセンサ素子１１′，１２′…
…１n′の間の隙間に配置されている。センサ素子
は中央で分割されており、２つの部分はそれぞれ
１つの導電性橋絡部、たとえばLB、により互い
に接続されている。それぞれのセンサ素子部分の
間の隙間に比較センサ素子１１１とゲートＧおよ
びG′とが位置している。比較センサ素子１１１
は、第４図ないし第６図に示されているように、
半導体チツプと反対の伝導形式にドープされた領
域１６２として形成されており、第７図にハツチ
ングを施して示されている。ゲートＧおよび
G′には電圧U_Gが加えられている。この実施例で
は、第１図の像センサと同じ長さで２倍の個数の
センサ素子を含む像センサが得られるので、セン
サ素子上に投影される像ライン断片の分解能が第
１図のそれにくらべてはるかに大きい。シフトレ
ジスタ５および５′における情報循環の相互干渉
をなくすため、交互に作動し得る電子スイツチ５
ｃおよび５c′が設けられており、これらのスイツ
チが出力端５ａおよび５a′の１つを論理回路８の
一方の入力端とシフトレジスタの対応する初段５
１または５１′の入力端とに交互に接続する。こ
れらのスイツチはタイミングパルス電圧φ６およ
びφ６′により駆動される。φ６のオン時間はそ
れと等長のオフ時間により互いに隔てられてお
り、φ６のオフ時間がφ６′のオン時間となつて
いる。第７図には図示を省略してあるが、相関検
定回路７から右側に第１図の像センサ２とそれに
対応づけられている評価回路およびシフトレジス
タとに相当する回路が同じく２重に設けられてい
る。右側部分のセンサ素子も同じく像センサ２ま
たは２′の長手方向に見て評価回路の幅の約半分
の幅を有するものとして形成されている。

第８図には本発明の第３の実施例として、第１
図による回路に相当し、ただし像センサ１および
２が並び合つて配置されており、従つてセンサ素
子１１……１ｎおよび２１……２ｎも２列に並ん
でいるものが示されている。評価回路３１，３２
……３ｎおよび４１，４２……４ｎにそれぞれス
イツチングトランジスタＴ１１など、Ｔ３１な
ど、Ｔ６１など、Ｔ２１など、Ｔ４１などおよび
Ｔ７１などを含めて図示してある。この実施例
は、対象物の像がそれぞれ半分ずつしか像センサ
１および２の像平面上に投影されない場合に利用
され得る。この場合、一方の像の上方が横断線６
６の上側の像平面部分に投影され、他方の像の下
半が横断線６６の下側に像平面部分に投影され
る。像センサ１および２により検出されるライン
断片は、横断線６６に隣接する２つの像半部の境
界に位置している。このような像投影の形式は前
記のドイツ連邦共和国特許出願公開第2838647号
明細書に記載されている。第８図の回路では特
に、U_Gを加えられる２つのゲートＧおよびG′が
設けられており、これらのゲートはセンサ素子ラ
イン１１……１ｎまたは２１……２ｎと比較セン
サ素子１１１との間に配置されている。

以上に説明し図示した回路は全面的または部分
的に、ドープされた半導体チツプ上にモノリシツ
クに集積され得る点で特に有利である。その場
合、半導体チツプ、たとえば５８、は特にｐ伝導
形に形成され、その表面の回路要素はMOS−ｎ
チヤネル技術により形成される。半導体チツプは
接地電位にあり、回路要素に与えられる電圧およ
び電位はそれに対していずれも正の極性を有す
る。ｎ伝導形半導体チツプおよびMOS−ｐチヤ
ネル技術による場合には、これらの極性は負にな
る。なお、以上に説明し図示した実施例では、像
センサ１および２の範囲に絞りが設けられてお
り、その開口を通してセンサ素子および比較セン
サ素子の照射が行なわれる。回路の作動に必要な
電圧値はたとえばU_DD＝５〜12V、U_G＝１〜2V、
U_Ref＝U_DD／２に選定することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の接続図、第２
図は第１図中の評価回路の部分の接続図、第３図
は第１図および第２図の説明用の電圧−時間線
図、第４図は第１図中のセンサ素子の構造および
その隣接回路部分の構成配置図、第５図は第４図
に対する第１の変形例の構成配置図、第６図は第
４図に対する第２の変形例の構成配置図、第７図
は本発明の第２の実施例の接続図、第８図は本発
明の第３の実施例の接続図である。 １，２：像センサ、１１……１ｎ，２１……２
ｎ：センサ素子、３１……３ｎ，４１……４ｎ：
評価回路、５，６：シフトレジスタ、５１……５
ｎ，６１……６ｎ：シフトレジスタの段、７：相
関検定回路、８：論理回路、１０：カウンタ、１
０ａ：メモリ、１１，１１′，１２，１２′：セン
サ素子、１３：デイジタル比較回路、１４：電子
スイツチ、１５：メモリ、１６：タイミングパル
ス発生器、２８：カウンタ、２９：電子スイツ
チ、３０：メモリ、３４：指示・調節装置、５
８：半導体チツプ、５９：絶縁層、６０：フオト
ダイオード、１１１：比較センサ素子、１６２：
フオトダイオード、１６５，１６６：MISコンデ
ンサ、６０１：フオトダイオード、Ｌ１，Ｌ２：
入射光、Ｔ：トランジスタ。

Claims (1)

1. 【特許請求の範囲】 １ ドープされた半導体チツプ上に集積されそれ
   ぞれ直線に沿つて複数個のセンサ素子を備えた２
   つの像センサが設けられており、その上に１つの
   対象物から分割されて得られる２つの像の互いに
   対応するラインの断片が投影され、各センサ素子
   の後にセンサ素子における基準電荷の超過に関係
   して２つの相異なる回路状態の間を切換可能であ
   る評価回路が接続されており、前記評価回路でデ
   イジタル化されたセンサ信号を前記ラインの方向
   に相対的にずらして２つの像センサからの信号の
   間に最大相関が得られる相対的位置ずれを求める
   検定回路が設けられており、前記検定回路の後
   に、対象物の距離を指示する装置または像平面上
   の対象物の像のピントを調節するための装置が接
   続されており、さらにセンサ素子の積分時間を決
   定する測光部が帯状に形成された比較センサ素子
   を含み、一体に集積された比較センサ素子が複数
   個のセンサに光により生ずる電荷量に相当する電
   荷量を生ずるように長く延びて形成されている測
   光部付き距離測定用回路において、比較センサ素
   子１１１が帯状のフオトダイオード１６２として
   構成され、センサ素子ラインの少なくとも１つと
   並んで配置されており、センサ素子ライン１１…
   …１ｎと比較センサ素子１１１との間に位置する
   半導体チツプ５８の範囲の上側に、薄い絶縁層５
   ９により半導体チツプから隔離され一定電圧U_G
   を加えられるゲートＧが設けられていることを特
   徴とする測光部付き距離測定用回路。 ２ 相関検定回路とその後に接続されている装置
   と測光部とを共通にして、互いに対応する像セン
   サがそれぞれ１つのセンサ複合体にまとめられて
   おり、各像センサのセンサ素子がその長手方向
   に、同じ方向の評価回路３１，３１′の寸法の約
   半分に相当する寸法を有しており、１つの像セン
   サのセンサ素子がそれと共に複合体をなしている
   像センサのセンサ素子の間の隙間にそれぞれ配置
   されており、センサ素子が、センサ複合体の長手
   方向に延びる１つの帯状の比較センサ素子１１１
   と、半導体チツプをおおう絶縁層の上に形成され
   比較センサ素子１１１と並んで位置する半導体範
   囲をおおい一定電圧U_Gを加えられている２つの
   ゲート電極Ｇ，G′とによりそれぞれ２つの部分
   に分割されており、これらの２つの部分が導電性
   の橋絡部LBにより互いに接続されていることを
   特徴とする特許請求の範囲第１項記載の測光部付
   き距離測定用回路。 ３ ２つの像センサ１，２が平行に並べて配置さ
   れており、また評価回路３１……，４１……およ
   びシフトレジスタ５，６がそれぞれ対応づけられ
   ている像センサ１，２の横に位置していることを
   特徴とする特許請求の範囲第１項記載の測光部付
   き距離測定用回路。 ４ センサ素子１１……および比較センサ素子１
   １１の後に接続されている評価回路３１……，１
   ３１がそれぞれ一方の入力端によりスイツチング
   トランジスタＴ１１……，Ｔ１１１を介して定電
   圧源U_DDと接続されていることを特徴とする特許
   請求の範囲第１項ないし第３項のいずれか１項に
   記載の測光部付き距離測定用回路。 ５ センサ素子１１……および比較センサ素子１
   １１の後に接続されている評価回路３１……，１
   ３１がそれぞれ他方の入力端により別のスイツチ
   ングトランジスタＴ５１，Ｔ１５１を介して基準
   電圧源U_Refと接続されていることを特徴とする特
   許請求の範囲第４項記載の測光部付き距離測定用
   回路。 ６ 直線像センサ１，２のセンサ素子１１……，
   １２……がMISコンデンサ１６５，１６６として
   構成されていることを特徴とする特許請求の範囲
   第１項ないし第５項のいずれか１項に記載の測光
   部付き距離測定用回路。 ７ 直線像センサ１，２のセンサ素子１１……，
   ２１……がフオトダイオード６０として構成され
   ていることを特徴とする特許請求の範囲第１項な
   いし第５項のいずれか１項に記載の測光部付き距
   離測定用回路。 ８ 直線像センサ１，２のセンサ素子１１……，
   ２１……がMISコンデンサ１６５，１６６および
   それに隣接して配置されたフオトダイオード６０
   １から成ることを特徴とする特許請求の範囲第１
   項ないし第５項のいずれか１項に記載の測光部付
   き距離測定用回路。 ９ 回路が全面的または部分的に、ドープされた
   半導体チツプ上にモノリシツクに集積されている
   ことを特徴とする特許請求の範囲第１項ないし第
   ８項のいずれか１項に記載の測光部付き距離測定
   用回路。 １０ 写真または電子カメラに使用されることを
   特徴とする特許請求の範囲第１項ないし第９項の
   いずれか１項に記載の測光部付き距離測定用回
   路。