JPS63234633A - データ受信装置 - Google Patents
データ受信装置Info
- Publication number
- JPS63234633A JPS63234633A JP63051792A JP5179288A JPS63234633A JP S63234633 A JPS63234633 A JP S63234633A JP 63051792 A JP63051792 A JP 63051792A JP 5179288 A JP5179288 A JP 5179288A JP S63234633 A JPS63234633 A JP S63234633A
- Authority
- JP
- Japan
- Prior art keywords
- syndrome
- bits
- exclusive
- data word
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 37
- 239000011159 matrix material Substances 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 241000031711 Cytophagaceae Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/09—Arrangements for device control with a direct linkage to broadcast information or to broadcast space-time; Arrangements for control of broadcast-related services
- H04H60/11—Arrangements for counter-measures when a portion of broadcast information is unavailable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/13—Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Radar Systems Or Details Thereof (AREA)
- Communication Control (AREA)
- Detergent Compositions (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、無線周波を用いて例えば他の情報と共に伝送
されるデータを受信する装置であって、この場合、受信
したデータ語およびパリティチェックマトリクスからシ
ンドロームを形成し、該シンドロームをエラー検出およ
び場合によシェラ−補正のために用いるようにしたデー
タ受信装置に関する。
されるデータを受信する装置であって、この場合、受信
したデータ語およびパリティチェックマトリクスからシ
ンドロームを形成し、該シンドロームをエラー検出およ
び場合によシェラ−補正のために用いるようにしたデー
タ受信装置に関する。
高周波によシ伝送されるデータの受信は種々に障害を受
けることがあり得る。そのため伝送エラーの検出および
／または補正のための方法が知られている。いわゆるラ
ジオデータシステム（ＲＤＳ）の場合は補助搬送波をデ
ィジタル符号信号で変調し、さらに各４つのデータ語の
群で伝送するようにし、この場合は各データ語を１６ビ
ットの情報語と１０ビットの検査語から形成するように
している。検査語はこのラジオデータシステムの場合は
所定のアルゴリズムによシ情報語から形成され、この場
合は固有の検査語に同期化用のいわゆるオフセット語が
重畳される。受信の除は復調後に検査語を用いてエラー
検査ならびにエラー補正が行なわれる。
けることがあり得る。そのため伝送エラーの検出および
／または補正のための方法が知られている。いわゆるラ
ジオデータシステム（ＲＤＳ）の場合は補助搬送波をデ
ィジタル符号信号で変調し、さらに各４つのデータ語の
群で伝送するようにし、この場合は各データ語を１６ビ
ットの情報語と１０ビットの検査語から形成するように
している。検査語はこのラジオデータシステムの場合は
所定のアルゴリズムによシ情報語から形成され、この場
合は固有の検査語に同期化用のいわゆるオフセット語が
重畳される。受信の除は復調後に検査語を用いてエラー
検査ならびにエラー補正が行なわれる。
このラジオデータシステムの詳細な記載は印刷物：５ｐ
ｅｃｉｆｉｃａｔｉｏｎｓ ｏｆ ｔｈｅ Ｒａｄｉｏ
ＤａｔａＳｙｓｔｅｍ ＲＤＳ ｆｏｒ ＶＨＦ／Ｆ
Ｍ ５ｏｕｎｄ ＢｒｏａｄｃａｓｔｉｎｇｎＸＴｅｃ
ｈ、 ３２４４−Ｅ、 ３．１９８４． Ｅｕｒｏｐｅ
、ａｎＢｒｏａｄｃａｓｔｉｎｇ Ｕｎｉｏｎ （ＥＢ
Ｕ ）発行、に示されている。この場合、シンドローム
形成が著しく長い算出時間をしたがって高い費用を必要
とする。
ｅｃｉｆｉｃａｔｉｏｎｓ ｏｆ ｔｈｅ Ｒａｄｉｏ
ＤａｔａＳｙｓｔｅｍ ＲＤＳ ｆｏｒ ＶＨＦ／Ｆ
Ｍ ５ｏｕｎｄ ＢｒｏａｄｃａｓｔｉｎｇｎＸＴｅｃ
ｈ、 ３２４４−Ｅ、 ３．１９８４． Ｅｕｒｏｐｅ
、ａｎＢｒｏａｄｃａｓｔｉｎｇ Ｕｎｉｏｎ （ＥＢ
Ｕ ）発行、に示されている。この場合、シンドローム
形成が著しく長い算出時間をしたがって高い費用を必要
とする。
発明の解決すべき問題点
るデータを受信する装置を提供することである。
問題点を解決するための手段
この課題は本発明の請求項１の特徴部分の構成により解
決されている。
決されている。
本発明の装置に対しては、この装置をマイクロプロセッ
サにより有利に構成できるにもかかわらず、固定的に配
線されている回路に対しても基本的に適している。この
場合に必要とされる別の部品たとえばメモリは、本発明
の装置の（ろ） 要求に適合される。それぞれ選定される構成に応じて本
５発明の装置の実施例が、回路費用の低減の目的で直接
にまたは計算時間の低減の目的に貢献する。そのため最
終的に費用が低減される、あるいは補正機能が向上する
ようになる。
サにより有利に構成できるにもかかわらず、固定的に配
線されている回路に対しても基本的に適している。この
場合に必要とされる別の部品たとえばメモリは、本発明
の装置の（ろ） 要求に適合される。それぞれ選定される構成に応じて本
５発明の装置の実施例が、回路費用の低減の目的で直接
にまたは計算時間の低減の目的に貢献する。そのため最
終的に費用が低減される、あるいは補正機能が向上する
ようになる。
請求項２以下の構成により請求項１に示した本発明の有
利な実施例が構成される。
利な実施例が構成される。
実施例の説明
次に本発明の実施例を図面を用いて説明する。
この場合、記号を区別するため、第２図および第６図に
おいて、それぞれ並列のビットの個数を表わす数字には
Ｐを付する。
おいて、それぞれ並列のビットの個数を表わす数字には
Ｐを付する。
シンドローム形成の説明のために第１図に、前述のＥＢ
Ｕ−刊行物において提案されたパリティ−チェックマト
リクスＨならびにデータ語Ｙの一例ならびにこのデータ
語とマトリクスＨとから形成されるシンドロームＳＹの
一例が示されている。マトリクスＨは２６の行から形成
され、各行は１０列から成る。公知の方法によればデー
タ語ＹのためのシンドロームＳＹＯ算出は、マトリクス
Ｈの、データ語が値１を有する全部の行を互いに排他オ
アの形式で結合するようにして、行なわれる。多数回の
排他オア結合によシ公知のように、奇数個の１が存在す
る場合は１が形成され、偶数個の１が存在する場合は０
が形成される。
Ｕ−刊行物において提案されたパリティ−チェックマト
リクスＨならびにデータ語Ｙの一例ならびにこのデータ
語とマトリクスＨとから形成されるシンドロームＳＹの
一例が示されている。マトリクスＨは２６の行から形成
され、各行は１０列から成る。公知の方法によればデー
タ語ＹのためのシンドロームＳＹＯ算出は、マトリクス
Ｈの、データ語が値１を有する全部の行を互いに排他オ
アの形式で結合するようにして、行なわれる。多数回の
排他オア結合によシ公知のように、奇数個の１が存在す
る場合は１が形成され、偶数個の１が存在する場合は０
が形成される。
で
１がデータ語Ｙの中に多くの個数し存在する場合は、唯
一つのシンドロームを算出するためにも、多数の排他オ
ア結合が必要とされる。システムパラメータに応じてお
よびエラー−検出。
一つのシンドロームを算出するためにも、多数の排他オ
ア結合が必要とされる。システムパラメータに応じてお
よびエラー−検出。
−補正の要求される品質に応じて所定の時間内に個々に
、多数のシンドローム算出が必要とされる。
、多数のシンドローム算出が必要とされる。
本発明によるシンドローム形成の場合は、データ語Ｙが
複数個の群Ｙ。−Ｙ４に分割される。
複数個の群Ｙ。−Ｙ４に分割される。
相応の分割はマトリクスＨにおいても行なわれる。群Ｙ
０〜Ｙ４のうちの各１つから、これに所属の部分マトリ
クスを用いて、部分シンドロームＴ０〜Ｔ４が形成され
、Ｙ工〜Ｙ４の存在する全部の値のためにメモリ中にフ
ァイルされる。
０〜Ｙ４のうちの各１つから、これに所属の部分マトリ
クスを用いて、部分シンドロームＴ０〜Ｔ４が形成され
、Ｙ工〜Ｙ４の存在する全部の値のためにメモリ中にフ
ァイルされる。
部分シンドロームの形成を第１図において部分シンドロ
ームＴＩＸを用いて説明する。この目的のために、存在
する値Ｙ１が１６進数としても２進数としても形成され
、さらにこの目的のために、それぞれ結合されるべき、
マトリクスＨ１の行ｈ０□〜ｈ１４が与えられる。図面
を見やすくするために値９〜Ｅに対する行は図示されて
いない。
ームＴＩＸを用いて説明する。この目的のために、存在
する値Ｙ１が１６進数としても２進数としても形成され
、さらにこの目的のために、それぞれ結合されるべき、
マトリクスＨ１の行ｈ０□〜ｈ１４が与えられる。図面
を見やすくするために値９〜Ｅに対する行は図示されて
いない。
群Ｙ。からの部分シンドロームの形成はこれ以上のステ
ップを必要としない、何故ならば部分マトリクスＨ８の
特性にもとづいて部分シンドロームＴ。が群Ｙ。に等し
いからである。
ップを必要としない、何故ならば部分マトリクスＨ８の
特性にもとづいて部分シンドロームＴ。が群Ｙ。に等し
いからである。
第２図による装置において、その都度にデータ語Ｙがメ
モリ１に−例えばシフトレジスタにｍ一時記憶される。
モリ１に−例えばシフトレジスタにｍ一時記憶される。
この目的のためにデータ語Ｙのビットが直列に入力側２
を介して読み込まれて２６の異なる出力側から並列に取
シ出される。この場合にデータ語Ｙの最初の１０のビッ
トＹ。が直接に、１０倍の並列の排他オア回路３と接続
されている。メモリ１のその他の出力側は各４ビットを
有する４つの群にまとめられて別のメモリ４〜７（以下
ではテーブルメモリと称する）のアドレス入力側へ接続
される。４つのテーブルメモリの各々は１６の１０ビッ
ト語を部分シンドロームとして含む。案内されるアドレ
スＸに応じて１６の部分シンドロームのうちの１つが読
み出されて排他オア回路３０入力側の１つへ導ひかれる
。そのため排他オア回路３の出力側８にシンドロームＳ
Ｙが供給される。公知のシンドローム構成とは反対に第
２図の装置の場合は、単に５つの部分シンドロームの排
他オア結合しか必要とされない、即ち排他オア結合の直
列の処理の場合はわずか４つの算出ステップしか必要と
されない。
を介して読み込まれて２６の異なる出力側から並列に取
シ出される。この場合にデータ語Ｙの最初の１０のビッ
トＹ。が直接に、１０倍の並列の排他オア回路３と接続
されている。メモリ１のその他の出力側は各４ビットを
有する４つの群にまとめられて別のメモリ４〜７（以下
ではテーブルメモリと称する）のアドレス入力側へ接続
される。４つのテーブルメモリの各々は１６の１０ビッ
ト語を部分シンドロームとして含む。案内されるアドレ
スＸに応じて１６の部分シンドロームのうちの１つが読
み出されて排他オア回路３０入力側の１つへ導ひかれる
。そのため排他オア回路３の出力側８にシンドロームＳ
Ｙが供給される。公知のシンドローム構成とは反対に第
２図の装置の場合は、単に５つの部分シンドロームの排
他オア結合しか必要とされない、即ち排他オア結合の直
列の処理の場合はわずか４つの算出ステップしか必要と
されない。
第３図はもう１つの本発明の装置である。この装置にお
いてはデータ語Ｙが同様に入力側９を介してメモリ１の
中へ読み込まれ、さらに１０ビットから成る第１の群Ｙ
。は直接に排他オア回路１１の相応の入力側へ導びかれ
る。データ語Ｙのその他の部分は各８ビットの２つの群
Ｙ１およびＹ２へ分割される。メモリ１２゜１３は相応
に８ビットの桁数の多いアドレスを有し、さらに各１０
ビットを有する各２５６の部分シンドロームを含む。続
いての排他オア結合１１の場合には、各１０ビットを有
する３つの部分シンドロームの結合しか必要とされ々い
。
いてはデータ語Ｙが同様に入力側９を介してメモリ１の
中へ読み込まれ、さらに１０ビットから成る第１の群Ｙ
。は直接に排他オア回路１１の相応の入力側へ導びかれ
る。データ語Ｙのその他の部分は各８ビットの２つの群
Ｙ１およびＹ２へ分割される。メモリ１２゜１３は相応
に８ビットの桁数の多いアドレスを有し、さらに各１０
ビットを有する各２５６の部分シンドロームを含む。続
いての排他オア結合１１の場合には、各１０ビットを有
する３つの部分シンドロームの結合しか必要とされ々い
。
この場合に出力側１４にシンドロームｓＹカ供給される
。
。
第２図の装置と比較して第６図の装置はより多くのメモ
リ場所を必要とする。しかし第６図の装置よシも算出時
間が短かくなる。８ビットマイクロプロセツサの場合は
いずれにしてもＹが８ビット群へ細分されるため、本来
のシンドローム算出は２つの排他オア結合の導出に低減
される。
リ場所を必要とする。しかし第６図の装置よシも算出時
間が短かくなる。８ビットマイクロプロセツサの場合は
いずれにしてもＹが８ビット群へ細分されるため、本来
のシンドローム算出は２つの排他オア結合の導出に低減
される。
発明の効果
本発明によし、シンドロームの形成が著しく簡単に行な
えるようにしたデータ受信装置が提供される。
えるようにしたデータ受信装置が提供される。
第１図はパリティチェックマトリクスを用いたシンドロ
ーム形成の説明図、第２図は第１実施例のブロック図、
第３図は第２実施例のブロック図を示す。 Ｈ・・・パリティチェックマトリクス、Ｙ・・・データ
語、ＳＹ・・・シンドローム、Ｙ工〜Ｙ４・・・群、ｈ
ｌｌ、〜ｈ１４・・・行、 ＭａｔｒｌＸＨＹｘｈｅｘｘｄ、８１ ＳＹ＝ １１１０１００１１０ １ｘ Ｆｉｇ、１
ーム形成の説明図、第２図は第１実施例のブロック図、
第３図は第２実施例のブロック図を示す。 Ｈ・・・パリティチェックマトリクス、Ｙ・・・データ
語、ＳＹ・・・シンドローム、Ｙ工〜Ｙ４・・・群、ｈ
ｌｌ、〜ｈ１４・・・行、 ＭａｔｒｌＸＨＹｘｈｅｘｘｄ、８１ ＳＹ＝ １１１０１００１１０ １ｘ Ｆｉｇ、１
Claims (1)
- 【特許請求の範囲】 １、無線周波を用いて伝送されるデータを受信する装置
であって、この場合、受信したデータ語およびパリティ
チェックマトリクスからシンドロームを形成し、該シン
ドロームをエラー検出および場合によりエラー補正のた
めに用いるようにしたデータ受信装置において、シンド
ローム形成のためにデータ語の複数個のビット群がそれ
ぞれ１つのアドレスを形成するようにし、さらに各群の
ビットに配属された、パリティチェックマトリクスの記
憶されている行の部分シンドロームを前記アドレスを用
いて呼び出すようにし、さらに該部分シンドロームを排
他オアの形式で結合するようにしたことを特徴とするデ
ータ受信装置。 ２、前記の部分シンドロームが、値１を有する各群のビ
ットに配属されている、パリティチェックマトリクスの
行の排他オア結合の結果として、ファイルされているよ
うにした請求項１記載のデータ受信装置。 ３、パリティチェックマトリクスの、１を１つしか有し
ていない所属の行のビットはアドレス形成のために使用
しないようにし、該ビットは部分シンドロームと排他オ
アの形式で結合するようにした請求項２記載のデータ受
信装置。 ４、２６ビット−データ語、部分シンドロームと排他オ
ア結合される１０ビットから成る１つの群と、各４ビッ
トから成る４つの群へ分割するようにした請求項３記載
のデータ受信装置。 ５、２６ビット−データ語を、部分シンドロームと排他
オア結合される１０ビットから成る１つの群と、各８ビ
ットを有する２つの群に分割した請求項３記載のデータ
受信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873707143 DE3707143A1 (de) | 1987-03-06 | 1987-03-06 | Geraet zum empfang von daten |
| DE3707143.2 | 1987-03-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234633A true JPS63234633A (ja) | 1988-09-29 |
Family
ID=6322373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63051792A Pending JPS63234633A (ja) | 1987-03-06 | 1988-03-07 | データ受信装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0280914B1 (ja) |
| JP (1) | JPS63234633A (ja) |
| KR (1) | KR960008469B1 (ja) |
| AT (1) | ATE130984T1 (ja) |
| DE (2) | DE3707143A1 (ja) |
| TR (1) | TR23714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199811A (ja) * | 2009-02-24 | 2010-09-09 | Fanuc Ltd | 制御装置のメモリシステム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280484A (en) * | 1989-07-08 | 1994-01-18 | Alcatel N.V. | Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information |
| DE3922486A1 (de) * | 1989-07-08 | 1991-01-17 | Standard Elektrik Lorenz Ag | Zeitmultiplex-nachrichtenuebertragungssystem mit einer auf die codierung von in die uebertragene nachricht eingefuegten woertern ansprechenden empfangsseitigen synchronisierschaltung |
| JPH0345020A (ja) * | 1989-07-13 | 1991-02-26 | Canon Inc | 巡回符号処理回路 |
| JPH04211547A (ja) * | 1990-03-20 | 1992-08-03 | Fujitsu Ltd | 同期回路 |
| US5442646A (en) | 1994-02-01 | 1995-08-15 | The Mitre Corporation | Subcarrier communication system |
| US5966029A (en) * | 1997-07-15 | 1999-10-12 | Motorola, Inc. | Multi-bit exclusive or |
| CN105629264B (zh) * | 2015-12-25 | 2017-11-07 | 南京维罡电子设备有限公司 | 用于gps/北斗导航接收机的导航数据校验方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644947A (en) * | 1979-09-20 | 1981-04-24 | Hitachi Ltd | Code error control system |
| JPS58127445A (ja) * | 1982-01-25 | 1983-07-29 | Victor Co Of Japan Ltd | 誤り訂正方式 |
| JPS6085627A (ja) * | 1983-09-15 | 1985-05-15 | クセルト セントロ・ステユデイ・エ・ラボラトリ・テレコミニカチオ−ニ・エツセ・ピ−・ア− | 巡回完全２進符号のデコ−ダ |
| US4623999A (en) * | 1984-06-04 | 1986-11-18 | E-Systems, Inc. | Look-up table encoder for linear block codes |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3543976A1 (de) * | 1985-12-12 | 1987-06-19 | Siemens Ag | Anordnung zum erzeugen von pruefwoertern fuer datenbloecke |
-
1987
- 1987-03-06 DE DE19873707143 patent/DE3707143A1/de active Granted
-
1988
- 1988-02-05 AT AT88101665T patent/ATE130984T1/de active
- 1988-02-05 EP EP88101665A patent/EP0280914B1/de not_active Expired - Lifetime
- 1988-02-05 DE DE3854725T patent/DE3854725D1/de not_active Expired - Fee Related
- 1988-03-03 KR KR88002215A patent/KR960008469B1/ko not_active Expired - Fee Related
- 1988-03-04 TR TR88/0167A patent/TR23714A/xx unknown
- 1988-03-07 JP JP63051792A patent/JPS63234633A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644947A (en) * | 1979-09-20 | 1981-04-24 | Hitachi Ltd | Code error control system |
| JPS58127445A (ja) * | 1982-01-25 | 1983-07-29 | Victor Co Of Japan Ltd | 誤り訂正方式 |
| JPS6085627A (ja) * | 1983-09-15 | 1985-05-15 | クセルト セントロ・ステユデイ・エ・ラボラトリ・テレコミニカチオ−ニ・エツセ・ピ−・ア− | 巡回完全２進符号のデコ−ダ |
| US4623999A (en) * | 1984-06-04 | 1986-11-18 | E-Systems, Inc. | Look-up table encoder for linear block codes |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199811A (ja) * | 2009-02-24 | 2010-09-09 | Fanuc Ltd | 制御装置のメモリシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0280914A2 (de) | 1988-09-07 |
| DE3707143C2 (ja) | 1992-11-19 |
| EP0280914A3 (de) | 1992-01-08 |
| KR880012029A (ko) | 1988-10-31 |
| DE3707143A1 (de) | 1988-09-15 |
| KR960008469B1 (en) | 1996-06-26 |
| ATE130984T1 (de) | 1995-12-15 |
| DE3854725D1 (de) | 1996-01-11 |
| TR23714A (tr) | 1990-06-29 |
| EP0280914B1 (de) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4077028A (en) | Error checking and correcting device | |
| US6195764B1 (en) | Data encoder/decoder for a high speed serial link | |
| US4654853A (en) | Data transmission method | |
| US4562578A (en) | Method for data transmission | |
| JPS63197124A (ja) | 誤り検査システム | |
| JPS63234633A (ja) | データ受信装置 | |
| CA1183959A (en) | Circuit for checking bit errors in a received bch code succession by the use of primitive and non- primitive polynomials | |
| US5878061A (en) | Providing serial data clock signal transitions with parity bits | |
| US6101625A (en) | Method and apparatus for performing error correcting process with small memory capacity | |
| JP3169832B2 (ja) | フレーム構成のデジタル信号のデータ誤り訂正方法及びそれに利用する装置 | |
| US6138263A (en) | Error correcting method and apparatus for information data having error correcting product code block | |
| JP2738538B2 (ja) | データ受信機 | |
| US4739506A (en) | IC chip error detecting and correcting apparatus | |
| US5303245A (en) | Information signal processing method and apparatus | |
| JPS62216557A (ja) | 位相▲あい▼▲まい▼度除去回路 | |
| US4181914A (en) | System for reducing transmission problems in a parallel digital data transmission system | |
| JP2755061B2 (ja) | フレーム同期方式 | |
| JPH0689195A (ja) | データ受信装置 | |
| JPH0613915A (ja) | 誤り検出方法 | |
| SU1231503A1 (ru) | Устройство дл исправлени ошибок в системах хранени и передачи информации в кодовой комбинации | |
| JPH0292117A (ja) | 誤り訂正回路 | |
| JPH04157870A (ja) | データ処理装置 | |
| KR100218153B1 (ko) | 데이터 통신의 블록 인터리브/디인터리브 방법 | |
| JPS63211849A (ja) | シリアルデ−タ受信方式 | |
| JPH0374984B2 (ja) |