JPS63236152A - Ｉ／ｏキユ−イング制御方法 - Google Patents
Ｉ／ｏキユ−イング制御方法Info
- Publication number
- JPS63236152A JPS63236152A JP6937387A JP6937387A JPS63236152A JP S63236152 A JPS63236152 A JP S63236152A JP 6937387 A JP6937387 A JP 6937387A JP 6937387 A JP6937387 A JP 6937387A JP S63236152 A JPS63236152 A JP S63236152A
- Authority
- JP
- Japan
- Prior art keywords
- request
- queue
- channel
- control information
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
本発明は、あるｌ／Ｏ（入出力装置）要求が、使用可能
である全ての転送路に関し使用中である条件を検出した
場合に、これを他の要求の処理に悪影響を与えることの
ない別のキューに移動し、又、あるＩ／Ｏ要求に関し使
用中の条件が検出された事実を転送路を構成する各ユニ
ットの制御情報に記憶し、これらの使用中の条件が解除
されたことをトリガにこの制御情報を検査し、もしこの
表示があった場合には前記別のキューに接続されていた
サブチャネルを対応する通常のキューに移動するように
したものである。
である全ての転送路に関し使用中である条件を検出した
場合に、これを他の要求の処理に悪影響を与えることの
ない別のキューに移動し、又、あるＩ／Ｏ要求に関し使
用中の条件が検出された事実を転送路を構成する各ユニ
ットの制御情報に記憶し、これらの使用中の条件が解除
されたことをトリガにこの制御情報を検査し、もしこの
表示があった場合には前記別のキューに接続されていた
サブチャネルを対応する通常のキューに移動するように
したものである。
［産業上の利用分野］
本発明は、計算機システムにおいて、Ｉ／Ｏ要求がハー
ドウェア内部にキューイングされ得る所謂Ｉ／Ｏキュー
イングの制御方法に関する。
ドウェア内部にキューイングされ得る所謂Ｉ／Ｏキュー
イングの制御方法に関する。
あるＩ／Ｏ要求に関し使用可能な転送路が全て使用中で
ある場合、そのＩ／Ｏ要求がキュー内部にあるため弛の
要求と等しく処理開始の試行を続行する。このことは、
起動可能な他の要求の平均持ち時間を確実に増加させ、
又、この処理を行うチャネルプロセッサ（ＣＨＰ）のプ
ロセッサビジー率も不要に高いものとなり、他の重要サ
ービスの開始が遅くなる。
ある場合、そのＩ／Ｏ要求がキュー内部にあるため弛の
要求と等しく処理開始の試行を続行する。このことは、
起動可能な他の要求の平均持ち時間を確実に増加させ、
又、この処理を行うチャネルプロセッサ（ＣＨＰ）のプ
ロセッサビジー率も不要に高いものとなり、他の重要サ
ービスの開始が遅くなる。
このため、あるＩ／Ｏ要求に関し使用可能な転送路が全
て使用中である場合、処理開始の試行等のために不要な
時間を取らないようにしてプロセッサビジー率の増加を
防止することが要求される。
て使用中である場合、処理開始の試行等のために不要な
時間を取らないようにしてプロセッサビジー率の増加を
防止することが要求される。
［従来の技術〕
従来のＩ／Ｏ要求キューイングの制御では、先ず次のよ
うな必要条件が満足されるようになっている。
うな必要条件が満足されるようになっている。
■Ｉ／Ｏ要求キューイングの１エントリは、Ｉ／Ｏデバ
イス〈例えばＤＡＳＴＳＭ下等）に１対１に対応するサ
ブチャネルである。
イス〈例えばＤＡＳＴＳＭ下等）に１対１に対応するサ
ブチャネルである。
■チャネルサブシステム内に定義されるチセネルーコン
トロールユニットーデバイス間の接続関係を転送路と呼
ぶが、これらの転送路はグループ化される。キューはこ
れらの各グループに対し１本定義され、あるデバイスに
接続される全ての転送路は同一のグループに属する。こ
のデバイスに対応するサブチャネルはこのグループに対
応するキューにエンキューされる。
トロールユニットーデバイス間の接続関係を転送路と呼
ぶが、これらの転送路はグループ化される。キューはこ
れらの各グループに対し１本定義され、あるデバイスに
接続される全ての転送路は同一のグループに属する。こ
のデバイスに対応するサブチャネルはこのグループに対
応するキューにエンキューされる。
■ハードウェアはあるデバイスに対するＩ／Ｏ要求を該
キューから１エントリをデキューすることにより認識す
る。このキューへのサブチャネルのエンキューはＣＰＵ
におけるＩ ／ Ｏ命令の発行によりなされる。
キューから１エントリをデキューすることにより認識す
る。このキューへのサブチャネルのエンキューはＣＰＵ
におけるＩ ／ Ｏ命令の発行によりなされる。
■あるデバイスに対するＩ ／ＯＮ！！求が使用する転
送路はハードウェアにより選択される。もしある転送路
上のあるユニット（例えばチャネル）がビジー（ＢｔＪ
ＳＹ）であれば、ハードウェアは該Ｉ／Ｏ要求のために
他の転送路を選択する機能がある。
送路はハードウェアにより選択される。もしある転送路
上のあるユニット（例えばチャネル）がビジー（ＢｔＪ
ＳＹ）であれば、ハードウェアは該Ｉ／Ｏ要求のために
他の転送路を選択する機能がある。
■あるＩ／Ｏ要求に関し使用可能な転送路が全て使用中
である場合にも、原則としてはこのＩ／Ｏ要求が起動失
敗としてソフトウェアに終了報告されることなく、ハー
ドウェア内部で待つことが可能である。
である場合にも、原則としてはこのＩ／Ｏ要求が起動失
敗としてソフトウェアに終了報告されることなく、ハー
ドウェア内部で待つことが可能である。
［発明が解決しようとする問題点］
従来方式では、あるＩ／Ｏ要求に関して使用可能な転送
路が全て使用中である場合でも該Ｉ／Ｏ要求はキュー内
部にあり、他の要求と等しく処理開始の試行を受は続け
る。このことは起動可能な他の要求の平均持ら時間を増
加させる。又、この処理を行うＣＨＰのプロセッサとジ
ー率も不要に高いものとなり、他の重要なサービスの開
始が遅くなるという問題があった。
路が全て使用中である場合でも該Ｉ／Ｏ要求はキュー内
部にあり、他の要求と等しく処理開始の試行を受は続け
る。このことは起動可能な他の要求の平均持ら時間を増
加させる。又、この処理を行うＣＨＰのプロセッサとジ
ー率も不要に高いものとなり、他の重要なサービスの開
始が遅くなるという問題があった。
このことは時としてチ１１ネルのコマンドオーバーラン
等を引ぎ起こす。一般に転送路のビジー状態はＣＨＰに
おける代表的な処理の／Ｏ００倍程度の長時間にわたる
ことが多く、サブチャネルに対しこのような無駄な起動
試行を長時間にわたり試みるという悪影響は大きな問題
であった。
等を引ぎ起こす。一般に転送路のビジー状態はＣＨＰに
おける代表的な処理の／Ｏ００倍程度の長時間にわたる
ことが多く、サブチャネルに対しこのような無駄な起動
試行を長時間にわたり試みるという悪影響は大きな問題
であった。
本発明は、このような点に鑑みてなされたもので、ある
Ｉ／Ｏ要求に関し使用可能な転送路が全て使用中である
場合、処理開始の試行などのために不’Ｉｌ’１時間を
取らないようにしてプロセッサビジー率の増加を防止す
るようなＩ／Ｏキューイング制御方法を提供することに
ある。
Ｉ／Ｏ要求に関し使用可能な転送路が全て使用中である
場合、処理開始の試行などのために不’Ｉｌ’１時間を
取らないようにしてプロセッサビジー率の増加を防止す
るようなＩ／Ｏキューイング制御方法を提供することに
ある。
［問題点を解決するための手段］
第１図は本発明方法の原理を示すフローチャートである
。本発明では、一時的な要因においてチｉｙネルサブシ
ステムのある部分が使用中の状態にある時、この部分を
使用しようとしたＩ／Ｏ要求がこの条件のために該部分
を使用できなかったことを該部分の制御情報に記憶する
と共に、そのＩ／Ｏ要求を特殊なキューに移動しくステ
ップ（１））前記ある部分の一時的要因が解除されたと
きこのある部分に対応する制御情報が検査され、この部
分の一時的要因によりＩ／Ｏ要求の実行が失敗した旨が
記述されている場合には前記特殊なキューの内部を対応
する通常のキューに移動する（ステップ■）。
。本発明では、一時的な要因においてチｉｙネルサブシ
ステムのある部分が使用中の状態にある時、この部分を
使用しようとしたＩ／Ｏ要求がこの条件のために該部分
を使用できなかったことを該部分の制御情報に記憶する
と共に、そのＩ／Ｏ要求を特殊なキューに移動しくステ
ップ（１））前記ある部分の一時的要因が解除されたと
きこのある部分に対応する制御情報が検査され、この部
分の一時的要因によりＩ／Ｏ要求の実行が失敗した旨が
記述されている場合には前記特殊なキューの内部を対応
する通常のキューに移動する（ステップ■）。
［作用］
本発明では、Ｉ／Ｏ要求が使用可能である全ての転送路
に関し使用中である場合には、使用中であった旨を示す
フラグを転送路を構成する各ユニットの制御情報に記憶
しておくと同時に、そのＩ／Ｏ要求を伯の処理に悪影響
を与えることのない別の特殊なキューに移動する。
に関し使用中である場合には、使用中であった旨を示す
フラグを転送路を構成する各ユニットの制御情報に記憶
しておくと同時に、そのＩ／Ｏ要求を伯の処理に悪影響
を与えることのない別の特殊なキューに移動する。
そして、前記使用中の条件が解除された時は、前記制御
情報を検査してＩ／Ｏ要求が実行に失敗した日のフラグ
があった場合には前記特殊なキューに接続されていたサ
ブチャネルを対応する通常のキューに移動する。
情報を検査してＩ／Ｏ要求が実行に失敗した日のフラグ
があった場合には前記特殊なキューに接続されていたサ
ブチャネルを対応する通常のキューに移動する。
［実浦例］
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明の方法を実ｔＡするためのシステムブロ
ック図で、１デバイスに対し注目した転送路とこれを構
成するユニット群の構成図である。
ック図で、１デバイスに対し注目した転送路とこれを構
成するユニット群の構成図である。
図中、１はデバイス、２．３はコントロールユニッ１−
１４．５はチャネルである。６はチャネルプロセッサ（
ＣＨＰ）で、その内部の半導体メモリにはチャネルコン
トロールユニットの制御情報がある。／Ｏはチャネルプ
ロセッサ６に接続されたチャネルプロセッサ用の局所記
憶装ｆｆｔ（ＣＨＰ局所記憶装置）である。Ｃ）ＩＰ局
所記憶装置／Ｏには、チャネル６の制御情報を記憶する
制御情報ブロック（ＣＩ−ＩＣＢ）１１と、コントロー
ルユニット２．３の制御情報を記憶する制御情報ブロッ
ク（ＣＨＣＵＣＢ）１２と、キューの制御情報を記憶す
る制御情報ブロック（ＰＧＭＷ）１３とが設けられてい
る。ＣＨＣＢｌｌの記憶容量は例えば６４バイト、ＣＨ
ＣＵＣＢＩ ２は４バイト、ＰＧＭＷ１３は６４バイト
となっている。
１４．５はチャネルである。６はチャネルプロセッサ（
ＣＨＰ）で、その内部の半導体メモリにはチャネルコン
トロールユニットの制御情報がある。／Ｏはチャネルプ
ロセッサ６に接続されたチャネルプロセッサ用の局所記
憶装ｆｆｔ（ＣＨＰ局所記憶装置）である。Ｃ）ＩＰ局
所記憶装置／Ｏには、チャネル６の制御情報を記憶する
制御情報ブロック（ＣＩ−ＩＣＢ）１１と、コントロー
ルユニット２．３の制御情報を記憶する制御情報ブロッ
ク（ＣＨＣＵＣＢ）１２と、キューの制御情報を記憶す
る制御情報ブロック（ＰＧＭＷ）１３とが設けられてい
る。ＣＨＣＢｌｌの記憶容量は例えば６４バイト、ＣＨ
ＣＵＣＢＩ ２は４バイト、ＰＧＭＷ１３は６４バイト
となっている。
２０は中央処理装置ｉｔ （ＣＰｔＪ）６０の管理下に
あってメモリを制御するメモリ制御装置（ＭＣＵ）であ
る。このメモリ制御装置２０には主記憶装置（ＭＳＵ）
３０が接続される。
あってメモリを制御するメモリ制御装置（ＭＣＵ）であ
る。このメモリ制御装置２０には主記憶装置（ＭＳＵ）
３０が接続される。
主記憶装置３０において、４０はｔ／Ｏ要求キューを格
納する通常のキュ一群である。５０はブロックキューな
る処理が一時的に不可能であるサブチャネルのみエンキ
ューされる特殊キュ一群である。
納する通常のキュ一群である。５０はブロックキューな
る処理が一時的に不可能であるサブチャネルのみエンキ
ューされる特殊キュ一群である。
キュ一群４０において、４１はデバイス１に対応するナ
ブチャネル、４２．４３．・・・は他の■／Ｏのサブチ
ャネルとなっている。
ブチャネル、４２．４３．・・・は他の■／Ｏのサブチ
ャネルとなっている。
このような構成における動作を次に説明する。
尚、キュ一群４０はサブチャネル間のポインタ接続によ
り構成される。チャネルプロセッサ６は、能動的にキュ
一群をサーチし、空でないキューを検出するとそのトッ
プエントリをデキューし、これに記述されるＩ／Ｏ要求
の処理開始を試みる。
り構成される。チャネルプロセッサ６は、能動的にキュ
一群をサーチし、空でないキューを検出するとそのトッ
プエントリをデキューし、これに記述されるＩ／Ｏ要求
の処理開始を試みる。
今、サブチャネル４１に記述されるＩ／Ｏ要求チャネル
、４，５が図示しない他のデバイスのための処理により
使用中であり、このＩ／Ｏ要求が実行できなかったとす
る。従来方式ではこの場合キュ一群４０のラストにエン
キューされた。もしキュ一群４０に十分な数のチャネル
がキューイングされていなければ比較的短い時間で再び
サブチャネル４１はチャネルプロセッサ６にデキューさ
れ、起動を試行され再びエンキューされることになる。
、４，５が図示しない他のデバイスのための処理により
使用中であり、このＩ／Ｏ要求が実行できなかったとす
る。従来方式ではこの場合キュ一群４０のラストにエン
キューされた。もしキュ一群４０に十分な数のチャネル
がキューイングされていなければ比較的短い時間で再び
サブチャネル４１はチャネルプロセッサ６にデキューさ
れ、起動を試行され再びエンキューされることになる。
この無駄なキューデバイスパッチング処理のオーバーヘ
ッドはチ１！ネル数台分のサービスに匹敵する程大きい
ことが分かつている。
ッドはチ１！ネル数台分のサービスに匹敵する程大きい
ことが分かつている。
本発明では、キュ一群５０に、ブロックトキューなる処
理が一時的に不可能であるサブチャネルのみエンキュー
する。サブチャネル４１に記述されるＩ／Ｏ要求がチャ
ネル４，５の使用中の条件で実行できなかった場合には
、チャネル４に対し使用中の条件を検出した時点でチャ
ネルプロセッサ６は対応するＣＨＣＢｌｌにＢＳＴＣＨ
（Ｂｕｓｙ ｔｏ Ｔｅ５ｔ Ｑｈａｎｎｅｌ）なる
フラグをセットする。
理が一時的に不可能であるサブチャネルのみエンキュー
する。サブチャネル４１に記述されるＩ／Ｏ要求がチャ
ネル４，５の使用中の条件で実行できなかった場合には
、チャネル４に対し使用中の条件を検出した時点でチャ
ネルプロセッサ６は対応するＣＨＣＢｌｌにＢＳＴＣＨ
（Ｂｕｓｙ ｔｏ Ｔｅ５ｔ Ｑｈａｎｎｅｌ）なる
フラグをセットする。
ＣＨＣＢｌｌは、第３図に示すテーブルのようにＢＳＴ
ＣＨフラグ及びチャネルに関係する転送路グループ番号
が格納される。Ｂ Ｓ Ｔ ＣＨフラグハードウェア、
該チャネルに対しチャネル使用中の条件を検出したこと
を表示する。
ＣＨフラグ及びチャネルに関係する転送路グループ番号
が格納される。Ｂ Ｓ Ｔ ＣＨフラグハードウェア、
該チャネルに対しチャネル使用中の条件を検出したこと
を表示する。
又、Ｒ１／’４的に該Ｉ／Ｏ要求が実行不可能であるこ
とを検出した時点でキュ一群４０．５０の制御ブロック
であるＰＧＭＷ１３にＢＥＱＶ （Ｂｌｏｃｋｅｄ
Ｅｘｅｃｕ［ｉｏｎ Ｑｕｅｕｅ Ｖａｌｉｄ）な
るフラグをセットする。ＢＥＱＶフラグは、キュ一群５
０に有効なエントリが存在することを示す。
とを検出した時点でキュ一群４０．５０の制御ブロック
であるＰＧＭＷ１３にＢＥＱＶ （Ｂｌｏｃｋｅｄ
Ｅｘｅｃｕ［ｉｏｎ Ｑｕｅｕｅ Ｖａｌｉｄ）な
るフラグをセットする。ＢＥＱＶフラグは、キュ一群５
０に有効なエントリが存在することを示す。
尚、ＰＧＭＷ （Ｐａｔｈ Ｑｒｏｕｐ ｌｙｊａｎ
ａｇｅｍｅｎｔ Ｗｏｒｄ ）は、第４図に示すテーブ
ルとなっており、Ｉ／Ｏ要求キュー制御情報、ブロック
トキュー制御情報及び８ＥＱＶフラグが格納される。
ａｇｅｍｅｎｔ Ｗｏｒｄ ）は、第４図に示すテーブ
ルとなっており、Ｉ／Ｏ要求キュー制御情報、ブロック
トキュー制御情報及び８ＥＱＶフラグが格納される。
さて、チャネル４の使用中の条件が解除された時、チャ
ネルプロセッサは対応するＣｌ−ＩＣＢ１１のＢ Ｓ
Ｔ ＣＨフラグを検査する。このフラグがＯＮ〈例えば
フラグビットが“１″）であれば、該ＣＨＣＢに記述さ
れるこのチャネルと関連する転送路グループの一覧表に
従って転送路グループの制御表（第４図）であるＰＧＭ
Ｗが走査される。
ネルプロセッサは対応するＣｌ−ＩＣＢ１１のＢ Ｓ
Ｔ ＣＨフラグを検査する。このフラグがＯＮ〈例えば
フラグビットが“１″）であれば、該ＣＨＣＢに記述さ
れるこのチャネルと関連する転送路グループの一覧表に
従って転送路グループの制御表（第４図）であるＰＧＭ
Ｗが走査される。
例えば、この場合では、ＰＧＭＷｌ ３にＢＥＱＶスラ
グがセットされているであろう。このことを検出したチ
せネルブＯセッサはブロックトキュ一群５０に接続され
る全てのサブチャネルを通常のＩ／Ｏ要求キュ一群４０
に移動する。その後は通常のＩ／Ｏキューとして処理で
きる。
グがセットされているであろう。このことを検出したチ
せネルブＯセッサはブロックトキュ一群５０に接続され
る全てのサブチャネルを通常のＩ／Ｏ要求キュ一群４０
に移動する。その後は通常のＩ／Ｏキューとして処理で
きる。
［発明の効果］
以上詳細に説明したように、本発明によれば、Ｉ／Ｏ要
求が使用中条件のため使用できなかった場合には特殊な
キューに入れ、使用中の該Ｉ／Ｏが使用可能になった時
点で特殊キューをサーチしてそのＩ／Ｏ要求を通常のキ
ューに移し実行できるようにしたので、特殊キューに入
っているキューについては従来のように逐一チェックす
ることがなく、起動可能な他の要求の平均時ら時間を増
加させることなくその要求された処理を行うことができ
る。
求が使用中条件のため使用できなかった場合には特殊な
キューに入れ、使用中の該Ｉ／Ｏが使用可能になった時
点で特殊キューをサーチしてそのＩ／Ｏ要求を通常のキ
ューに移し実行できるようにしたので、特殊キューに入
っているキューについては従来のように逐一チェックす
ることがなく、起動可能な他の要求の平均時ら時間を増
加させることなくその要求された処理を行うことができ
る。
第１図は本発明方法の原理を示すフローチャート、
第２図は本発明の方法を実施するためのシステムのブロ
ック図、 第３図はＣＨＣＢのテーブルの一例を示す図、第４図は
ＰＧＭＷのテーブルの一例を示す図である。 第２図において、 １はデバイス、 ２．３はコントロールユニット、 ４．５はチャネル、 ６はチャネルプロセッサ（ＣＨＰ）、 ／ＯはＣＨＰ局所記憶装置、 １１は制御情報ブロック（ＣＨＣＢ）、１２は制御情報
ブロック（ＣＨＣＵＣＢ）、１３は制御情報ブロック（
ＰＧＭＷ）、２０はメモリ制御装ｆｌ（ＭＣＵ）、 ３０は主記憶装置（ＭＳＵ）、 ４０は通常のキュ一群、 ４１．４２．・・・サブチャネル９． ５０は特殊キュ一群、 ５１．５２．・・・サブチャネル、 ６０は中央処理装置ｆ（ＣＰＵ）である。 本発明方法の原理を示すフローチャート第１ 図
ック図、 第３図はＣＨＣＢのテーブルの一例を示す図、第４図は
ＰＧＭＷのテーブルの一例を示す図である。 第２図において、 １はデバイス、 ２．３はコントロールユニット、 ４．５はチャネル、 ６はチャネルプロセッサ（ＣＨＰ）、 ／ＯはＣＨＰ局所記憶装置、 １１は制御情報ブロック（ＣＨＣＢ）、１２は制御情報
ブロック（ＣＨＣＵＣＢ）、１３は制御情報ブロック（
ＰＧＭＷ）、２０はメモリ制御装ｆｌ（ＭＣＵ）、 ３０は主記憶装置（ＭＳＵ）、 ４０は通常のキュ一群、 ４１．４２．・・・サブチャネル９． ５０は特殊キュ一群、 ５１．５２．・・・サブチャネル、 ６０は中央処理装置ｆ（ＣＰＵ）である。 本発明方法の原理を示すフローチャート第１ 図
Claims (1)
- 【特許請求の範囲】 計算機システムにおけるＩ／Ｏ要求がハードウェア内部
にキューイングされ得るＩ／Ｏキューイング制御方法に
おいて、 一時的な要因においてチャネルサブシステムのある部分
が使用中の状態にある時、この部分を使用しようとした
Ｉ／Ｏ要求がこの条件のために該部分を使用できなかっ
たことを該部分の制御情報に記憶すると共に、そのＩ／
Ｏ要求を特殊なキューに移動し（ステップ（１）） 前記ある部分の一時的要因が解除されたときこのある部
分に対応する制御情報が検査され、この部分の一時的要
因によりＩ／Ｏ要求の実行が失敗した旨が記述されてい
る場合には前記特殊なキューの内部を対応する通常のキ
ューに移動する（ステップ（２））ようにしたことを特
徴とするＩ／Ｏキューイング制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6937387A JPS63236152A (ja) | 1987-03-24 | 1987-03-24 | Ｉ／ｏキユ−イング制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6937387A JPS63236152A (ja) | 1987-03-24 | 1987-03-24 | Ｉ／ｏキユ−イング制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63236152A true JPS63236152A (ja) | 1988-10-03 |
Family
ID=13400690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6937387A Pending JPS63236152A (ja) | 1987-03-24 | 1987-03-24 | Ｉ／ｏキユ−イング制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63236152A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009101050A1 (en) * | 2008-02-14 | 2009-08-20 | International Business Machines Corporation | Reserved device access contention reduction |
| US8838860B2 (en) | 2008-02-14 | 2014-09-16 | International Business Machines Corporation | Determining extended capability of a channel path |
| US8892781B2 (en) | 2008-02-14 | 2014-11-18 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
| US8918542B2 (en) | 2013-03-15 | 2014-12-23 | International Business Machines Corporation | Facilitating transport mode data transfer between a channel subsystem and input/output devices |
| US8972615B2 (en) | 2009-11-12 | 2015-03-03 | International Business Machines Corporation | Communication with input/output system devices |
| US8990439B2 (en) | 2013-05-29 | 2015-03-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
| US9021155B2 (en) | 2011-06-01 | 2015-04-28 | International Business Machines Corporation | Fibre channel input/output data routing including discarding of data transfer requests in response to error detection |
| US9043494B2 (en) | 2008-02-14 | 2015-05-26 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
| US9052837B2 (en) | 2008-02-14 | 2015-06-09 | International Business Machines Corporation | Processing communication data in a ships passing condition |
-
1987
- 1987-03-24 JP JP6937387A patent/JPS63236152A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9330042B2 (en) | 2008-02-14 | 2016-05-03 | International Business Machines Corporation | Determining extended capability of a channel path |
| US8838860B2 (en) | 2008-02-14 | 2014-09-16 | International Business Machines Corporation | Determining extended capability of a channel path |
| US8892781B2 (en) | 2008-02-14 | 2014-11-18 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
| WO2009101050A1 (en) * | 2008-02-14 | 2009-08-20 | International Business Machines Corporation | Reserved device access contention reduction |
| US8977793B2 (en) | 2008-02-14 | 2015-03-10 | International Business Machines Corporation | Determining extended capability of a channel path |
| US9483433B2 (en) | 2008-02-14 | 2016-11-01 | International Business Machines Corporation | Processing communication data in a ships passing condition |
| US9043494B2 (en) | 2008-02-14 | 2015-05-26 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
| US9052837B2 (en) | 2008-02-14 | 2015-06-09 | International Business Machines Corporation | Processing communication data in a ships passing condition |
| US9436272B2 (en) | 2008-02-14 | 2016-09-06 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
| US9298379B2 (en) | 2008-02-14 | 2016-03-29 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
| US8972615B2 (en) | 2009-11-12 | 2015-03-03 | International Business Machines Corporation | Communication with input/output system devices |
| US9021155B2 (en) | 2011-06-01 | 2015-04-28 | International Business Machines Corporation | Fibre channel input/output data routing including discarding of data transfer requests in response to error detection |
| US8918542B2 (en) | 2013-03-15 | 2014-12-23 | International Business Machines Corporation | Facilitating transport mode data transfer between a channel subsystem and input/output devices |
| US9195394B2 (en) | 2013-05-29 | 2015-11-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
| US8990439B2 (en) | 2013-05-29 | 2015-03-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158964B2 (en) | Queue management | |
| US8516163B2 (en) | Hardware-based concurrent direct memory access (DMA) engines on serial rapid input/output SRIO interface | |
| US5852747A (en) | System for awarding token to client for accessing first data block specified in client request without interference due to contention from other client | |
| US20060182137A1 (en) | Fast and memory protected asynchronous message scheme in a multi-process and multi-thread environment | |
| US9378047B1 (en) | Efficient communication of interrupts from kernel space to user space using event queues | |
| US6629124B1 (en) | Multimedia data transferring method | |
| JP3832341B2 (ja) | メモリプール管理方式 | |
| US6185650B1 (en) | High performance locking facility | |
| US20250133134A1 (en) | Method and system for scalable reliable connection transport for rdma | |
| JPS63236152A (ja) | Ｉ／ｏキユ−イング制御方法 | |
| US7539780B2 (en) | Asynchronous completion notification for an RDMA system | |
| US6615296B2 (en) | Efficient implementation of first-in-first-out memories for multi-processor systems | |
| US20060070072A1 (en) | Information processing apparatus, memory area management method, and computer program | |
| US5944788A (en) | Message transfer system and control method for multiple sending and receiving modules in a network supporting hardware and software emulated modules | |
| US5999969A (en) | Interrupt handling system for message transfers in network having mixed hardware and software emulated modules | |
| CN113886082A (zh) | 请求处理方法、装置、计算设备及介质 | |
| CN115801814A (zh) | 一种基于串口双fifo缓冲区结构的数据传输方法、系统及存储介质 | |
| US6865579B1 (en) | Simplified thread control block design | |
| JPS63223860A (ja) | 複数プロセツサ構成装置 | |
| JPH06282447A (ja) | 待ち行列管理方式 | |
| EP1139228A2 (en) | An intelligent bus interconnect unit | |
| CN1097783C (zh) | 数据处理的系统和方法以及带有这类系统的通信系统 | |
| JP2534797B2 (ja) | キュ―イング制御方式 | |
| JPH03235147A (ja) | ディスクキャッシュの効率化方式 | |
| CN119544629A (zh) | 数据包处理方法及装置 |