JPS63237268A - 磁気ディスク装置 - Google Patents
磁気ディスク装置Info
- Publication number
- JPS63237268A JPS63237268A JP7109487A JP7109487A JPS63237268A JP S63237268 A JPS63237268 A JP S63237268A JP 7109487 A JP7109487 A JP 7109487A JP 7109487 A JP7109487 A JP 7109487A JP S63237268 A JPS63237268 A JP S63237268A
- Authority
- JP
- Japan
- Prior art keywords
- servo control
- signal
- digital
- storage means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、磁気ディスクに係り、特にＩＣ化に好適なヘ
ッドのサーボ制御方法およびその装置に関する。
ッドのサーボ制御方法およびその装置に関する。
［従来の技術］
従来のサーボ制御方式では、特に、ボイスコイルモータ
（ＶＣＭ）をへ・ントアクチュエータとして使用したサ
ーボ面サーボ制御方式の場合、目標速度、目標加速度お
よび外力補正の各データテーブルを記憶手段に記憶して
おき、シーク時に残りトラック数、現在のトラック位置
等に応じたデータを記憶手段から読出しＤＡ変換器によ
ってアナログ信号に変換してサーボ制御に用いている。
（ＶＣＭ）をへ・ントアクチュエータとして使用したサ
ーボ面サーボ制御方式の場合、目標速度、目標加速度お
よび外力補正の各データテーブルを記憶手段に記憶して
おき、シーク時に残りトラック数、現在のトラック位置
等に応じたデータを記憶手段から読出しＤＡ変換器によ
ってアナログ信号に変換してサーボ制御に用いている。
その際、特開昭５７−６４７０号公報に開示されている
ような構成においては、外力補正データ用に専用のＤＡ
変換器を使用している。
ような構成においては、外力補正データ用に専用のＤＡ
変換器を使用している。
［発明か解決しようとする問題点］
上記従来の技術では、第４図に示すように記憶手段か記
憶しているデータの種類（目標速度、目標加速度、外力
補正等）に応じた数のＤＡ変換器を使用することとなる
。ＤＡ変換器は高価てありかつ実装面積か大きいので、
この素子を多数用いることは装置の小型化において支障
となった。特に、サーボ制御回路をＩＣ化する場合には
、ＤＡ変換器の数によりチップ面積、素子数、消費電力
、ピン数か大きく変わるために、突来の方式ではＩＣの
数が多くなり、小型かつ大容量の装置を実現する上で非
常に不利となる問題かあった。
憶しているデータの種類（目標速度、目標加速度、外力
補正等）に応じた数のＤＡ変換器を使用することとなる
。ＤＡ変換器は高価てありかつ実装面積か大きいので、
この素子を多数用いることは装置の小型化において支障
となった。特に、サーボ制御回路をＩＣ化する場合には
、ＤＡ変換器の数によりチップ面積、素子数、消費電力
、ピン数か大きく変わるために、突来の方式ではＩＣの
数が多くなり、小型かつ大容量の装置を実現する上で非
常に不利となる問題かあった。
本発明の目的は、前述の問題点に鑑み、特にＩＣ化に好
適なサーボ制御方法およびその装置な提供することにあ
る。
適なサーボ制御方法およびその装置な提供することにあ
る。
［問題点を解決するための手段１
上記目的を達成するために、本願第１発明のサーボ制御
方法は、 ヘッドを制御する複数種の異なるサーボ制御信号をデジ
タル信号として記憶する記憶手段を有する磁気ディスク
装置におけるサーボ制御方法において、 必要時に上記記憶手段から上記複数種のサーボ制御信号
を選択的に読出してアナログ信号に変換し、 該アナログ信号値を異なるサーボ制御信号毎に保持し、 該保持されたアナログ信号値を、上記デジタル信号のア
ナログ信号への変換毎に更新するようにしたものである
。
方法は、 ヘッドを制御する複数種の異なるサーボ制御信号をデジ
タル信号として記憶する記憶手段を有する磁気ディスク
装置におけるサーボ制御方法において、 必要時に上記記憶手段から上記複数種のサーボ制御信号
を選択的に読出してアナログ信号に変換し、 該アナログ信号値を異なるサーボ制御信号毎に保持し、 該保持されたアナログ信号値を、上記デジタル信号のア
ナログ信号への変換毎に更新するようにしたものである
。
また、本願第２発明のサーボ制御装置は、第１図に示す
ように、 ヘッドを制御する複数種の異なるサーボ制御信号をデジ
タル信号として記憶する記憶手段を有する磁気ディスク
装置におけるサーボ制御装置において、 上記記憶手段からのデジタル出力をアナログ信号へ変換
するデジタルアナログ変換器と。
ように、 ヘッドを制御する複数種の異なるサーボ制御信号をデジ
タル信号として記憶する記憶手段を有する磁気ディスク
装置におけるサーボ制御装置において、 上記記憶手段からのデジタル出力をアナログ信号へ変換
するデジタルアナログ変換器と。
複数のサンプルホールド回路と、
該複数のサンプルホールド回路のいずれかへ上記デジタ
ルアナログ変換器の出力を選択的に入力する切換手段と
、 上記記憶手段および上記切換手段を制御する制御手段と を几えたことを特徴としている。
ルアナログ変換器の出力を選択的に入力する切換手段と
、 上記記憶手段および上記切換手段を制御する制御手段と を几えたことを特徴としている。
［作用１
本発明ては、複数のサンプルホールド回路および複数の
アナロクスイッチ（切換手段）を用いることにより、Ｄ
ＡＣをタイムシェアリングで用いることかてき、これに
よりシーク動作中に複数種の異なるデジタルサーボ制御
信号を１個のＤＡＣで連続的にかつ必要に応じて変化さ
せて出力することかできる。
アナロクスイッチ（切換手段）を用いることにより、Ｄ
ＡＣをタイムシェアリングで用いることかてき、これに
よりシーク動作中に複数種の異なるデジタルサーボ制御
信号を１個のＤＡＣで連続的にかつ必要に応じて変化さ
せて出力することかできる。
この構成により、ＤＡ変換器の数を減らすことができる
のて、実装面積および価格を低減する効果かあり、特に
サーボ制御回路をＩＣ化する場合、チップ面積、素子数
、消費電力およびビン数を低減することかできる。
のて、実装面積および価格を低減する効果かあり、特に
サーボ制御回路をＩＣ化する場合、チップ面積、素子数
、消費電力およびビン数を低減することかできる。
［実施例］
以下、本発明の一実施例について詳細に説明する。
まず、本発明によるサーボ制御装置の一実施例の構成を
第２図を参照して説明する。
第２図を参照して説明する。
第２図において、電流出力型の８ビツトＤＡ変換器（以
下、ＤＡＣと略す）ｌは、すべての制御データに共通に
用いられるゆＤＡＣＩへの入力データは、本発明におけ
る記憶手段および制御手段であるマイクロコンピュータ
（以下、マイコンという）５か６８ビツトスルーラツチ
３を介して与えられる。マイコン５は中央処理装置（Ｃ
ＰＵ）５ａおよびメモリ５ｂを含む。スルーラッチ３は
、切換信号（ＴＨＲＯＵＧＩＩ／ＬＡＴＣＨ） カ“高
”のときマイコン５からのデータをそのままＤＡＣＩへ
通過させ、切換信号か“低”のときマイコン５からのデ
ータをラッチする。
下、ＤＡＣと略す）ｌは、すべての制御データに共通に
用いられるゆＤＡＣＩへの入力データは、本発明におけ
る記憶手段および制御手段であるマイクロコンピュータ
（以下、マイコンという）５か６８ビツトスルーラツチ
３を介して与えられる。マイコン５は中央処理装置（Ｃ
ＰＵ）５ａおよびメモリ５ｂを含む。スルーラッチ３は
、切換信号（ＴＨＲＯＵＧＩＩ／ＬＡＴＣＨ） カ“高
”のときマイコン５からのデータをそのままＤＡＣＩへ
通過させ、切換信号か“低”のときマイコン５からのデ
ータをラッチする。
ＤＡＣ１の電流出力Ｉ。ｏｓｃは、電流−電圧変換器１
６で電圧信号Ｖ。ＤＡＣに変換される。電流−電圧変換
器１６は、演算＃１＠器２および帰還抵抗６からなる。
６で電圧信号Ｖ。ＤＡＣに変換される。電流−電圧変換
器１６は、演算＃１＠器２および帰還抵抗６からなる。
電流−電圧変換器１６の出力は、スイッチ７．８または
９により選択的にサンプルホールド回路１７．１８また
は１９に入力される。サンプルホールド回路ｌＯは、電
圧フォロアとしての演算増幅器１０およびコンデンサ１
３かうなり、目標速度信号（以下、ＶＥＬと呼ぶ）を出
力する。同様に、サンプルホールド回路１８は演算増幅
器１１およびコンデンサ１４からなり、目標加速度信号
（以下、ＡＣＣと呼ぶ）を出力する。さらに、サンプル
ホールド回路１９は演算増幅器１２およびコンデンサ１
５からなり、外力補正信号（以下、ＥＦと呼ぶ）を出力
する。
９により選択的にサンプルホールド回路１７．１８また
は１９に入力される。サンプルホールド回路ｌＯは、電
圧フォロアとしての演算増幅器１０およびコンデンサ１
３かうなり、目標速度信号（以下、ＶＥＬと呼ぶ）を出
力する。同様に、サンプルホールド回路１８は演算増幅
器１１およびコンデンサ１４からなり、目標加速度信号
（以下、ＡＣＣと呼ぶ）を出力する。さらに、サンプル
ホールド回路１９は演算増幅器１２およびコンデンサ１
５からなり、外力補正信号（以下、ＥＦと呼ぶ）を出力
する。
スイッチ７．８および９の各々のオン、オフは、２ビツ
トデコーダ４の出力によって制御される。２ビツトデコ
ーダ４は、マイコン５からイネ−ツル（ＥＮＡＢＬＥ）
信号および２ビ・ント制御データを受けてスイッチ７．
８および９のオンオフ制御信号を出力する。
トデコーダ４の出力によって制御される。２ビツトデコ
ーダ４は、マイコン５からイネ−ツル（ＥＮＡＢＬＥ）
信号および２ビ・ント制御データを受けてスイッチ７．
８および９のオンオフ制御信号を出力する。
つぎに、第２図の装置の動作を第３図のタイミング図を
参照して説明する。
参照して説明する。
１、シーク
シーク動作時には、ＶＣＭの制御のため、目標速度、目
標加速度、外力補正の３つの命令値（以下、それぞれＶ
ＥＬ、ＡＣＣおよびＥＦと呼ぶ）を用いる。第３図から
分かるように、ＶＥＬは１トラック通過ごとに少なくと
も１回、ＡＣＣとＥＦとは１トラック置きに少なくとも
１回の割合でマイコン５より８ビツトのデジタル信号と
して出力される。
標加速度、外力補正の３つの命令値（以下、それぞれＶ
ＥＬ、ＡＣＣおよびＥＦと呼ぶ）を用いる。第３図から
分かるように、ＶＥＬは１トラック通過ごとに少なくと
も１回、ＡＣＣとＥＦとは１トラック置きに少なくとも
１回の割合でマイコン５より８ビツトのデジタル信号と
して出力される。
シーク中は、８ビツトスルーラツチ３は常にスルーとさ
れ、マイコン５の出力かそのまま８ピツ）−ＤＡＣ１の
入力となる。ＤＡＣＩはその入力信号に応じた電流（Ｉ
ｏｏＡｃ）を引込み、電流−電圧変換器１６でその電
流を電圧に変換する。電流−電圧変換器１６の出力電圧
をＶ。。ＡＣとし、演算増幅器２の帰還抵抗６の抵抗値
をＲ１とすると、Ｖ ｏｏＡｃ ＝ ＲＩ Ｘ Ｉ ０
ＤＡ（！ ＋ Ｖ ｙ（ｙｒとなる。ここてＶ。Ｆは、
サーボ制御回路のアナログ信号の基準となる基準電圧で
ある。シーク動作中、２ビツトデコーダ４は常にイネー
ブル状態てあり、第３図に示すようにマイコン５か８ビ
ツトのＶＥＬを出力しているときは２ビツトデコーダ４
かアナログスイッチ７をオンさせ、ＡＣＣを出力してい
るときはアナログスイッチ８を、ＥＦを出力していると
きはアナログスイッチ９をそれぞれオンさせるように２
ビツトデコーダ４ヘマイコン５からオンオフ制御信号を
出す。
れ、マイコン５の出力かそのまま８ピツ）−ＤＡＣ１の
入力となる。ＤＡＣＩはその入力信号に応じた電流（Ｉ
ｏｏＡｃ）を引込み、電流−電圧変換器１６でその電
流を電圧に変換する。電流−電圧変換器１６の出力電圧
をＶ。。ＡＣとし、演算増幅器２の帰還抵抗６の抵抗値
をＲ１とすると、Ｖ ｏｏＡｃ ＝ ＲＩ Ｘ Ｉ ０
ＤＡ（！ ＋ Ｖ ｙ（ｙｒとなる。ここてＶ。Ｆは、
サーボ制御回路のアナログ信号の基準となる基準電圧で
ある。シーク動作中、２ビツトデコーダ４は常にイネー
ブル状態てあり、第３図に示すようにマイコン５か８ビ
ツトのＶＥＬを出力しているときは２ビツトデコーダ４
かアナログスイッチ７をオンさせ、ＡＣＣを出力してい
るときはアナログスイッチ８を、ＥＦを出力していると
きはアナログスイッチ９をそれぞれオンさせるように２
ビツトデコーダ４ヘマイコン５からオンオフ制御信号を
出す。
アナログ、スイッチ７かオンしているときは、電流−電
圧変換器１６が出力している電圧をサンプルホールド回
路１７かサンプリングし、つぎにアナログスイッチ７か
オフとなるとサンプリングした電位をホールトする。ア
ナログスイッチ７かオフになった後にマイコン５はつぎ
のデータ（ＡＣＣまたはＥＦ）を出力するとともに、こ
のデータに対応したアナログスイッチ８または９かオン
とし、これによりサンプルホールド回路１８または１９
が電流−電圧変換器１６の出力のサンプリングおよびホ
ールトを行う。
圧変換器１６が出力している電圧をサンプルホールド回
路１７かサンプリングし、つぎにアナログスイッチ７か
オフとなるとサンプリングした電位をホールトする。ア
ナログスイッチ７かオフになった後にマイコン５はつぎ
のデータ（ＡＣＣまたはＥＦ）を出力するとともに、こ
のデータに対応したアナログスイッチ８または９かオン
とし、これによりサンプルホールド回路１８または１９
が電流−電圧変換器１６の出力のサンプリングおよびホ
ールトを行う。
このように、それぞれ３個のサンプルホールド回路とア
ナログスイッチを用い、ＤＡＣ５をタイムシェアリング
で用いることによりシーク動作中に３つの命令値ＶＥＬ
、ＡＣＣおよびＥＦをＤＡＣｌつて連続的かつ必要に応
して変化させて出力することかできる。
ナログスイッチを用い、ＤＡＣ５をタイムシェアリング
で用いることによりシーク動作中に３つの命令値ＶＥＬ
、ＡＣＣおよびＥＦをＤＡＣｌつて連続的かつ必要に応
して変化させて出力することかできる。
２、フォグ ン 。
ヘッドをあるトラックへ位置決めし続けるフィロインク
動作時においてはＶＥＬおよびＡＣＣは使用せずＥＦの
みを用いる。また、ヘッドか特定トラックにあるためリ
トラクトばねの力もほぼ一定値てあり、外力補正値（Ｅ
Ｆ）も一定となる。
動作時においてはＶＥＬおよびＡＣＣは使用せずＥＦの
みを用いる。また、ヘッドか特定トラックにあるためリ
トラクトばねの力もほぼ一定値てあり、外力補正値（Ｅ
Ｆ）も一定となる。
フォグインク動作に入る直前にマイコン５は、ＥＦのデ
ータを出力しておき、フォグインク動作に入ると切換信
号（１Ｎ１ＲＯｔｌＧＨ／ＬＡＴＣ）ｌ ）を“低パに
することにより８ビツトスルーラツチ３をラッチ状態と
し、ＥＦのデータをそのフ才口インク動作中出力し続け
る。このときアナログスイッチ７および８はオフにする
とともにアナログスイッチ９はオンとするので、サンプ
ルホールド回路１９か一定値を出力し続ける。
ータを出力しておき、フォグインク動作に入ると切換信
号（１Ｎ１ＲＯｔｌＧＨ／ＬＡＴＣ）ｌ ）を“低パに
することにより８ビツトスルーラツチ３をラッチ状態と
し、ＥＦのデータをそのフ才口インク動作中出力し続け
る。このときアナログスイッチ７および８はオフにする
とともにアナログスイッチ９はオンとするので、サンプ
ルホールド回路１９か一定値を出力し続ける。
本実施例によれば、マイコン５かシーク時の残りトラッ
ク数や現在のヘッドの位置等に応じた目標速度、目標加
速度および外力補正値のテーブルをもち、シーク中はそ
れらを次々と出力することにより時々刻々の状態変化に
応じた高精度なサーボ制御を行うことができるのに加え
、本実施例と同様の機能を従来の方式で実現した場合の
ブロック図である第４図との比較で分かるように、ＩＣ
中で大きなチップ面積、消費電力、素子数およびピン数
を必要とするＤＡ変換器が１つで済むためサーボ制御系
ＩＣを少ないチップ数で実現することができる。また、
フォロイング動作中は８ビツトスルーラツチ３がデータ
を保持しているためマイコン５はその分負担が軽減され
、出力ボートを他に使用することもできる。さらに、デ
ータテーブルの記憶、データの出力タイミング、アナロ
グスイッチのオンオフ制御信号の管理等はすべてマイコ
ンで行うため変更か容易てありかつ多様て高精度なη制
御が可能である。
ク数や現在のヘッドの位置等に応じた目標速度、目標加
速度および外力補正値のテーブルをもち、シーク中はそ
れらを次々と出力することにより時々刻々の状態変化に
応じた高精度なサーボ制御を行うことができるのに加え
、本実施例と同様の機能を従来の方式で実現した場合の
ブロック図である第４図との比較で分かるように、ＩＣ
中で大きなチップ面積、消費電力、素子数およびピン数
を必要とするＤＡ変換器が１つで済むためサーボ制御系
ＩＣを少ないチップ数で実現することができる。また、
フォロイング動作中は８ビツトスルーラツチ３がデータ
を保持しているためマイコン５はその分負担が軽減され
、出力ボートを他に使用することもできる。さらに、デ
ータテーブルの記憶、データの出力タイミング、アナロ
グスイッチのオンオフ制御信号の管理等はすべてマイコ
ンで行うため変更か容易てありかつ多様て高精度なη制
御が可能である。
以上、本発明の好適実施例についてのみ説明したが１本
発明の要旨を逸脱することなく種々の変更を行うことは
可能である。例えば、電圧出力型のＤＡＣを用いれば、
電流−電圧変換器は不要である。
発明の要旨を逸脱することなく種々の変更を行うことは
可能である。例えば、電圧出力型のＤＡＣを用いれば、
電流−電圧変換器は不要である。
［発明の効果］
本発明によれば、磁気ディスクのへラドサーボ制御にお
いて、目標速度、目標加速度、外力補正等の複数種のデ
ータを記憶手段に記憶しておき、サーボ制御に使用する
際、ＤＡ変換器の数を減らすことができるので、実装面
積３よび価格を低減する効果があり、特にサーボ制御回
路をＩＣ化する場合、チップ面積、素子数、消費電力お
よびピン数を低減することができる。
いて、目標速度、目標加速度、外力補正等の複数種のデ
ータを記憶手段に記憶しておき、サーボ制御に使用する
際、ＤＡ変換器の数を減らすことができるので、実装面
積３よび価格を低減する効果があり、特にサーボ制御回
路をＩＣ化する場合、チップ面積、素子数、消費電力お
よびピン数を低減することができる。
第１図は本発明の構成を示すブロック図、第２図は本発
明によるサーボ制御装置の一実施例の構成図、第３図は
第２図の装置の動作を説明するためのタイミング図、第
４図は従来のサーボ制御装置の構成図である。 ｌ・・・ＤＡ変換器 ；２・・・演算増幅器３・・・
スルーラッチ ；４・・・デコーダ５・・・マイコン
；７〜９・・・アナログスイ・ンチ１０〜１２・・
・演算増幅器 １３〜１５・・・コンデンサ １６・・・電流−電圧変換器 １７〜１９・・・サンプルホールド回路出願人 株式会
社 日 立 製 作 所代理人 弁理士 富 １）和
子 第１図 第２図 第３図 第４図
明によるサーボ制御装置の一実施例の構成図、第３図は
第２図の装置の動作を説明するためのタイミング図、第
４図は従来のサーボ制御装置の構成図である。 ｌ・・・ＤＡ変換器 ；２・・・演算増幅器３・・・
スルーラッチ ；４・・・デコーダ５・・・マイコン
；７〜９・・・アナログスイ・ンチ１０〜１２・・
・演算増幅器 １３〜１５・・・コンデンサ １６・・・電流−電圧変換器 １７〜１９・・・サンプルホールド回路出願人 株式会
社 日 立 製 作 所代理人 弁理士 富 １）和
子 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、ヘッドを制御する複数種の異なるサーボ制御信号を
デジタル信号として記憶する記憶手段を有する磁気ディ
スク装置におけるサーボ制御方法において、 必要時に上記記憶手段から上記複数種のサーボ制御信号
を選択的に読出してアナログ信号に変換し、 該アナログ信号値を異なるサーボ制御信号毎に保持し、 該保持されたアナログ信号値を、上記デジタル信号のア
ナログ信号への変換毎に更新することを特徴とするサー
ボ制御方法。 ２、ヘッドを制御する複数種の異なるサーボ制御信号を
デジタル信号として記憶する記憶手段を有する磁気ディ
スク装置におけるサーボ制御装置において、 上記記憶手段からのデジタル出力をアナログ信号へ変換
するデジタルアナログ変換器と、複数のサンプルホール
ド回路と、 該複数のサンプルホールド回路のいずれかへ上記デジタ
ルアナログ変換器の出力を選択的に入力する切換手段と
、 上記記憶手段および上記切換手段を制御する制御手段と を具えたことを特徴とするサーボ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071094A JP2559114B2 (ja) | 1987-03-25 | 1987-03-25 | 磁気ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071094A JP2559114B2 (ja) | 1987-03-25 | 1987-03-25 | 磁気ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237268A true JPS63237268A (ja) | 1988-10-03 |
| JP2559114B2 JP2559114B2 (ja) | 1996-12-04 |
Family
ID=13450605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62071094A Expired - Fee Related JP2559114B2 (ja) | 1987-03-25 | 1987-03-25 | 磁気ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559114B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290914A (en) * | 1976-01-26 | 1977-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Position controlling method for discs |
| JPS576470A (en) * | 1980-06-13 | 1982-01-13 | Fujitsu Ltd | Servo-information detecting system of magnetic disk |
| JPS61240479A (ja) * | 1985-04-17 | 1986-10-25 | Matsushita Electric Ind Co Ltd | デイスク再生装置 |
| JPS61269273A (ja) * | 1985-05-24 | 1986-11-28 | Nec Corp | 速度基準信号発生回路 |
-
1987
- 1987-03-25 JP JP62071094A patent/JP2559114B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5290914A (en) * | 1976-01-26 | 1977-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Position controlling method for discs |
| JPS576470A (en) * | 1980-06-13 | 1982-01-13 | Fujitsu Ltd | Servo-information detecting system of magnetic disk |
| JPS61240479A (ja) * | 1985-04-17 | 1986-10-25 | Matsushita Electric Ind Co Ltd | デイスク再生装置 |
| JPS61269273A (ja) * | 1985-05-24 | 1986-11-28 | Nec Corp | 速度基準信号発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2559114B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0155585B1 (ko) | 프로그램가능 비-휘발성 아날로그 전압원 장치 및 방법 | |
| US4894599A (en) | deadbeat control of disk drive actuator | |
| JPS59217272A (ja) | 磁気ヘツド制御装置 | |
| US7224135B1 (en) | Imposed current motor drive | |
| JPS618800A (ja) | ２階層サンプル・ホールド回路 | |
| US4845571A (en) | Programmed reproduction system for still picture recording/reproduction device | |
| US5781362A (en) | Servo control system for driving a voice coil motor with pulse width and gain control | |
| KR910003630A (ko) | 기록 장치를 가진 헤드를 위치 결정하는 서보 시스템 | |
| KR0138029B1 (ko) | Ad 컨버터 및 그것을 사용한 자기기록재생장치(ad converter and magnetic recording/regenerating apparatus using thereof | |
| JP4089984B2 (ja) | サンプルホールド回路 | |
| JPS63237268A (ja) | 磁気ディスク装置 | |
| US5815106A (en) | Split flash analog to digital converter differential driver | |
| US6608728B1 (en) | Magnetic disk unit | |
| US6597302B2 (en) | System for increasing the bandwidth of sample-and-hold circuits in flash ADCs | |
| US5161141A (en) | Optical disk system having a stably driven servomechanism for a laser system for reading signal tracks | |
| US6075663A (en) | Serial interface read-back drive circuit | |
| EP0156305A2 (en) | Digital/analogue converter | |
| JPS62267964A (ja) | 磁気デイスク装置およびシステム | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| JPH036119A (ja) | アナログ信号切換回路 | |
| US20070121237A1 (en) | Read circuit and hard disk drive using the same | |
| KR200334167Y1 (ko) | 아날로그 전기 기록소자 | |
| JPH0262766A (ja) | 光学式記録再生装置 | |
| SU507897A1 (ru) | Запоминающее устройство | |
| JPS6352682A (ja) | 目標速度発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |