JPS6323746Y2 - - Google Patents
Info
- Publication number
- JPS6323746Y2 JPS6323746Y2 JP7107480U JP7107480U JPS6323746Y2 JP S6323746 Y2 JPS6323746 Y2 JP S6323746Y2 JP 7107480 U JP7107480 U JP 7107480U JP 7107480 U JP7107480 U JP 7107480U JP S6323746 Y2 JPS6323746 Y2 JP S6323746Y2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- binary code
- signal
- emitting elements
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
- Digital Computer Display Output (AREA)
Description
【考案の詳細な説明】
この考案は直線上に配列された複数の発光素子
を発光させてパーグラフを表示するようにしたパ
ーグラフ表示装置に関し、特に発光素子の数より
高い分解能を得るようにしたものである。
を発光させてパーグラフを表示するようにしたパ
ーグラフ表示装置に関し、特に発光素子の数より
高い分解能を得るようにしたものである。
複数の発光素子を直線上に配列し、その配列の
一端側から表示しようとする信号のレベルに対応
した位置までの発光素子を発光させることにより
パーグラフを表示するように構成されたパーグラ
フ表示装置がある。このようなパーグラフ表示装
置によれば表示の分解能は発光素子の数によつて
決まる。従つて高い分解能を得るためには発光素
子の数を多くすればよい。然し乍ら発光素子の数
が多くなればそれだけ表示器の表示面積が大とな
り、表示器の形状が大きくなる欠点がある。更に
発光素子の数が多くなるとその点灯制御回路が複
雑となり経済的な負担が大きい欠点がある。
一端側から表示しようとする信号のレベルに対応
した位置までの発光素子を発光させることにより
パーグラフを表示するように構成されたパーグラ
フ表示装置がある。このようなパーグラフ表示装
置によれば表示の分解能は発光素子の数によつて
決まる。従つて高い分解能を得るためには発光素
子の数を多くすればよい。然し乍ら発光素子の数
が多くなればそれだけ表示器の表示面積が大とな
り、表示器の形状が大きくなる欠点がある。更に
発光素子の数が多くなるとその点灯制御回路が複
雑となり経済的な負担が大きい欠点がある。
この考案の目的は少ない数の発光素子によつて
分解能が高いパーグラフ表示装置を得ることにあ
る。
分解能が高いパーグラフ表示装置を得ることにあ
る。
この考案では点灯している最上位の発光素子の
発光輝度をｎ段階に変化させ、その輝度の変化に
より表示しようとする信号の量の最下位桁の値を
表現するようにしたものである。
発光輝度をｎ段階に変化させ、その輝度の変化に
より表示しようとする信号の量の最下位桁の値を
表現するようにしたものである。
従つてこの考案によれば発光素子の数で決まる
分解能のｎ倍の分解能を持つパーグラフ表示装置
を得ることができる。
分解能のｎ倍の分解能を持つパーグラフ表示装置
を得ることができる。
第１図にこの考案の一実施例を示す。図中１は
入力端子を示す。この入力端子１にその値を表示
しようとするアナログ信号が供給される。このア
ナログ信号はＡ−Ｄ変換手段２によつてデイジタ
ル信号Ｘに変換される。このデイジタル信号Ｘは
ここでは６ビツトのバイナリーコード符号とす
る。このバイナリーコード化されたデイジタル信
号Ｘは比較手段３の一方の入力端子３ａに供給す
る。比較手段３の他方の入力端子３ｂにはクロツ
クパルスにより一定の周期で歩進するｎビツト
の、即ちここでは６ビツトのバイナリーコード符
号Ｙが入力される。つまりこのバイナリーコード
符号Ｙはバイナリーコード信号源４から与えられ
る。バイナリーコード信号源４は例えばクロツク
源４ａとこのクロツク源４ａから出力されるクロ
ツクパルスを計数するカウント手段４ｂとによつ
て構成され、カウント手段４ｂは初期状態からフ
ルカウントまでをクロツクパルスの周期で歩進し
再び初期状態に戻りその状態を繰返す。このよう
にカウント手段４ｂから出力される６ビツトのバ
イナリーコードＹを比較手段３の入力端子３ｂに
与える。
入力端子を示す。この入力端子１にその値を表示
しようとするアナログ信号が供給される。このア
ナログ信号はＡ−Ｄ変換手段２によつてデイジタ
ル信号Ｘに変換される。このデイジタル信号Ｘは
ここでは６ビツトのバイナリーコード符号とす
る。このバイナリーコード化されたデイジタル信
号Ｘは比較手段３の一方の入力端子３ａに供給す
る。比較手段３の他方の入力端子３ｂにはクロツ
クパルスにより一定の周期で歩進するｎビツト
の、即ちここでは６ビツトのバイナリーコード符
号Ｙが入力される。つまりこのバイナリーコード
符号Ｙはバイナリーコード信号源４から与えられ
る。バイナリーコード信号源４は例えばクロツク
源４ａとこのクロツク源４ａから出力されるクロ
ツクパルスを計数するカウント手段４ｂとによつ
て構成され、カウント手段４ｂは初期状態からフ
ルカウントまでをクロツクパルスの周期で歩進し
再び初期状態に戻りその状態を繰返す。このよう
にカウント手段４ｂから出力される６ビツトのバ
イナリーコードＹを比較手段３の入力端子３ｂに
与える。
比較手段３では入力端子３ａに与えられた入力
信号Ｘに対し、入力端子３ｂに与えた信号ＹがＹ
≧Ｘとなつた時点で不等号信号出力例えばＬ論理
を出力する。この不等号信号出力はデコード手段
５のインヒビツト端子INHに与えられる。
信号Ｘに対し、入力端子３ｂに与えた信号ＹがＹ
≧Ｘとなつた時点で不等号信号出力例えばＬ論理
を出力する。この不等号信号出力はデコード手段
５のインヒビツト端子INHに与えられる。
デコード手段５の入力端子Ａ，Ｂ，Ｃ，Ｄには
バイナリーコード信号源４の上位４ビツトの信号
を与える。デコード手段５の出力端子T1，T2，
T3…Tkには発光素子D1，D2，D3……Dkが接続さ
れる。デコード手段５は入力端子Ａ，Ｂ，Ｃ，Ｄ
に与えられるバイナリーコードＹの上位４ビツト
が「０，０，０，０」のとき出力端子T1〜Tkが
全てＨ論理となり、従つてこの状態ではどの発光
素子も点灯しない。バイナリーコードＹの上位４
ビツトの最下位桁がＨ論理となり「０，０，０，
１」となると出力端子T1がＬ論理となる。従つ
てこのとき発光素子D1が点灯する。次に「０，
０，１，０」となると発光素子D2が点灯し「０，
０，１，１」になるとD3が点灯する。このよう
にしてバイナリーコードＹの上位４ビツトが一つ
歩進する毎に発光素子がD1，D2，D3……の順に
発光する。この発光時間は第２図のＢ，Ｃ，Ｄに
示すように第２図Ａに示すクロツクパルスPaが
４個出力される時間τ1に相当し、各発光素子D1，
D2……はこの時間τ1ずつ点灯しパーグラフを表
示する。
バイナリーコード信号源４の上位４ビツトの信号
を与える。デコード手段５の出力端子T1，T2，
T3…Tkには発光素子D1，D2，D3……Dkが接続さ
れる。デコード手段５は入力端子Ａ，Ｂ，Ｃ，Ｄ
に与えられるバイナリーコードＹの上位４ビツト
が「０，０，０，０」のとき出力端子T1〜Tkが
全てＨ論理となり、従つてこの状態ではどの発光
素子も点灯しない。バイナリーコードＹの上位４
ビツトの最下位桁がＨ論理となり「０，０，０，
１」となると出力端子T1がＬ論理となる。従つ
てこのとき発光素子D1が点灯する。次に「０，
０，１，０」となると発光素子D2が点灯し「０，
０，１，１」になるとD3が点灯する。このよう
にしてバイナリーコードＹの上位４ビツトが一つ
歩進する毎に発光素子がD1，D2，D3……の順に
発光する。この発光時間は第２図のＢ，Ｃ，Ｄに
示すように第２図Ａに示すクロツクパルスPaが
４個出力される時間τ1に相当し、各発光素子D1，
D2……はこの時間τ1ずつ点灯しパーグラフを表
示する。
ここでこの考案によれば最後に点灯されるべき
発光素子の点灯時間は比較手段３から出力される
信号の立下りのタイミングによつて変化される。
つまり例えば第２図Ｅに示すようにＮ個目の発光
素子が点灯しようとしたとき、その点灯と同時に
比較手段３においてＹ≧Ｘを検出しその不等号信
号出力Pf（第２図Ｆ）が立下るとデコード手段５
はインヒビツト状態となり出力端子T1〜Tkの全
てはＨ論理に保持される。よつてそのＮ個目の発
光素子DNは第３図Ａに示すように全く点灯しな
いこととなる。またＮ個目の発光素子DNが点灯
し、その後一つ目のクロツクパルスによりＹ≧Ｘ
となると、比較手段３の出力信号Pfはその時点
で立下りのデコード手段５をインヒビツト状態に
するからそのＮ個目の発光素子DNの発光時間は
クロツクパルスPaのパルス間隔τ0の時間だけ点
灯し、第３図Ｂに示すように薄く光る。発光素子
DNが点灯してから２個目のパルスによつてＹ≧
Ｘとなると、その２個目のパルスによつて比較手
段３の出力信号Pfが立下りデコード手段５をイ
ンヒビツト状態にするからこのときは発光素子
DNはクロツクパルスPaの２個のパルス間隔2τ0分
だけ点灯し、第３図Ｃに示すように中程度に光
る。発光素子DNが点灯してから３個のパルスで
Ｙ≧Ｘとなると発光素子DNは第３図Ｄに示すよ
うに中程度より少し明るく点灯する。４個目のパ
ルスによつてＹ≧Ｘとなると第３図Ｅに示すよう
に発光素子DNは他の発光素子と同じ明るさで点
灯する。このようにして最後に点灯する発光素子
の発光時間は入力信号Ｘの最下位桁の値に応じて
この例によれば４段階に変化される。よつてその
発光素子の発光輝度は４段階に変化し、一つの発
光素子によつて４段階の値を表現することができ
る。従つて例えば発光素子D1，D2，D3……Dkの
各間隔が１の位いであつたとすると、各発光素子
D1〜Dkの各間隔内を0.25の間隔で補間すること
ができ、発光素子の数の４倍の分解能を得ること
ができる。
発光素子の点灯時間は比較手段３から出力される
信号の立下りのタイミングによつて変化される。
つまり例えば第２図Ｅに示すようにＮ個目の発光
素子が点灯しようとしたとき、その点灯と同時に
比較手段３においてＹ≧Ｘを検出しその不等号信
号出力Pf（第２図Ｆ）が立下るとデコード手段５
はインヒビツト状態となり出力端子T1〜Tkの全
てはＨ論理に保持される。よつてそのＮ個目の発
光素子DNは第３図Ａに示すように全く点灯しな
いこととなる。またＮ個目の発光素子DNが点灯
し、その後一つ目のクロツクパルスによりＹ≧Ｘ
となると、比較手段３の出力信号Pfはその時点
で立下りのデコード手段５をインヒビツト状態に
するからそのＮ個目の発光素子DNの発光時間は
クロツクパルスPaのパルス間隔τ0の時間だけ点
灯し、第３図Ｂに示すように薄く光る。発光素子
DNが点灯してから２個目のパルスによつてＹ≧
Ｘとなると、その２個目のパルスによつて比較手
段３の出力信号Pfが立下りデコード手段５をイ
ンヒビツト状態にするからこのときは発光素子
DNはクロツクパルスPaの２個のパルス間隔2τ0分
だけ点灯し、第３図Ｃに示すように中程度に光
る。発光素子DNが点灯してから３個のパルスで
Ｙ≧Ｘとなると発光素子DNは第３図Ｄに示すよ
うに中程度より少し明るく点灯する。４個目のパ
ルスによつてＹ≧Ｘとなると第３図Ｅに示すよう
に発光素子DNは他の発光素子と同じ明るさで点
灯する。このようにして最後に点灯する発光素子
の発光時間は入力信号Ｘの最下位桁の値に応じて
この例によれば４段階に変化される。よつてその
発光素子の発光輝度は４段階に変化し、一つの発
光素子によつて４段階の値を表現することができ
る。従つて例えば発光素子D1，D2，D3……Dkの
各間隔が１の位いであつたとすると、各発光素子
D1〜Dkの各間隔内を0.25の間隔で補間すること
ができ、発光素子の数の４倍の分解能を得ること
ができる。
以上説明したようにこの考案によれば最上位の
発光素子の発光輝度を変化させることにより各素
子間の値を補間することができ発光素子の数で決
まる分解能より高い分解能のパーグラフ装置を得
ることができる。然もこの考案ではクロツクパル
スの周期に従つて歩進するバイナリーコード信号
源４から出力される信号Ｙと入力信号ＸとがＹ≧
Ｘの関係となつたときデコード手段５の動作をイ
ンヒビツトしてパーグラフを表示させ、且つその
とき最終に発光する発光素子の発光時間を変化さ
せて発光輝度を変化させるように構成したから、
その構成は簡単であり安価に作ることができる。
また少ない発光素子で高分解能のパーグラフ表示
装置を得ることができるから表示部の形状を小さ
くできる。よつて小形ながら分解能が高いパーグ
ラフ表示装置を得ることができる。
発光素子の発光輝度を変化させることにより各素
子間の値を補間することができ発光素子の数で決
まる分解能より高い分解能のパーグラフ装置を得
ることができる。然もこの考案ではクロツクパル
スの周期に従つて歩進するバイナリーコード信号
源４から出力される信号Ｙと入力信号ＸとがＹ≧
Ｘの関係となつたときデコード手段５の動作をイ
ンヒビツトしてパーグラフを表示させ、且つその
とき最終に発光する発光素子の発光時間を変化さ
せて発光輝度を変化させるように構成したから、
その構成は簡単であり安価に作ることができる。
また少ない発光素子で高分解能のパーグラフ表示
装置を得ることができるから表示部の形状を小さ
くできる。よつて小形ながら分解能が高いパーグ
ラフ表示装置を得ることができる。
尚上述では発光素子の発光輝度を４段階に変化
させる実施例を説明したが、この考案はこの実施
例に限定されるものでないことは容易に理解でき
よう。また上述ではＡ−Ｄ変換手段２、比較手段
３、バイナリーコード信号源４、デコード手段５
等を各ブロツクで示したが、これらの各ブロツク
はマイクロプロセツサによつて構成できることも
容易に理解できよう。
させる実施例を説明したが、この考案はこの実施
例に限定されるものでないことは容易に理解でき
よう。また上述ではＡ−Ｄ変換手段２、比較手段
３、バイナリーコード信号源４、デコード手段５
等を各ブロツクで示したが、これらの各ブロツク
はマイクロプロセツサによつて構成できることも
容易に理解できよう。
第１図はこの考案の一実施例を示す系統図、第
２図はこの考案の動作の説明に供する波形図、第
３図Ａ，Ｂ，Ｃ，Ｄ，Ｅはこの考案による装置の
表示装置を示す表示部の正面図である。 １……入力端子、２……Ａ−Ｄ変換手段、３…
…比較手段、４……バイナリーコード信号源、５
……デコード手段、D1〜Dk……発光素子。
２図はこの考案の動作の説明に供する波形図、第
３図Ａ，Ｂ，Ｃ，Ｄ，Ｅはこの考案による装置の
表示装置を示す表示部の正面図である。 １……入力端子、２……Ａ−Ｄ変換手段、３…
…比較手段、４……バイナリーコード信号源、５
……デコード手段、D1〜Dk……発光素子。
Claims (1)
- 【実用新案登録請求の範囲】 クロツクパルスにより一定周期で歩進するｎビ
ツトバイナリーコードＹを発生するバイナリーコ
ード信号源と、 そのｎビツトバイナリーコードとバイナリーコ
ード化された入力Ｘとを比較し、Ｙ≧Ｘか否かを
示す不等号信号を出力する比較手段と、 上記ｎビツトバイナリーコード信号Ｙ中の上位
ｍビツトを入力し、上記不等号信号がＹ≧Ｘでイ
ンヒビツト入力信号として入力されるデコード手
段と、 そのデコード手段の出力側の接続された複数の
発光素子と、 上記入力Ｘ中の上位ｍビツトと上記ｎビツトバ
イナリーコードＹ中の上位ｍビツトとがＸ＝Ｙと
なつてからその時点灯している発光素子の１つ上
位の発光素子を、Ｙ≧Ｘとなるまで点灯する手段
とを具備して成るバーグラフ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107480U JPS6323746Y2 (ja) | 1980-05-23 | 1980-05-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107480U JPS6323746Y2 (ja) | 1980-05-23 | 1980-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56172886U JPS56172886U (ja) | 1981-12-21 |
| JPS6323746Y2 true JPS6323746Y2 (ja) | 1988-06-29 |
Family
ID=29664896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7107480U Expired JPS6323746Y2 (ja) | 1980-05-23 | 1980-05-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6323746Y2 (ja) |
-
1980
- 1980-05-23 JP JP7107480U patent/JPS6323746Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56172886U (ja) | 1981-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1148572A3 (ru) | Устройство дл преобразовани двоичного кода в код магнитного носител | |
| US3836908A (en) | Digital to analog converter | |
| EP0436555A4 (en) | Error limiting analog to digital converter | |
| US4155084A (en) | Solid state LED display device | |
| US5210537A (en) | Multi-stage A/D converter | |
| NL8105461A (nl) | Analoog/digitaal-omzetschakeling. | |
| JPS6211285B2 (ja) | ||
| CN112363179B (zh) | 激光雷达系统及其信号处理方法 | |
| US3611347A (en) | Program sequence information display device | |
| CN107346652B (zh) | Led显示装置及其驱动方法 | |
| JP3303472B2 (ja) | アブソリュートエンコーダ | |
| JPH0535208A (ja) | 発光装置 | |
| US3833933A (en) | Analog meter display and apparatus for signal generation therefor | |
| JPS60114035A (ja) | Ａ／ｄ変換装置 | |
| US3996519A (en) | Digital signal processor | |
| SU1210563A1 (ru) | Устройство визуального контрол значени электрической величины | |
| SU567203A1 (ru) | Аналого-цифровой функциональный преобразователь | |
| SU1524174A1 (ru) | Устройство преобразовани измерительной информации | |
| JPS5942359B2 (ja) | 自動販売機の価格設定装置 | |
| SU1029410A1 (ru) | Устройство дл преобразовани напр жени в код системы остаточных классов | |
| JPS6246213Y2 (ja) | ||
| SU1406784A1 (ru) | Самокорректирующийс кольцевой делитель частоты | |
| RU1034519C (ru) | Оптоэлектронный преобразователь перемещени в код | |
| JPS59121093A (ja) | 指示装置 | |
| SU1062751A1 (ru) | Устройство дл преобразовани сигналов информационно-измерительной системы |