JPS63240376A - 三角波比較ｐｗｍ電力変換装置 - Google Patents
三角波比較ｐｗｍ電力変換装置Info
- Publication number
- JPS63240376A JPS63240376A JP62069639A JP6963987A JPS63240376A JP S63240376 A JPS63240376 A JP S63240376A JP 62069639 A JP62069639 A JP 62069639A JP 6963987 A JP6963987 A JP 6963987A JP S63240376 A JPS63240376 A JP S63240376A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- waveform
- pulse
- pulse width
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000006698 induction Effects 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、三角波比較ＰＷ）１方式の出力波形の波高
域および零クロス域でパルス欠落を起さない、三角波比
較ＰＷ）１方式のインバータ、コンバータ、順逆電力変
換、無効電力補償、およびアクティブフィルタ等の電力
変換装置に関するものである。
域および零クロス域でパルス欠落を起さない、三角波比
較ＰＷ）１方式のインバータ、コンバータ、順逆電力変
換、無効電力補償、およびアクティブフィルタ等の電力
変換装置に関するものである。
（発明の背景）
従来、三角波比較ＰＷＭ方式のインバータ、コンバータ
、順逆電力変換、無効電力補償、およびアクティブフィ
ルタ等の電力変換装置には。
、順逆電力変換、無効電力補償、およびアクティブフィ
ルタ等の電力変換装置には。
スイッチング素子としてバイポーラトランジスタ、 Ｇ
ＴＯなとの比較的低速の電力用自己消弧型素子が用いら
れており、その三角波比較ＰＷＭのキャリア周波数は５
００〜２ｋＨ２とＰＷＭパルス数も数パルスル十数パル
スである。
ＴＯなとの比較的低速の電力用自己消弧型素子が用いら
れており、その三角波比較ＰＷＭのキャリア周波数は５
００〜２ｋＨ２とＰＷＭパルス数も数パルスル十数パル
スである。
これら数パルスル十数パルス列のＰＷＭ波形では電力変
換装置の入力または出力波形を正弦波に保つためには、
大きなＬＣ共振回路のフィルタを必要としていた。
換装置の入力または出力波形を正弦波に保つためには、
大きなＬＣ共振回路のフィルタを必要としていた。
また十数パルス列のＰＷＭ波形のアクティブフィルタに
おいては１機能できる高調波は低次高調波であり、より
高い高次高調波まで機能できるアクティブフィルタが望
まれていた。
おいては１機能できる高調波は低次高調波であり、より
高い高次高調波まで機能できるアクティブフィルタが望
まれていた。
ところで、静電誘導トランジスタ（ＳＩＴ）など電力用
高速スイッチング素子の出現により三角波比較ＰＷＭの
キャリア周波数も数＋ｋＨ２。
高速スイッチング素子の出現により三角波比較ＰＷＭの
キャリア周波数も数＋ｋＨ２。
ＰＷＭパルス数も数百パルスが可能となり、 ＰＷＭ
のキャリア周波数の高周波数化（以下 高周波ＰＷＭ）
によって電力変換装置の入力または出力波形は無歪みの
正弦波化が、アクティブフィルタは高次高調波までの機
能が可能となった。
のキャリア周波数の高周波数化（以下 高周波ＰＷＭ）
によって電力変換装置の入力または出力波形は無歪みの
正弦波化が、アクティブフィルタは高次高調波までの機
能が可能となった。
しかし、キャリア周波数を上げた高周波ＰＷＭは、変調
の深さとの関係で出力波形の波高域および零クロス域で
パルス欠落が発生し、出力波形の波高域および零クロス
域で波形の忠実性が損われる。
の深さとの関係で出力波形の波高域および零クロス域で
パルス欠落が発生し、出力波形の波高域および零クロス
域で波形の忠実性が損われる。
（発明の目的）
この発明は、高周波ＰＷＭの出力波形の波高域および零
クロス域で波形の忠実性を考慮してなされたもので、使
用するイツチング素子のターンオン時間、ターンオフ時
間から簡易な方法で１．パルス欠落を起さない安定動作
域を選定した電力変換装置を提供するものである。
クロス域で波形の忠実性を考慮してなされたもので、使
用するイツチング素子のターンオン時間、ターンオフ時
間から簡易な方法で１．パルス欠落を起さない安定動作
域を選定した電力変換装置を提供するものである。
（発明の概要）
この発明に係る三角波比較方式の高周波ＰＷＭ電力変換
装置のパルス欠落を起さない安定動作域の選定は、キャ
リア周波数と変調の深さとの関係からＰＷＭ波形のオン
パルスおよびオフパルスの最小パルス幅が、スイッチン
グ素子のターンオン時間、ターンオフ時間ならびにブリ
ッジの相対する素子間のデッドタイムを含め、その和以
上となる領域を得るようにしたものである。
装置のパルス欠落を起さない安定動作域の選定は、キャ
リア周波数と変調の深さとの関係からＰＷＭ波形のオン
パルスおよびオフパルスの最小パルス幅が、スイッチン
グ素子のターンオン時間、ターンオフ時間ならびにブリ
ッジの相対する素子間のデッドタイムを含め、その和以
上となる領域を得るようにしたものである。
（発明の実施例）
この発明の詳細な説明に先立ち、この発明の実証試験に
用いた静電誘導トランジスタと。
用いた静電誘導トランジスタと。
高周波ＰＷＭインバータについて説明する。
静電誘導トランジスタ（ＳＩＴ）は、その断面概略図を
第１図に示すとおり、類ベース化。
第１図に示すとおり、類ベース化。
短チャンネル化の極限に位置する素子であり。
そのオン、オフ動作は第１図のＮチャンネルＳＩＴでゲ
ート１に負の電圧を印加すると、チャンネル４の中心線
まで空乏層が広がりピンチオフ状態となる。
ート１に負の電圧を印加すると、チャンネル４の中心線
まで空乏層が広がりピンチオフ状態となる。
またゲート１のゲート電圧を零または若干正にふると、
チャンネルが開きオン状態になる。
チャンネルが開きオン状態になる。
静電誘導トランジスタは、その短チヤンネル構造から単
位面積当たりのゲート１．ソース２間の８偕Ｃｑが小さ
いとともにソース抵抗Ｒｓも極めて小さく、ゲート時定
数ｃｇｎｓが小ざく出来。
位面積当たりのゲート１．ソース２間の８偕Ｃｑが小さ
いとともにソース抵抗Ｒｓも極めて小さく、ゲート時定
数ｃｇｎｓが小ざく出来。
高速スイッチングに適している素子である。
実証試験に用いたＳＩＴは、その動作原理上ストレージ
タイムが無く１代表的なスイッチング時間のターンオン
時間２５０ｎＳ、ターンオフ時間３００ｎＳのものを用
いた。
タイムが無く１代表的なスイッチング時間のターンオン
時間２５０ｎＳ、ターンオフ時間３００ｎＳのものを用
いた。
この発明の実証試験に使用したＳＩＴを用いた高周波Ｐ
ＷＭインバータは、その主回路構成を第２図に、 ＰＷ
Ｍドライブ制御回路を第３図に示す。
ＷＭインバータは、その主回路構成を第２図に、 ＰＷ
Ｍドライブ制御回路を第３図に示す。
キャリア周波数と変調の深さとの関係から。
パルス欠落の発生を観測するため、キャリア周波数を供
給する三角波発振器９は実使用キャリア周波数より高い
周波数を供給できるよう３〜５００ｋＨｚの発振器を使
用した。
給する三角波発振器９は実使用キャリア周波数より高い
周波数を供給できるよう３〜５００ｋＨｚの発振器を使
用した。
また変調の深さは、コンパレータ１２の入力段において
、三角波キャリア波形とソース波形から求めた。
、三角波キャリア波形とソース波形から求めた。
第２図に示す主回路のブリッジの上索子６と゛下素子６
°とのオン、オフの切替時に上下素子の同時導通による
直流電源５の短絡を防ぐため。
°とのオン、オフの切替時に上下素子の同時導通による
直流電源５の短絡を防ぐため。
３００ｎＳのデットタイムを設けた。
以下、上記ＳＩＴを用いたＰΔＨインバータを例にこの
発明の実施例について説明する。
発明の実施例について説明する。
ＰＷＭのパルス幅列は、第４図に示す三角波キャリア波
形１６と正弦波ソース波形１７とのコンパレータ出力１
８となる。
形１６と正弦波ソース波形１７とのコンパレータ出力１
８となる。
ＰＷＭの変調の深ざｍを第４図の三角波キャリア波形の
ピーク値Ｖｃ １９，１９°に対するソース波形の最大
値Ｖｓ ２０．２０’の比ＶＳ ／ＶＣと定義すると、
最小パルス幅のオンパルス２１は出力波形２３のゼロク
ロス近傍２４に存在し、最小パルス幅のオフパルス２２
は出力波形２３の波高近傍２５に存在する。
ピーク値Ｖｃ １９，１９°に対するソース波形の最大
値Ｖｓ ２０．２０’の比ＶＳ ／ＶＣと定義すると、
最小パルス幅のオンパルス２１は出力波形２３のゼロク
ロス近傍２４に存在し、最小パルス幅のオフパルス２２
は出力波形２３の波高近傍２５に存在する。
ＰＷＭ波形のオン、オフパルスの最小パルス幅下ｒ）
２６，２６°は、三角波キャリアの周期をＴｃ２７（こ
こでＴｃは三角波キャリアの周波数をｆｃとしてＴｃ＝
１／ｆｃで表される）とすると、第５図に示す模式図の
とおり次式で表される。
２６，２６°は、三角波キャリアの周期をＴｃ２７（こ
こでＴｃは三角波キャリアの周波数をｆｃとしてＴｃ＝
１／ｆｃで表される）とすると、第５図に示す模式図の
とおり次式で表される。
ＴＯ＝ （１−ｍ） ＸＴｃ ／２
ここでｍは’ｍ＝ｖｓ ／Ｖｃ
一方□、オン領域からオン領域にもどるオフパルスの最
小パルス幅、ならびにオフ領域からオフ領域にもどるオ
ンパルスの最小パルス幅は。
小パルス幅、ならびにオフ領域からオフ領域にもどるオ
ンパルスの最小パルス幅は。
素子のターンオン時間とターンオフ時間の和で表される
が、ブリッジ回路の上下素子２８．２８°のオン、オフ
が入れ替るデットタテム２９も含めた時間で表すと第６
図に示すパルス波形のとおりとなり、オンパルスまたは
オフパルスの所要最小パルス幅ｔｌ）３１は、平坦部３
０の時間を零として次式で表される。
が、ブリッジ回路の上下素子２８．２８°のオン、オフ
が入れ替るデットタテム２９も含めた時間で表すと第６
図に示すパルス波形のとおりとなり、オンパルスまたは
オフパルスの所要最小パルス幅ｔｌ）３１は、平坦部３
０の時間を零として次式で表される。
ｔ ｐ ＝ ｔ ｏＨ＋ｔ ｄ＋ｔ ｏｎ ＋ｔ ｏｆ
ｆ＋ｔ ｄ＋ｔ ｏｎブリッジ回路の上下素子のとりう
る所要最小パルス幅ｔｐ３１と、 ＰＷＭの変調の深ざ
ｍと三角波キャリアの周期Ｔｃからの最小パルス幅Ｔｐ
２６．２６°との関係は、パルス欠落を起さない条件は ｍとＴｃからの最小パルス幅Ｔｐ 〉上下素子の所要最小パルス幅ｔｐ にある。
ｆ＋ｔ ｄ＋ｔ ｏｎブリッジ回路の上下素子のとりう
る所要最小パルス幅ｔｐ３１と、 ＰＷＭの変調の深ざ
ｍと三角波キャリアの周期Ｔｃからの最小パルス幅Ｔｐ
２６．２６°との関係は、パルス欠落を起さない条件は ｍとＴｃからの最小パルス幅Ｔｐ 〉上下素子の所要最小パルス幅ｔｐ にある。
この関係から、パルス欠落を起さない限界の条件は、Ｔ
Ｉ）＝ｔｌ）のばあいであり、ブリッジ回路の上下素子
のとりうる所要最小パルス幅ｔｐ３１から、パルス欠落
を起さない限界のＰＩＩＨの変調の深さｍと二角波キャ
リアの周波数ｆｃの関係が次式で表わされる。
Ｉ）＝ｔｌ）のばあいであり、ブリッジ回路の上下素子
のとりうる所要最小パルス幅ｔｐ３１から、パルス欠落
を起さない限界のＰＩＩＨの変調の深さｍと二角波キャ
リアの周波数ｆｃの関係が次式で表わされる。
ｆｃ ＝ （１−ｍ）／ （２ｘｔｐ ）実証試験に用
いたＳＩＴでのブリッジ回路の上下素子のとりうる所要
最小パルス幅ｔｐは。
いたＳＩＴでのブリッジ回路の上下素子のとりうる所要
最小パルス幅ｔｐは。
ｔ ｐ＝３００＋３０［）＋２５０＋３００＋３００＋
２５０ ｎ５＝１７００ｎＳ かう、この素子を用いた高周波ＰＷＭ運転のパルス欠落
域３４とパルス欠落を起さない安定動作域３５の変調の
深さｍ３２と三角波キャリアの周波数ｆｃ３３の関係は
、第７図に示すとおりとなり。
２５０ ｎ５＝１７００ｎＳ かう、この素子を用いた高周波ＰＷＭ運転のパルス欠落
域３４とパルス欠落を起さない安定動作域３５の変調の
深さｍ３２と三角波キャリアの周波数ｆｃ３３の関係は
、第７図に示すとおりとなり。
変調の深ざｍ＝ ０．８でキャリア周波数を変えていっ
た出力電圧のオン、オフパルスの欠落を観測すると、前
底の関係より求めたパルス欠落の発生するキャリア周波
数５８ｋＨｚからオン、オフパルスの欠落が観測された
。
た出力電圧のオン、オフパルスの欠落を観測すると、前
底の関係より求めたパルス欠落の発生するキャリア周波
数５８ｋＨｚからオン、オフパルスの欠落が観測された
。
なお、この発明は、上記実施例としてＳＩＴ高周波ＰＷ
Ｍインバータをもとに説明したが、この他の電力用半導
体素子例えばＳＩサイリスタ。
Ｍインバータをもとに説明したが、この他の電力用半導
体素子例えばＳＩサイリスタ。
高速埋込みゲートＧＴＯ，およびＩＧＢＴ等にあっても
ＰＷＭ方式による単相、多相の電力変換装置において適
用可能であることは自明のことである。
ＰＷＭ方式による単相、多相の電力変換装置において適
用可能であることは自明のことである。
（発明の効果）
したがって、この発明によれば、 ＰＷ）１方式のキ
ャリア周波数の高周波化に伴うパルス欠落のない安定動
作域を選定するに当たり、素子のとりうるターンオン時
間、ターンオフ時間ならびにブリッジの上下素子間のデ
ッドタイムを定めることにより、三角波比較ＰＷＭのパ
ルス欠落を起さない限界のＰＷ）Ｉの変調の深ざｍと三
角波キャリアの周波数ｆｃの関係を得ることができ。
ャリア周波数の高周波化に伴うパルス欠落のない安定動
作域を選定するに当たり、素子のとりうるターンオン時
間、ターンオフ時間ならびにブリッジの上下素子間のデ
ッドタイムを定めることにより、三角波比較ＰＷＭのパ
ルス欠落を起さない限界のＰＷ）Ｉの変調の深ざｍと三
角波キャリアの周波数ｆｃの関係を得ることができ。
ＰＷＭ方式による電力変換装置の使用目的に応じたキャ
リア周波数、変調の深さの選定ができる。
リア周波数、変調の深さの選定ができる。
第１図は、この発明の実証試験に用いたＮチャンネル静
電誘導トランジスタ（ＳＩＴ）の断面概略図を示し、１
はｐ＋ゲート、２はソース。 ３はドレイン、４はチャンネルの中心を表す。 第２図は、この発明の実証試験に使用したＳＩＴを用い
た高周波ＰＷＭインバータの主回路を示し、５はインバ
ータ直流電源端、６，６°はスイッチング素子としての
ＳＩＴ、７はインバータの交流出力端を表す。 第３図は、このインバータのＰＷＭドライブ制御回路を
示し、８はソース波形の信号源となる正弦波発振器、９
は三角波キャリア信＠源となる三角波発振器（３〜５０
０ｋＨ２） 、 １０は波形整形回路、１１は両波整流
回路、１２はＰＷＭパルス列を作成するコンパレータ、
１３は切替回路、１４は上下素子の同時導通による直流
電源の短絡を防ぐデットタイム設定回路、１５はＳＩＴ
ドライブ回路を表す。 第４図は、三角波キャリア波形と正弦波ソース波形との
コンパレータ出力を示し、１６は三角波キャリア波形、
１７は正弦波ソース波形、１８はコンパレータ波形、
１９，１９°はキャリアのピーク値ｖｃ、−ｖｃ 、
２０，２０°Ｇ、ｔ ’／ −スノ値ＶＳ、−ＶＳ。 ２１は最小パルス幅のオンパルス、２２は最小パルス幅
のオフパルス、２３は交流出力波形、２４は交流出力波
形のゼロクロス近傍、２５は交流出力波形の波高近傍を
表す。 第５図は、三角波キャリアの周期をＴＣとしたＰＷＭ波
形のオン、オフパルスの最小パルス幅Ｔｐの模式図を示
し、２６はオフパルスの最小パルス幅、２６゛はオンパ
ルスの最小パルス幅を表す。 第６図は、素子のとりうるオンパルスまたはオフパルス
の所要最小パルス幅ｔｐを示し、２８はブリッジの上素
子、２８゛はブリッジの下素子。 ２９はデットタイム、３０はパルス平坦部、３１はブリ
ッジ回路の上下素子のとりうる所要最小パルス幅ｔｐを
表す。 第７図は、実証試験に用いたＳＩＴの高周波ＰＷ）！運
転のパルス欠落域とパルス欠落の無い安定動作域の変調
の深ざｍと三角波キャリアの周波数ｆｃの関係を示し、
３２は変調の深ざｍ、３３は三角波キャリアの周波数ｆ
ｃ、３４はパルス欠落域、３５はパルス欠落を起さない
安定動作域を表す。 出願人 宮城系仙台市川内（番地なし）（ほか２名） 第３図 第４図 第６図 第７図 ３３−Ｌ／ｆｃ ｋＨｚ
電誘導トランジスタ（ＳＩＴ）の断面概略図を示し、１
はｐ＋ゲート、２はソース。 ３はドレイン、４はチャンネルの中心を表す。 第２図は、この発明の実証試験に使用したＳＩＴを用い
た高周波ＰＷＭインバータの主回路を示し、５はインバ
ータ直流電源端、６，６°はスイッチング素子としての
ＳＩＴ、７はインバータの交流出力端を表す。 第３図は、このインバータのＰＷＭドライブ制御回路を
示し、８はソース波形の信号源となる正弦波発振器、９
は三角波キャリア信＠源となる三角波発振器（３〜５０
０ｋＨ２） 、 １０は波形整形回路、１１は両波整流
回路、１２はＰＷＭパルス列を作成するコンパレータ、
１３は切替回路、１４は上下素子の同時導通による直流
電源の短絡を防ぐデットタイム設定回路、１５はＳＩＴ
ドライブ回路を表す。 第４図は、三角波キャリア波形と正弦波ソース波形との
コンパレータ出力を示し、１６は三角波キャリア波形、
１７は正弦波ソース波形、１８はコンパレータ波形、
１９，１９°はキャリアのピーク値ｖｃ、−ｖｃ 、
２０，２０°Ｇ、ｔ ’／ −スノ値ＶＳ、−ＶＳ。 ２１は最小パルス幅のオンパルス、２２は最小パルス幅
のオフパルス、２３は交流出力波形、２４は交流出力波
形のゼロクロス近傍、２５は交流出力波形の波高近傍を
表す。 第５図は、三角波キャリアの周期をＴＣとしたＰＷＭ波
形のオン、オフパルスの最小パルス幅Ｔｐの模式図を示
し、２６はオフパルスの最小パルス幅、２６゛はオンパ
ルスの最小パルス幅を表す。 第６図は、素子のとりうるオンパルスまたはオフパルス
の所要最小パルス幅ｔｐを示し、２８はブリッジの上素
子、２８゛はブリッジの下素子。 ２９はデットタイム、３０はパルス平坦部、３１はブリ
ッジ回路の上下素子のとりうる所要最小パルス幅ｔｐを
表す。 第７図は、実証試験に用いたＳＩＴの高周波ＰＷ）！運
転のパルス欠落域とパルス欠落の無い安定動作域の変調
の深ざｍと三角波キャリアの周波数ｆｃの関係を示し、
３２は変調の深ざｍ、３３は三角波キャリアの周波数ｆ
ｃ、３４はパルス欠落域、３５はパルス欠落を起さない
安定動作域を表す。 出願人 宮城系仙台市川内（番地なし）（ほか２名） 第３図 第４図 第６図 第７図 ３３−Ｌ／ｆｃ ｋＨｚ
Claims (1)
- 三角波比較ＰＷＭ方式の電力変換装置に使用する素子の
ターンオン時間、ターンオフ時間およびブリッジ回路の
上下素子のデットタイムからＰＷＭ波形の取りうる最小
パルス幅を求め、その最小パルス幅を下まわらない変調
の深さとキャリア周波数の関係からＰＷＭパルスにパル
ス欠落を起さない運転方法を特徴とする三角波比較ＰＷ
Ｍ電力変換装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069639A JP2554327B2 (ja) | 1987-03-24 | 1987-03-24 | 三角波比較高周波ｐｗｍ電力変換装置 |
| KR1019880002999A KR910000543B1 (ko) | 1987-03-24 | 1988-03-21 | Pwm 전력변환장치 |
| DE3852330T DE3852330T2 (de) | 1987-03-24 | 1988-03-22 | Pulsbreitenmodulierter Leistungskonverter. |
| EP88104565A EP0284021B1 (en) | 1987-03-24 | 1988-03-22 | PWM power converter |
| CN88101565A CN1019440B (zh) | 1987-03-24 | 1988-03-23 | 脉宽调制型功率转换器 |
| US07/545,148 US5021936A (en) | 1987-03-24 | 1990-06-28 | PWM power converter using mixed bipolar and static induction transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069639A JP2554327B2 (ja) | 1987-03-24 | 1987-03-24 | 三角波比較高周波ｐｗｍ電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240376A true JPS63240376A (ja) | 1988-10-06 |
| JP2554327B2 JP2554327B2 (ja) | 1996-11-13 |
Family
ID=13408632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069639A Expired - Fee Related JP2554327B2 (ja) | 1987-03-24 | 1987-03-24 | 三角波比較高周波ｐｗｍ電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554327B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142359A (ja) * | 1988-11-22 | 1990-05-31 | Sanyo Denki Co Ltd | インバータ制御回路 |
| JP2010239814A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| JP2010239815A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| JP2013183475A (ja) * | 2012-02-29 | 2013-09-12 | Fujitsu Ten Ltd | モータの制御装置及び制御方法 |
| CN113919094A (zh) * | 2021-10-09 | 2022-01-11 | 中国长江电力股份有限公司 | 基于spwm技术的水轮机组输出模拟方法及其装置 |
-
1987
- 1987-03-24 JP JP62069639A patent/JP2554327B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142359A (ja) * | 1988-11-22 | 1990-05-31 | Sanyo Denki Co Ltd | インバータ制御回路 |
| JP2010239814A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| JP2010239815A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| JP2013183475A (ja) * | 2012-02-29 | 2013-09-12 | Fujitsu Ten Ltd | モータの制御装置及び制御方法 |
| CN113919094A (zh) * | 2021-10-09 | 2022-01-11 | 中国长江电力股份有限公司 | 基于spwm技术的水轮机组输出模拟方法及其装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2554327B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Choi et al. | Inverter output voltage synthesis using novel dead time compensation | |
| US5021936A (en) | PWM power converter using mixed bipolar and static induction transistors | |
| Lai et al. | A PWM method for reduction of switching loss in a full-bridge inverter | |
| Pou et al. | A carrier-based PWM strategy with zero-sequence voltage injection for a three-level neutral-point-clamped converter | |
| JP2001161071A (ja) | ３相ａｃ／ｄｃ電力回生変換器 | |
| KR20030011274A (ko) | 전력 컨버터에서 고조파 감소를 위한 장치 및 공정 | |
| JP2554327B2 (ja) | 三角波比較高周波ｐｗｍ電力変換装置 | |
| Li et al. | Dead-time compensation for permanent magnet synchronous motor drives | |
| KR102669599B1 (ko) | 3상 3-레벨 전력 컨버터의 dpwm 제어 방법 및 장치 | |
| Catalbas et al. | Design and implementation of a hysteresis band current controller three-phase AC chopper system | |
| JP2554328B2 (ja) | パルス幅補正ｐｗｍ電力変換装置 | |
| KR20180103238A (ko) | 레벨 전환을 이용한 3레벨 t타입 인버터 동작 방법 | |
| JP3326790B2 (ja) | 電力変換装置の制御装置 | |
| Yamamoto et al. | Analysis of series-resonant AC link inverter for improving output current | |
| Alawieh et al. | A novel dead time elimination strategy with zero crossing enhancement for voltage inverters | |
| Babaei et al. | An improved method for reliability calculation of multilevel inverters | |
| JPS60214023A (ja) | 固体変圧器 | |
| JPH0197173A (ja) | 高周波ｐｗｍフルブリッジ電力変換装置 | |
| JP2000262066A (ja) | 電力変換装置 | |
| Babaei et al. | A Multilevel Inverter with High Efficiency, High Stability, and Low Cost | |
| Yang et al. | Soft Switching Inverter Design for Electrical Motors with Significant Parasitic Capacitances | |
| Polat et al. | Analysis and compensation of dead time harmonics based on time compensation strategy in the single-phase full-bridge inverters | |
| CN120956098B (zh) | 一种用于压电超声换能器的五电平脉冲激励信号生成电路 | |
| CN105429494A (zh) | 一种逆变电源装置及其控制方法 | |
| JP3180775B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |