JPS632418A - Voltage controlled oscillator - Google Patents
Voltage controlled oscillatorInfo
- Publication number
- JPS632418A JPS632418A JP14571186A JP14571186A JPS632418A JP S632418 A JPS632418 A JP S632418A JP 14571186 A JP14571186 A JP 14571186A JP 14571186 A JP14571186 A JP 14571186A JP S632418 A JPS632418 A JP S632418A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- voltage
- emitter
- resistances
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 46
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧制御発振器に関し、特に、電圧制御発振器
の発振停止状態から発振開始のとき、発振開始の初期位
相が発振周波数によって相対的に変動しないことを可能
とした電圧制御発振器に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a voltage controlled oscillator, and in particular, when the voltage controlled oscillator starts oscillating from an oscillation stop state, the initial phase of oscillation start varies relatively depending on the oscillation frequency. This invention relates to a voltage controlled oscillator that makes it possible to
本発明は、発振停止用端子を有するマルチバイブレータ
方式の電圧制御発振器において、二つの発振用トランジ
スタのコレクタ供給電圧を、電源電圧から発振時にコレ
クタ負荷抵抗に生じる電圧降下分を差し引いた一定電圧
とすることにより、
発振停止状態から発振開始のとき、発振開始の初期位相
が発振周波数によって相対的に変動するのを防止したも
のである。The present invention provides a multivibrator-type voltage controlled oscillator having an oscillation stop terminal, in which the collector supply voltage of two oscillation transistors is set to a constant voltage obtained by subtracting the voltage drop that occurs in the collector load resistance during oscillation from the power supply voltage. This prevents the initial phase of the oscillation start from relatively varying depending on the oscillation frequency when the oscillation starts from the oscillation stop state.
第３図は従来のこの種の電圧制御発振器の一例を示す回
路図である。第３図において、２７は電源端子、２８〜
３３はＮＰＮ形のトランジスタ、３４〜３８は抵抗、４
０．４１は定電流源、４２はダイオード、４３は発振停
止用端子としての入力端子、４４．４５は出力端子およ
び４６は接地である。ここで、トランジスタ３０．３１
は発振用トランジスタで、抵抗３４．３５はその負荷抵
抗である。FIG. 3 is a circuit diagram showing an example of a conventional voltage controlled oscillator of this type. In Fig. 3, 27 is a power supply terminal, 28-
33 is an NPN type transistor, 34 to 38 are resistors, 4
0.41 is a constant current source, 42 is a diode, 43 is an input terminal as an oscillation stop terminal, 44.45 is an output terminal, and 46 is a ground. Here, transistor 30.31
is an oscillation transistor, and resistors 34 and 35 are its load resistances.
上述した従来の電圧制御発振器は、第３図の構成になっ
ているので、第４図に示すように、トランジスタ３１の
エミッタ電圧は発振停止時の電圧と発振時のピークの電
圧とが異なっている。そしてこの両者の電圧の差が、発
振周波数により変動する。しかも発振を開始するとき、
トランジスタ３１のエミッタ電圧の放電時間が発振周波
数に依存しなくなる構成となっているので（第４図でＴ
、とＴ４とは等しくない）、発振開始の初期位相が発振
周波数によって相対的に変動する欠点がある。Since the conventional voltage controlled oscillator described above has the configuration shown in FIG. 3, as shown in FIG. There is. The difference between these two voltages varies depending on the oscillation frequency. Moreover, when starting oscillation,
Since the discharge time of the emitter voltage of the transistor 31 is configured to be independent of the oscillation frequency (in Fig. 4, T
, and T4 are not equal), there is a drawback that the initial phase of oscillation start varies relatively depending on the oscillation frequency.
本発明の目的は、上記の欠点を除去することにより、発
振停止状態から発振のとき、発振開始の初期位相が発振
周波数によって相対的に変動することのない安定な電圧
制御発振器を提供することにある。An object of the present invention is to provide a stable voltage-controlled oscillator in which the initial phase of oscillation does not relatively fluctuate depending on the oscillation frequency when oscillating from a stopped oscillation state by eliminating the above drawbacks. be.
本発明は、発振停止用端子を有するマルチバイブレータ
方式の電圧制御発振器において、出力が二つの発振用ト
ランジスタのコレクタ負荷抵抗に共通接続され、電源電
圧から発振時に上記コレクタ負荷抵抗に生じる電圧降下
分を差し引いた電圧を発生する定電圧回路を含むことを
特徴とする。The present invention provides a multivibrator type voltage controlled oscillator having an oscillation stop terminal, in which the output is commonly connected to the collector load resistance of two oscillation transistors, and the voltage drop that occurs in the collector load resistance from the power supply voltage during oscillation is reduced. It is characterized by including a constant voltage circuit that generates the subtracted voltage.
発振用トランジスタのコレクタ供給電圧として、電源電
圧から発振時にコレクタ負荷抵抗で生じる電圧降下分を
差し引いた値の一定電圧が定電圧回路から供給されるの
で、発振用トランジスタのエミッタ電圧は、発振停止状
態のエミッタ電圧と、発振状態のピークのエミッタ電圧
はコレクタ負荷抵抗に生じる電圧降下分とは無関係に等
しくなる。As the collector supply voltage of the oscillation transistor, a constant voltage of the value obtained by subtracting the voltage drop caused by the collector load resistance during oscillation from the power supply voltage is supplied from the constant voltage circuit, so the emitter voltage of the oscillation transistor is in the oscillation stopped state. and the peak emitter voltage in the oscillation state are equal regardless of the voltage drop that occurs across the collector load resistance.
従って、発振開始の初期位相が発振周波数によって相対
的に変化することはなくなる。Therefore, the initial phase at the start of oscillation does not change relative to the oscillation frequency.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
本実施例は、電源端子１、トランジスタ２〜８、抵抗１
０〜１７、コンデンサ１８、電流源１９〜２１、ダイオ
ード２２、入力端子２３、出力端子２４．２５および接
地２６を含んでおり、そして、トランジスタ７．９、抵
抗１４〜１６および電流源１９とで定電圧回路２６を構
成する。This embodiment includes a power supply terminal 1, transistors 2 to 8, and a resistor 1.
0 to 17, a capacitor 18, a current source 19 to 21, a diode 22, an input terminal 23, an output terminal 24.25 and a ground 26, and a transistor 7.9, a resistor 14 to 16 and a current source 19. A constant voltage circuit 26 is configured.
さらに、具体的には、トランジスタ２のコレクタは電源
端子１に接続され、トランジスタ２のベースはトランジ
スタ４のコレクタと、抵抗１０とに接続され、トランジ
スタ２のエミッタはトランジスタ５のベースに接続され
、トランジスタ４のベースはトランジスタ３のエミッタ
と、抵抗１２と、出力端子２４に接続され、トランジス
タ４のエミ７りはコンデンサ１８と、電流源２０に接続
され、トランジスタ３のコレクタは電源端子１に接続さ
れ、トランジスタ３のベースはトランジスタ５のコレク
タと抵抗１１に接続され、トランジスタ５のエミッタは
トランジスタ６のエミッタとコンデンサ１８と電流源２
１に接続され、トランジスタ５のベースは抵抗１３と出
力端子２５に接続され、トランジスタ６のコレクタは電
源端子１に接続され、トランジスタ６のベースはダイオ
ード２２のアノードと抵抗１７に接続され、抵抗１７の
他の一方の端子はトランジスタ８のエミッタに接続され
、トランジスタ８のコレクタは電源端子１に接続され、
トランジスタ８のベースは電源端子１に接続され、ダイ
オード２２のカソードは入力端子２３に接続され、トラ
ンジスタ７のコレクタは電源端子１に接続され、トラン
ジスタ７のベースはトランジスタ９のエミッタと抵抗１
５に接続され、トランジスタ７のエミッタは抵抗１０の
他の一方と抵抗１１の他の一方と抵抗１４に接続され、
抵抗１４の他の一方は接地２６に接続され、抵抗１５の
他の一方は電源端子１に接続され、トランジスタ９のベ
ースは抵抗１６と電流源工９に接続され、抵抗１６の他
の一方は電源端子１に接続され、電流源１９、抵抗１２
、抵抗１３、電流源２０および電流源２１のそれぞれの
他の一方は接地２６に共通接続され、トランジスタ９の
コレクタは接地２６に接続される。なお、トランジスタ
２〜８はＮＰＮ形、トランジスタ９はＰＮＰ形である。Furthermore, specifically, the collector of the transistor 2 is connected to the power supply terminal 1, the base of the transistor 2 is connected to the collector of the transistor 4 and the resistor 10, the emitter of the transistor 2 is connected to the base of the transistor 5, The base of the transistor 4 is connected to the emitter of the transistor 3, the resistor 12, and the output terminal 24, the emitter of the transistor 4 is connected to the capacitor 18 and the current source 20, and the collector of the transistor 3 is connected to the power supply terminal 1. The base of transistor 3 is connected to the collector of transistor 5 and resistor 11, and the emitter of transistor 5 is connected to the emitter of transistor 6, capacitor 18, and current source 2.
1, the base of transistor 5 is connected to resistor 13 and output terminal 25, the collector of transistor 6 is connected to power supply terminal 1, the base of transistor 6 is connected to the anode of diode 22 and resistor 17, and the base of transistor 5 is connected to resistor 13 and output terminal 25. The other terminal of is connected to the emitter of transistor 8, the collector of transistor 8 is connected to power supply terminal 1,
The base of the transistor 8 is connected to the power supply terminal 1, the cathode of the diode 22 is connected to the input terminal 23, the collector of the transistor 7 is connected to the power supply terminal 1, and the base of the transistor 7 is connected to the emitter of the transistor 9 and the resistor 1.
5, the emitter of the transistor 7 is connected to the other one of the resistors 10, the other one of the resistors 11, and the resistor 14,
The other end of the resistor 14 is connected to the ground 26, the other end of the resistor 15 is connected to the power supply terminal 1, the base of the transistor 9 is connected to the resistor 16 and the current source 9, and the other end of the resistor 16 is connected to the ground 26. Connected to power supply terminal 1, current source 19, resistor 12
, resistor 13, current source 20, and current source 21 are commonly connected to ground 26, and the collector of transistor 9 is connected to ground 26. Note that transistors 2 to 8 are of NPN type, and transistor 9 is of PNP type.
本発明の特徴は、第１図において、トランジスタ７．９
、抵抗１４．１５．１６および電流源１９からなる定電
圧回路２６を設けたことにある６次に、本実施例の動作
について説明する。いま、電流源２０．２１は等しい電
流を引っばり、電流源１９は電流ａ２０の２倍の電流を
引っばり、抵抗１０．１１．１６は等しい抵抗値とする
。A feature of the present invention is that in FIG.
, a constant voltage circuit 26 consisting of resistors 14, 15, 16 and a current source 19 is provided.Next, the operation of this embodiment will be explained. Now, assume that the current sources 20.21 draw equal currents, the current source 19 draws a current twice the current a20, and the resistors 10, 11, and 16 have equal resistance values.
入力端子２３が「ハイ」レベルのとき、ダイオード２２
は「オフ」となり、トランジスタ６が「オン」してトラ
ンジスタ６のエミッタ電圧としてはＶＣＣ２Ｖｌｌｔ（
ただし、ＶＣＣは電源電圧、■、はトランジスタのペー
スエミッタ間電圧。）の電圧が加わる。ここで抵抗１７
の電圧降下は電流が非常に小さいので無視する。電流源
２０と２１との合計電流による抵抗１０の電圧降下を■
８とすると、上記電流ａ、１９．２０．２１と抵抗１０
．１１．１６の関係より、抵抗１６の電圧降下は■６と
なりトランジスタ９のベース電圧はｖｃｃ ＶＲとな
る。従ってトランジスタ７のベース電圧はＶ（（Ｖ、ｌ
＋ｖｌ！となり、トランジスタ７のエミッタ電圧は■。When the input terminal 23 is at “high” level, the diode 22
turns off, transistor 6 turns on, and the emitter voltage of transistor 6 becomes VCC2Vllt(
However, VCC is the power supply voltage, and ■ is the transistor emitter voltage. ) voltage is applied. Here resistance 17
The voltage drop in is ignored because the current is very small. The voltage drop across resistor 10 due to the total current of current sources 20 and 21 is
8, the above current a, 19.20.21 and resistance 10
．． According to the relationship 11.16, the voltage drop across the resistor 16 becomes 6, and the base voltage of the transistor 9 becomes vcc VR. Therefore, the base voltage of transistor 7 is V((V, l
+vl! Therefore, the emitter voltage of transistor 7 is ■.
（−Ｖえとなる。(-Ve.
次に、入力端子２３が「ロー」レベルになると、ダイオ
ード２２は「オン」となりトランジスタ６が「オフコし
てトランジスタ５のエミッタの電荷が電流源２１により
放電し、トランジスタ５のエミッタ電圧がＶｃｃ ２
Ｖ！ｌｔ ２ Ｖｉまで下がると、トランジスタ５
が「オン」してトランジスタ５のコレクタ電圧が下がり
、トランジスタ４のベース電圧が下がり、トランジスタ
４が「オフコする。Next, when the input terminal 23 becomes "low" level, the diode 22 turns "on" and the transistor 6 turns "off", the charge at the emitter of the transistor 5 is discharged by the current source 21, and the emitter voltage of the transistor 5 becomes Vcc2.
V! When it drops to lt 2 Vi, transistor 5
turns on, the collector voltage of transistor 5 drops, the base voltage of transistor 4 drops, and transistor 4 turns off.
次にトランジスタ４のコレクタ電圧がＶｃｃ Ｖえま
で上がり、トランジスタ５のエミッタ電圧がＶＣＣ−２
Ｖ。−■□まで上がり、コンデンサ１８によりトランジ
スタ４のエミッタ電圧はＶｃｃ−２ＶｌｌＥまで上がる
。次には電流源２０によりトランジスタ４のエミッタの
電荷が放電し、トランジスタ４のエミッタ電圧がＶｃｃ
２Ｖｍｔ ２Ｖ＊まで下がると、トランジスタ４
が「オン」してトランジスタ４のコレクタ電圧が下がり
、トランジスタ５のベース電圧が下がり、トランジスタ
５が「オフコする。Next, the collector voltage of transistor 4 rises to Vcc V, and the emitter voltage of transistor 5 rises to VCC-2.
V. -■□, and the capacitor 18 causes the emitter voltage of the transistor 4 to rise to Vcc-2VllE. Next, the charge on the emitter of the transistor 4 is discharged by the current source 20, and the emitter voltage of the transistor 4 becomes Vcc.
2Vmt When it drops to 2V*, transistor 4
turns on, the collector voltage of transistor 4 drops, the base voltage of transistor 5 drops, and transistor 5 turns off.
次にトランジスタ５のコレクタ電圧がｖ ｃｃ −ｖ
＊まで上がり、トランジスタ４のエミッタ電圧がＶＣＣ
−２Ｖｍｉ−ｖ、まで上がり、コンデンサ１８により、
トランジスタ５のエミッタ電圧はＶＣＣ２ＶＩＩＥまで
上がる。以下これを繰り返す。Next, the collector voltage of transistor 5 is v cc −v
*, and the emitter voltage of transistor 4 becomes VCC.
-2Vmi-v, and due to the capacitor 18,
The emitter voltage of transistor 5 rises to VCC2VIIE. Repeat this below.
よって発振状態のとき、トランジスタ５のエミッタのピ
ーク電圧がＶｃｃ ２Ｖｔｒｔであり、発振停止状態
のとき、トランジスタ５のエミッタ電圧もＶＣＣ２ＶＩ
Ｅであるため、抵抗１０．１１の電圧隆下■、が変化し
ても、発振開始の初期位相は発振周波数によって相対的
に変化しないことになる。Therefore, in the oscillation state, the peak voltage of the emitter of the transistor 5 is Vcc2Vtrt, and in the oscillation stopped state, the emitter voltage of the transistor 5 is also VCC2VI.
Since E, even if the voltage rise (2) of the resistor 10.11 changes, the initial phase at the start of oscillation will remain relatively unchanged depending on the oscillation frequency.
第２図に、本実施例のトランジスタ５のエミッタ電圧お
よび入力端子２３の波形を示す。第２図に示すように本
実施例は、Ｔ１とＴ２が等しく発振の初期位相が周波数
により相対的に異なることはない。FIG. 2 shows the emitter voltage of the transistor 5 and the waveform of the input terminal 23 of this embodiment. As shown in FIG. 2, in this embodiment, T1 and T2 are equal and the initial phase of oscillation does not vary relatively depending on the frequency.
以上説明したように、本発明は、電圧制御発振器の発振
停止状態のトランジスタのエミッタ電圧と、発振状態の
トランジスタのエミッタ電圧のピーク値を、発振周波数
を変化させるとき変動する電圧降下と無関係にすること
により、発振開始の初期位相が発振周波数によって相対
的に変動しない効果がある。As explained above, the present invention makes the peak values of the emitter voltage of the transistor in the oscillation stopped state and the emitter voltage of the oscillation state transistor of a voltage controlled oscillator independent of the voltage drop that changes when the oscillation frequency is changed. This has the effect that the initial phase at the start of oscillation does not vary relatively depending on the oscillation frequency.
第１図は本発明の一実施例を示す回路図。
第２図は第１図のトランジスタ５のエミッタ電圧と入力
端子電圧の波形図。
第３図は従来例を示す回路図。
第４図は第３図のトランジスタ３１のエミッタ電圧と入
力端子電圧の波形図。
１．２７・・・電源端子、２〜９．２８〜３３・・・ト
ランジスタ、１０〜１７．３４〜３８・・・抵抗、１８
．３９・・・コンデンサ、１９〜２１．４０．４１・・
・電流源、２２．４２・・・ダイオード、２３．４３・
・・入力端子、２４．２５．４４．４５・・・出力端子
、２６・・・定電圧回路。
特許出願人 日本電気株式会社。
代理人 弁理士 井 出 直 孝
′・−
実施例
第１図
実施例
第２図
従来例
第４図FIG. 1 is a circuit diagram showing an embodiment of the present invention. FIG. 2 is a waveform diagram of the emitter voltage and input terminal voltage of transistor 5 in FIG. 1. FIG. 3 is a circuit diagram showing a conventional example. FIG. 4 is a waveform diagram of the emitter voltage and input terminal voltage of the transistor 31 in FIG. 3. 1.27...Power supply terminal, 2-9.28-33...Transistor, 10-17.34-38...Resistor, 18
．． 39... Capacitor, 19~21.40.41...
・Current source, 22.42...Diode, 23.43・
...Input terminal, 24.25.44.45...Output terminal, 26... Constant voltage circuit. Patent applicant: NEC Corporation. Agent Patent Attorney Nao Takashi Ide - Example 1 Figure 2 Embodiment Figure 2 Conventional Example Figure 4
Claims (1)
の電圧制御発振器において、 出力が二つの発振用トランジスタ（４、５）のコレクタ
負荷抵抗（１０、１１）に共通接続され、電源電圧から
発振時に上記コレクタ負荷抵抗に生じる電圧降下分を差
し引いた電圧を発生する定電圧回路（２６）を 含むことを特徴とする電圧制御発振器。(1) In a multivibrator type voltage controlled oscillator having an oscillation stop terminal, the output is commonly connected to the collector load resistors (10, 11) of the two oscillation transistors (4, 5), and the A voltage controlled oscillator comprising a constant voltage circuit (26) that generates a voltage obtained by subtracting a voltage drop occurring in a collector load resistance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14571186A JPS632418A (en) | 1986-06-20 | 1986-06-20 | Voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14571186A JPS632418A (en) | 1986-06-20 | 1986-06-20 | Voltage controlled oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS632418A true JPS632418A (en) | 1988-01-07 |
Family
ID=15391355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14571186A Pending JPS632418A (en) | 1986-06-20 | 1986-06-20 | Voltage controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS632418A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093446A (en) * | 1990-01-31 | 1992-03-03 | E. I. Du Pont De Nemours And Company | Hydroxy containing fluorovinyl compounds and polymers thereof |
| JPH04129317A (en) * | 1990-09-20 | 1992-04-30 | Nec Ic Microcomput Syst Ltd | Oscillating circuit |
| US5134211A (en) * | 1990-01-31 | 1992-07-28 | E. I. Du Pont De Nemours And Company | Hydroxy containing fluorovinyl compounds and polymers thereof |
| US5185421A (en) * | 1991-08-05 | 1993-02-09 | E. I. Du Pont De Nemours And Company | Fluorinated hydroxy-containing macromonomers |
| US5196494A (en) * | 1990-01-31 | 1993-03-23 | E. I. Du Pont De Nemours And Company | Hydroxy containing fluorovinyl compounds and polymers thereof |
| US5196569A (en) * | 1990-06-04 | 1993-03-23 | E. I. Du Pont De Nemours And Company | Functionalized trifluorovinyl ethers and polymers therefrom |
| US5210233A (en) * | 1990-01-31 | 1993-05-11 | E. I. Du Pont De Nemours And Company | Cyclic perfluoropolyether |
| US5237026A (en) * | 1990-06-04 | 1993-08-17 | E. I. Du Pont De Nemours And Company | Functionalized trifluorovinyl ethers and polymers therefrom |
| JPH05227145A (en) * | 1992-02-10 | 1993-09-03 | Oki Electric Ind Co Ltd | Clock oscillation circuit and clock extraction circuit |
-
1986
- 1986-06-20 JP JP14571186A patent/JPS632418A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093446A (en) * | 1990-01-31 | 1992-03-03 | E. I. Du Pont De Nemours And Company | Hydroxy containing fluorovinyl compounds and polymers thereof |
| US5134211A (en) * | 1990-01-31 | 1992-07-28 | E. I. Du Pont De Nemours And Company | Hydroxy containing fluorovinyl compounds and polymers thereof |
| US5196494A (en) * | 1990-01-31 | 1993-03-23 | E. I. Du Pont De Nemours And Company | Hydroxy containing fluorovinyl compounds and polymers thereof |
| US5210233A (en) * | 1990-01-31 | 1993-05-11 | E. I. Du Pont De Nemours And Company | Cyclic perfluoropolyether |
| US5196569A (en) * | 1990-06-04 | 1993-03-23 | E. I. Du Pont De Nemours And Company | Functionalized trifluorovinyl ethers and polymers therefrom |
| US5237026A (en) * | 1990-06-04 | 1993-08-17 | E. I. Du Pont De Nemours And Company | Functionalized trifluorovinyl ethers and polymers therefrom |
| JPH04129317A (en) * | 1990-09-20 | 1992-04-30 | Nec Ic Microcomput Syst Ltd | Oscillating circuit |
| US5185421A (en) * | 1991-08-05 | 1993-02-09 | E. I. Du Pont De Nemours And Company | Fluorinated hydroxy-containing macromonomers |
| JPH05227145A (en) * | 1992-02-10 | 1993-09-03 | Oki Electric Ind Co Ltd | Clock oscillation circuit and clock extraction circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0401552A2 (en) | Differential relaxation oscillator | |
| JPS632418A (en) | Voltage controlled oscillator | |
| JP2533201B2 (en) | AM detection circuit | |
| US3967216A (en) | Pulse generator stabilized for change of ambient temperature and source voltage | |
| US4417292A (en) | Power amplifier protection circuit | |
| JP2956781B2 (en) | Emitter-coupled multivibrator circuit | |
| JP2623739B2 (en) | Sawtooth oscillation circuit | |
| JP3036756B2 (en) | Oscillation circuit | |
| JPH069583Y2 (en) | Constant voltage power supply circuit | |
| JP2687159B2 (en) | Reset pulse generation circuit at power-on | |
| JPS5821235Y2 (en) | Tongue anti-multi vibrator | |
| JPH0537289Y2 (en) | ||
| JP2002049430A (en) | Power supply circuit | |
| JPS5821234Y2 (en) | Tongue anti-multi vibrator | |
| JP3380845B2 (en) | DC stabilized power supply circuit | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS5837157Y2 (en) | Hakeiseikei Cairo | |
| JPS591004B2 (en) | Comparator using programmable unijunction transistor | |
| KR930010877B1 (en) | Low power oscilator | |
| JP2586551B2 (en) | Saw wave amplitude control circuit | |
| JPH0413695Y2 (en) | ||
| JPH0344459B2 (en) | ||
| JPS6188613A (en) | Pulse width modulation circuit | |
| JPH073831Y2 (en) | Integrated circuit | |
| JP2702140B2 (en) | Power circuit |